JPH07183318A - 電子回路装置及びその製造方法 - Google Patents

電子回路装置及びその製造方法

Info

Publication number
JPH07183318A
JPH07183318A JP5325111A JP32511193A JPH07183318A JP H07183318 A JPH07183318 A JP H07183318A JP 5325111 A JP5325111 A JP 5325111A JP 32511193 A JP32511193 A JP 32511193A JP H07183318 A JPH07183318 A JP H07183318A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
resin
gate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5325111A
Other languages
English (en)
Other versions
JP2988232B2 (ja
Inventor
Hideshi Takatani
秀史 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP5325111A priority Critical patent/JP2988232B2/ja
Publication of JPH07183318A publication Critical patent/JPH07183318A/ja
Application granted granted Critical
Publication of JP2988232B2 publication Critical patent/JP2988232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【目的】製造時における電子回路基板の移動等の不具合
の発生を抑制し、設備の簡素化を図る。 【構成】電子回路装置1は電子回路基板2、インナリー
ド3、ワイヤ4及びパッケージを備える。パッケージ成
形用の金型11は上型12及び下型13を備え、これら
によりキャビティ14が形成される。下型13のほぼ中
央部にはゲート9が形成され、電子回路基板2の略中央
部にはゲート9に対応して貫通孔8が形成されている。
成形時には電子回路基板2、インナリード3及びワイヤ
4が一体となったものを金型11内に設置し、ゲート9
からキャビティ14内へ樹脂を注入する。樹脂は電子回
路基板2に対し垂直方向に流動し、その一部は電子回路
基板2に当たり、放射状に拡散される。残りの一部は貫
通孔8を通過し、ゲート9の反対側へ抜けその反対側に
おいて放射状に拡散される。従って、電子回路基板2は
ゲート9から注入された樹脂の全ての圧力を受けなくて
済む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードの一部、電子回
路基板及びワイヤを封止する樹脂製のパッケージを有し
てなる電子回路装置及びその製造方法に係る。特に、本
発明は、電子回路基板上に複数の半導体チップを有する
タイプの電子回路装置及びその製造方法に好適に適用さ
れるものである。
【0002】
【従来の技術】従来、この種の技術として、例えば特開
平5−102217号公報に開示されたものが知られて
いる。この技術では、例えばクワッド・フラット・パッ
ケージを備えた電子回路装置(QFP・IC)の製造に
際して好適な方法が記載されている。すなわち、電子回
路装置は、電子回路基板(半導体ペレット)と、複数本
のリードと、複数のワイヤと、樹脂製のパッケージとを
備えている。リードは、電子回路基板の外方に放射状に
配線され、ワイヤは、前記電子回路基板上の電極と前記
リードの内側先端部との間を接続している。そして、パ
ッケージは、各リードの一部、電子回路基板及びワイヤ
を封止している。
【0003】上記のパッケージを成形するに際しては、
まず、金型の所定箇所に前記リードが支持固定されるこ
とにより、電子回路基板と、各リードの一部と、複数の
ワイヤとがキャビティ内に配置されることになる。この
とき、金型のゲートは、電子回路基板のほぼ中央に対応
する位置に形成されている。そして、可塑化された樹脂
がキャビティ内に注入される。すると、樹脂は、電子回
路基板に対し垂直方向に流動し、その後各ワイヤの配列
方向、すなわち、放射状に拡散されていく。
【0004】従って、上記技術によれば、ゲートがキャ
ビティの端部(コーナー部)に設けられている場合と異
なり、ゲートからの樹脂が直接的にワイヤに衝突するこ
とがなく、アーチ状に接続されたワイヤが横倒しされる
ことがなくなる。その結果、ワイヤが横倒しされること
に起因して、隣接しあうワイヤ同士が短絡してしまうの
が抑制される。
【0005】
【発明が解決しようとする課題】ところが、上記従来技
術においては、電子回路基板が樹脂の注入圧力を直接的
に受けることとなり、その圧力により電子回路基板が押
されてしまうおそれがあった。そのため、電子回路基板
が移動してしまったり、電子回路基板及びリード間を接
続するワイヤが切れてしまったりするおそれがあった。
【0006】上記の不具合に対して、上記公報中には、
電子回路基板の移動を抑えるために、押さえピンをキャ
ビティ内に進退可能に設ける旨が記載されている。この
構成によれば、注入された樹脂の圧力により電子回路基
板が押されたとしても、押さえピンにより電子回路基板
が移動するのを抑制することができる。
【0007】しかし、押さえピンをキャビティ内に進退
可能に設ける構成とした場合には、金型の構造が著しく
複雑なものとなってしまい、その結果、設備の複雑化、
製造コストの増大を招来することとなっていた。
【0008】本発明は前述した事情に鑑みてなされたも
のであって、その目的は、製造時における、電子回路基
板の移動等の不具合の発生を抑制するとともに、設備の
簡素化を図ることができる電子回路装置及びその製造方
法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明においては、電子回路が形成されてなる
電子回路基板と、前記電子回路基板の外方に配線されて
なる複数本のリードの内側先端部との間を、複数のワイ
ヤにより接続する工程と、前記各リードの一部、前記電
子回路基板及び前記ワイヤを、金型のキャビティ内に設
置する工程と、前記金型のゲートから前記キャビティ内
に粘度の低下した樹脂を注入し、前記各リードの一部、
前記電子回路基板及び前記ワイヤを前記樹脂にて封止し
てパッケージを成形する工程とを備えた電子回路装置の
製造方法において、前記電子回路基板の略中央部に貫通
孔を形成するとともに、前記金型のゲートを、前記貫通
孔にほぼ対応する位置に設けたことをその要旨としてい
る。
【0010】また、第2の発明においては、第1の発明
の電子回路装置の製造方法において、前記ゲートの開口
面積が、前記貫通孔の開口面積よりも大きく形成されて
いることをその要旨としている。
【0011】さらに、第3の発明においては、第1の発
明の電子回路装置の製造方法において、前記ゲートの中
心が、前記貫通孔の中心とずれていることをその要旨と
している。
【0012】併せて、第4の発明においては、第1の発
明の電子回路装置の製造方法において、前記貫通孔は、
複数の細孔により構成されていることをその要旨として
いる。
【0013】加えて、第5の発明においては、電子回路
が形成されてなる電子回路基板と、前記電子回路基板の
外方に配線されてなる複数本のリードと、前記電子回路
基板上の電極と前記リードの内側先端部との間を接続す
る複数のワイヤと、前記各リードの一部、前記電子回路
基板及び前記ワイヤを封止するべく、金型を用いること
により成形された樹脂製のパッケージとを備えた電子回
路装置において、前記電子回路基板には、その略中央部
に貫通孔が形成されているとともに、前記パッケージに
は、その表面の前記貫通孔にほぼ対応する位置に樹脂を
注入するためのゲートの痕跡が形成されていることをそ
の要旨としている。
【0014】
【作用】上記第1の発明の構成によれば、まず、電子回
路が形成されてなる電子回路基板と、電子回路基板の外
方に配線されてなる複数本のリードの内側先端部との間
が、複数のワイヤにより接続される。また、各リードの
一部、電子回路基板及びワイヤが、金型のキャビティ内
に設置される。そして、前記金型のゲートからキャビテ
ィ内に粘度の低下した樹脂が注入され、前記各リードの
一部、電子回路基板及びワイヤが樹脂にて封止されるこ
とにより、パッケージが成形される。そして、樹脂が硬
化した後、キャビティから取り出されることにより電子
回路装置が得られる。
【0015】ここで、本発明では、電子回路基板の略中
央部に貫通孔が形成されているとともに、金型のゲート
が、前記貫通孔にほぼ対応する位置に設けられている。
このため、ゲートから注入された樹脂の一部は、電子回
路基板に対し垂直方向に流動し、その後各ワイヤの配列
方向に、すなわち、放射状に拡散されていく。また、射
出された樹脂の残りの一部は、前記貫通孔を通過し、ゲ
ートの反対側へ抜ける。その後、その反対側において、
樹脂は放射状に拡散されていく。従って、基本的には、
ゲートからの樹脂が直接的にワイヤに衝突することがな
く、ワイヤが横倒しされることがなくなる。また、電子
回路基板は、ゲートから注入された樹脂の全ての圧力を
受けることがなくなる。そのため、押さえピン等の特別
な機構を設けなくとも、電子回路基板が圧力により押さ
れて移動したり振動したりするのが抑制される。
【0016】また、第2の発明の構成によれば、第1の
発明の作用に加えて、前記ゲートの開口面積が、貫通孔
の開口面積よりも大きく形成されているため、ゲートか
ら注入された樹脂の少なくとも一部は、確実に電子回路
基板に対し当たる。従って、上述の樹脂が放射状に拡散
されていくという作用をより確実なものとすることがで
きるとともに、各開口面積をさらに調整することによ
り、流動する樹脂量の効率的な配分が可能となる。
【0017】さらに、第3の発明の構成によれば、第1
の発明の作用に加えて、前記ゲートの中心が、前記貫通
孔の中心とずれているため、前記第2の発明の作用とほ
ぼ同等の作用を奏する。
【0018】併せて、第4の発明の構成によれば、第1
の発明の作用に加えて、前記貫通孔は、複数の細孔によ
り構成されているため、細孔の大きさ及び数が調整され
ることにより、電子回路基板に対し当たる樹脂量と貫通
孔を通過する樹脂量の調整が可能となる。
【0019】加えて、第5の発明の構成によれば、電子
回路装置において、電子回路基板には、その略中央部に
貫通孔が形成されているとともに、パッケージには、そ
の表面の貫通孔にほぼ対応する位置に樹脂を注入するた
めのゲートの痕跡が形成されている。このため、電子回
路装置の製造に際しては、上記第1の発明の作用とほぼ
同等の作用を奏する。
【0020】また、本発明の構成を備えた電子回路装置
によれば、樹脂製のパッケージが、前記貫通孔を介して
電子回路基板を挟むようにして連結されることとなる。
このため、パッケージと電子回路基板との間の接合強度
が比較的大きなものとなる。
【0021】
【実施例】
(第1実施例)以下、本発明における電子回路装置及び
その製造方法を具体化した第1実施例を図1〜図4に基
づいて詳細に説明する。
【0022】図1は本実施例における電子回路装置1を
示す断面図である。電子回路装置1は、電子回路基板2
と、リードとしての複数本のインナリード3と、複数の
ワイヤ4と、樹脂製のパッケージ5とを備えている。前
記電子回路基板2の表面には、複数の半導体チップ6が
装着されている。すなわち、本実施例では、前記電子回
路装置1は、いわゆるマルチチップモジュール(MC
M)として構成されている。また、電子回路基板2の表
面の前記半導体チップ6の反対側には、抵抗、コンデン
サ等よりなる複数のチップ部品7及び前記インナリード
3のアイランド10が装着されている。さらに、電子回
路基板2の表面には図示しない電子回路が配設されてい
る。併せて、電子回路基板2の表面の所定の箇所には、
電極(図示せず)が設けられ、半導体チップ6と電気的
に接続されている。
【0023】インナリード3は、電子回路基板2の外方
において放射状に(図では左右方向に)配線されてい
る。また、ワイヤ4は、前記電子回路基板2上の電極と
前記インナリード3の内側先端部との間を接続するよう
にしてボンディングされている。
【0024】また、パッケージ5は、例えばエポキシ系
の熱硬化樹脂により構成されているとともに、前記各イ
ンナリード3の内側先端部、電子回路基板2及びワイヤ
4を封止している。
【0025】さて、本実施例において、前記電子回路基
板2のほぼ中央部には、貫通孔8が形成されている。そ
して、該貫通孔8内には、前記パッケージ5を構成する
樹脂が挿通されている。また、前記パッケージ5の一端
面(図の下端面)における前記貫通孔8にほぼ対応する
位置には、後述するゲート9の痕跡(図示せず)が残っ
ている。
【0026】次に、上記のパッケージ5を成形する際に
使用される金型11について説明する。図2に示すよう
に、金型11は、上型12及び下型13を備えている。
これら両型12,13により、パッケージ5を成形する
ためのキャビティ14が形成されている。また、同図に
示すように、上型12及び下型13の境界(PL)部分
において、前記インナリード3の少なくとも外側先端部
が上型12及び下型13にて挟持固定されるようになっ
ている。さらに、前記下型13のほぼ中央部には、樹脂
を注入するためのゲート9が図の上下方向に延びるよう
にして形成されている。このゲート9の開口面積は、前
記貫通孔8の開口面積に比べて幾分大きく形成されてい
る。また、このゲート9は、図示しないランナーを介し
てポットに連通されている。ポットは、予備加熱されて
粘度の低下したタブレット状の樹脂を収容する箇所であ
る。そして、前記樹脂がプランジャにより圧縮されるこ
とによって、ランナー内を圧送され、ゲート9からキャ
ビティ14内へ注入されるようになっている。
【0027】次に、上記の電子回路装置1の製造方法及
び製造時の作用及び効果について説明する。まず、公知
のワイヤボンディング技術に基づき、電気回路等の形成
された電子回路基板2上の所定の電極と、インナリード
3の内側先端部との間を、複数のワイヤ4により接続す
る。
【0028】続いて、電子回路基板2、インナリード3
及びワイヤ4が一体となったものを金型11の所定の箇
所に設置する。すなわち、図2に示すように、上型12
及び下型13にて、前記インナリード3の外側先端部を
挟持するようにして支持固定させる。すると、キャビテ
ィ14には、電子回路基板2と、インナリード3の内側
先端部と、ワイヤ4とが宙に浮いた状態で配置されるこ
とになる。
【0029】次に、この状態から、ポット内に収容さ
れ、予備加熱されて粘度の低下したタブレット状の樹脂
をプランジャにより圧縮する。すると、図3に示すよう
に、樹脂はランナー内を圧送されて、ゲート9からキャ
ビティ14内へ注入される。
【0030】このとき、電子回路基板2の略中央部には
貫通孔8が形成されているとともに、ゲート9は、前記
貫通孔8にほぼ対応する位置に設けられている。このた
め、ゲート9から注入された樹脂は電子回路基板2に対
し垂直方向に流動する。そして、その一部は、電子回路
基板2に当たり、その後各インナワイヤ3の配列方向
に、すなわち、放射状に拡散されていく。また、射出さ
れた樹脂の残りの一部は、前記貫通孔8を通過し、ゲー
ト9の反対側(図の上側)へ抜ける。その後、その反対
側において、樹脂は放射状に拡散されていく。
【0031】そして、図4に示すように、樹脂がキャビ
ティ14内に充填された後、金型11からの熱伝達によ
り、該樹脂は熱硬化され、パッケージ5の成形が完了す
る。そして、樹脂が完全に硬化した後、金型11が型開
きされ、上記の電子回路装置1が得られるのである。
【0032】以上説明したように、本実施例において
は、ゲート9から射出され、電子回路基板2に対し垂直
方向に流動した樹脂のうち、貫通孔8を通過しない残り
の樹脂は、電子回路基板2に当たる。そして、各ワイヤ
4の配列方向に、すなわち、放射状に拡散されていく。
従って、基本的には、ゲート9からの樹脂が直接的にワ
イヤ4に衝突することがなく、ワイヤ4が横倒しされる
ことがなくなる。その結果、ワイヤ4の横倒しに起因し
て、隣接しあうワイヤ4同士が短絡してしまうのを防止
することができる。また、本実施例では、ゲート9の開
口面積は、貫通孔8の開口面積よりも大きいので、ゲー
ト9から注入された樹脂の少なくとも一部は、確実に電
子回路基板2に対し当たる。従って、上述の作用効果を
より確実なものとすることができる。さらに、各開口面
積を調整することにより、流動する樹脂量を効率的に配
分することができる。
【0033】また、本実施例では、ゲート9にほぼ対応
する位置に貫通孔8が形成されているので、ゲート9か
ら注入された樹脂の一部が貫通孔8を通過してゲート9
の反対側へ抜け、その反対側において拡散流動する。こ
のため、電子回路基板2は、ゲート9から注入された樹
脂の全ての圧力を受けなくて済む。従って、押さえピン
等の特別な機構を設ける必要があった従来技術とは異な
り、極めて簡素な構成でもって電子回路基板2が圧力に
より押されて移動したり振動したりするのを抑制するこ
とができる。その結果、電子回路基板2の移動、ワイヤ
4の切断等の不具合の発生を抑制することができるとと
もに、金型11をはじめとする設備の簡素化を図ること
ができる。
【0034】さらに、本実施例では、成形されたパッケ
ージ5が、結果的には前記貫通孔8を介して電子回路基
板2を挟むようにして連結されることとなる。このた
め、パッケージ5と電子回路基板2との間の接合強度を
より大きなものとすることができる。その結果、電子回
路装置1の外部衝撃に対する耐久性を向上させることが
できる。
【0035】(第2実施例)次に、本発明を具体化した
第2実施例を図5に基づいて説明する。但し、本実施例
においても、電子回路装置の基本的な構成については上
記第1実施例とほぼ同様であるため、同一の部材につい
ては同一の符号を付し、その説明を省略する。
【0036】図5に示すように、本実施例においても、
電子回路基板2には貫通孔16が形成されている。但
し、貫通孔16の中心と、ゲート9の中心とがずれてい
るという点で、第1実施例とは異なっている。
【0037】本実施例においても、上記第1実施例とほ
ぼ同等の作用効果を奏する。すなわち、電子回路基板2
に対し垂直方向に流動した樹脂のうち、ゲート9から注
入された樹脂の一部が貫通孔16を通過してゲート9の
反対側へ抜け、その反対側において拡散流動する。この
ため、電子回路基板2は、ゲート9から注入された樹脂
の全ての圧力を受けなくて済み、電子回路基板2が圧力
により押されて移動したり振動したりするのを抑制する
ことができる。
【0038】また、貫通孔16の中心と、ゲート9の中
心とがずれているので、貫通孔8を通過しない残りの樹
脂が確実に発生する。そして、当該樹脂は、確実に電子
回路基板2に当たる。そして、樹脂は各ワイヤ4の配列
方向に、すなわち、放射状に拡散されていく。すなわ
ち、電子回路基板2の上下において樹脂を拡散流動させ
ることができ、しかも、貫通孔16及びゲート9の位置
を適宜に調整することにより、流動する樹脂の量を効率
的に配分することができる。
【0039】(第3実施例)次に、本発明を具体化した
第3実施例を図6に基づいて説明する。但し、本実施例
においても、電子回路装置の基本的な構成については上
記第1及び第2実施例とほぼ同様であるため、同一の部
材については同一の符号を付し、その説明を省略する。
【0040】図6に示すように、本実施例においても、
電子回路基板2には貫通孔17が形成されている。但
し、この貫通孔17は、複数の細孔17aが集合するこ
とにより構成されているという点で上記第1及び第2実
施例とは異なっている。
【0041】本実施例においても上記第1及び第2実施
例とほぼ同等の作用効果を奏する。また、細孔17aの
大きさ及び数が調整されることにより、電子回路基板2
に対して当たる樹脂量と貫通孔17を通過する樹脂量を
調整することができる。
【0042】なお、本発明は前記各実施例に限定される
ものではなく、発明の趣旨を逸脱しない範囲で構成の一
部を適宜に変更して次のように実施することもできる。 (1)前記各実施例では、電子回路基板2上の電極とイ
ンナリード3の内側先端部との間を接続するようにして
ワイヤ4がボンディングされている構成を採用したが、
半導体チップ6とインナリード3の内側先端部との間を
ワイヤ4により接続するような構成としてもよい。
【0043】(2)前記各実施例では、リードとしてイ
ンナリード3を採用したが、その代わりにリードフレー
ムを用いてもよい。 (3)前記各実施例におけるチップ部品7を一部又は全
部省略する構成としてもよい。また、これらのチップ部
品7を半導体チップ6と同じ側に装着する構成としても
よい。
【0044】
【発明の効果】以上詳述したように、本発明の電子回路
装置及びその製造方法によれば、製造時における、電子
回路基板の移動等の不具合の発生を抑制することができ
るとともに、設備の簡素化を図ることができるという優
れた効果を奏する。
【0045】また、特に第2〜第4の発明を適用するこ
とにより、上記効果をより確実なものとすることができ
る。さらに、第5の発明によれば、製造時における上記
効果の外に、パッケージと電子回路基板との間の接合強
度を大きくすることができ、外部からの衝撃等に対する
耐久性の向上を図ることができるという優れた効果を奏
する。
【図面の簡単な説明】
【図1】本発明を具体化した第1実施例における電子回
路装置を示す断面図である。
【図2】第1実施例における電子回路装置を製造する際
のパッケージを成形するための金型を示す断面図であ
る。
【図3】第1実施例において、金型のキャビティ内に樹
脂を注入した状態を示す部分断面図である。
【図4】第1実施例において、金型のキャビティ内に樹
脂を充填した状態を示す断面図である。
【図5】本発明を具体化した第2実施例における電子回
路装置を製造する際のパッケージを成形するための金型
を示す断面図である。
【図6】本発明を具体化した第3実施例における電子回
路装置を製造する際のパッケージを成形するための金型
を示す断面図である。
【符号の説明】
1…電子回路装置、2…電子回路基板、3…リードとし
てのインナリード、4…ワイヤ、5…パッケージ、8,
16,17…貫通孔、9…ゲート、11…金型、14…
キャビティ、17a…細孔。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が形成されてなる電子回路基板
    と、前記電子回路基板の外方に配線されてなる複数本の
    リードの内側先端部との間を、複数のワイヤにより接続
    する工程と、 前記各リードの一部、前記電子回路基板及び前記ワイヤ
    を、金型のキャビティ内に設置する工程と、 前記金型のゲートから前記キャビティ内に粘度の低下し
    た樹脂を注入し、前記各リードの一部、前記電子回路基
    板及び前記ワイヤを前記樹脂にて封止してパッケージを
    成形する工程とを備えた電子回路装置の製造方法におい
    て、 前記電子回路基板の略中央部に貫通孔を形成するととも
    に、前記金型のゲートを、前記貫通孔にほぼ対応する位
    置に設けたことを特徴とする電子回路装置の製造方法。
  2. 【請求項2】 請求項1に記載された電子回路装置の製
    造方法において、 前記ゲートの開口面積が、前記貫通孔の開口面積よりも
    大きく形成されていることを特徴とする電子回路装置の
    製造方法。
  3. 【請求項3】 請求項1に記載された電子回路装置の製
    造方法において、 前記ゲートの中心が、前記貫通孔の中心とずれているこ
    とを特徴とする電子回路装置の製造方法。
  4. 【請求項4】 請求項1に記載された電子回路装置の製
    造方法において、 前記貫通孔は、複数の細孔により構成されていることを
    特徴とする電子回路装置の製造方法。
  5. 【請求項5】 電子回路が形成されてなる電子回路基板
    と、 前記電子回路基板の外方に配線されてなる複数本のリー
    ドと、 前記電子回路基板上の電極と前記リードの内側先端部と
    の間を接続する複数のワイヤと、 前記各リードの一部、前記電子回路基板及び前記ワイヤ
    を封止するべく、金型を用いることにより成形された樹
    脂製のパッケージとを備えた電子回路装置において、 前記電子回路基板には、その略中央部に貫通孔が形成さ
    れているとともに、前記パッケージには、その表面の前
    記貫通孔にほぼ対応する位置に樹脂を注入するためのゲ
    ートの痕跡が形成されていることを特徴とする電子回路
    装置。
JP5325111A 1993-12-22 1993-12-22 電子回路装置及びその製造方法 Expired - Fee Related JP2988232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5325111A JP2988232B2 (ja) 1993-12-22 1993-12-22 電子回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5325111A JP2988232B2 (ja) 1993-12-22 1993-12-22 電子回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07183318A true JPH07183318A (ja) 1995-07-21
JP2988232B2 JP2988232B2 (ja) 1999-12-13

Family

ID=18173238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5325111A Expired - Fee Related JP2988232B2 (ja) 1993-12-22 1993-12-22 電子回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2988232B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit
GB2401479A (en) * 2003-03-12 2004-11-10 Samsung Electronics Co Ltd Method of encapsulating semiconductor devices on a printed circuit board
JP2012019098A (ja) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013073541A1 (ja) * 2011-11-18 2013-05-23 日本電気株式会社 電子モジュールおよび電子モジュールの製造方法
JP2013120914A (ja) * 2011-12-09 2013-06-17 Semiconductor Components Industries Llc 回路装置の製造方法
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
DE102013223542A1 (de) * 2013-11-19 2015-05-21 Zf Friedrichshafen Ag Elektronische Einheit mit Leiterplatte
JP2018018890A (ja) * 2016-07-26 2018-02-01 株式会社デンソー 電子装置、及び、電子装置の製造方法
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit
GB2401479A (en) * 2003-03-12 2004-11-10 Samsung Electronics Co Ltd Method of encapsulating semiconductor devices on a printed circuit board
JP2005150670A (ja) * 2003-03-12 2005-06-09 Samsung Electronics Co Ltd 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
GB2401479B (en) * 2003-03-12 2005-09-28 Samsung Electronics Co Ltd Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
CN100376022C (zh) * 2003-03-12 2008-03-19 三星电子株式会社 在印刷电路板上封装半导体器件的方法及所用印刷电路板
DE102004013056B4 (de) * 2003-03-12 2008-10-16 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung eines Halbleiterbauelements
JP2012019098A (ja) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013073541A1 (ja) * 2011-11-18 2013-05-23 日本電気株式会社 電子モジュールおよび電子モジュールの製造方法
JP2013120914A (ja) * 2011-12-09 2013-06-17 Semiconductor Components Industries Llc 回路装置の製造方法
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
DE102013223542A1 (de) * 2013-11-19 2015-05-21 Zf Friedrichshafen Ag Elektronische Einheit mit Leiterplatte
JP2018018890A (ja) * 2016-07-26 2018-02-01 株式会社デンソー 電子装置、及び、電子装置の製造方法
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法

Also Published As

Publication number Publication date
JP2988232B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US7378301B2 (en) Method for molding a small form factor digital memory card
US6576496B1 (en) Method and apparatus for encapsulating a multi-chip substrate array
JP2875139B2 (ja) 半導体装置の製造方法
US20030211660A1 (en) BOC BGA package for die with I-shaped bond pad layout
JPH07147379A (ja) 半導体装置及びその製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
KR20010001885U (ko) 반도체 패키지 제조용 리드프레임
US5623163A (en) Leadframe for semiconductor devices
US5932923A (en) Semiconductor device packages having dummy block leads and tie bars with extended portions to prevent formation of air traps in the encapsulate
JPH07183318A (ja) 電子回路装置及びその製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
JP2555931B2 (ja) 半導体装置の製造方法
KR0152942B1 (ko) 비지에이 패키지 및 그 제조방법
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_
JP3609821B1 (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
KR100537717B1 (ko) 빔 리드 본딩 방법
KR100611438B1 (ko) 반도체 패키지 몰딩시 금선의 오버랩 방지장치
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
KR19980034352A (ko) 반도체 칩 패키지용 리드 프레임

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees