KR100537717B1 - 빔 리드 본딩 방법 - Google Patents

빔 리드 본딩 방법 Download PDF

Info

Publication number
KR100537717B1
KR100537717B1 KR10-1999-0034093A KR19990034093A KR100537717B1 KR 100537717 B1 KR100537717 B1 KR 100537717B1 KR 19990034093 A KR19990034093 A KR 19990034093A KR 100537717 B1 KR100537717 B1 KR 100537717B1
Authority
KR
South Korea
Prior art keywords
beam lead
bonding
wiring board
remaining
window
Prior art date
Application number
KR10-1999-0034093A
Other languages
English (en)
Other versions
KR20010018228A (ko
Inventor
김광은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0034093A priority Critical patent/KR100537717B1/ko
Publication of KR20010018228A publication Critical patent/KR20010018228A/ko
Application granted granted Critical
Publication of KR100537717B1 publication Critical patent/KR100537717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/8612—Aligning

Abstract

본 발명은 테이프 배선기판을 이용한 칩 스케일 패키지의 빔 리드 본딩 방법에 관한 것으로서, 빔 리드 본딩 공정 이후에 잔존하는 빔 리드가 테이프 배선기판의 상부면으로 돌출되어 성형 공정 이후에 칩 스케일 패키지의 외관 불량을 초래하는 것을 방지하기 위하여, 빔 리드를 반도체 칩의 전극 패드에 본딩 툴로 본딩시킨 이후에, 본딩 툴을 잔존 빔 리드가 있는 지점으로 소정의 각도로 상승시켜 잔존 빔 리드를 윈도우의 경계면쪽으로 구부려주는 단계를 포함하는 빔 리드 본딩 방법을 제공한다. 즉, 본딩 툴로 빔 리드를 본딩 공정에서는 잔존 빔 리드의 끝단은 테이프 배선기판의 상부면의 아래 즉 반도체 칩을 향하는 상태를 유지하고 있기 때문에, 빔 리드 본딩 공정에서 잔존 빔 리드를 본딩 툴을 이용하여 윈도우의 경계면쪽으로 구부려 빔 리드 본딩 공정 이후의 공정에서 잔존 빔 리드가 테이프 배선기판의 상부면으로 돌출되는 것을 방지한다.

Description

빔 리드 본딩 방법{Method for bonding beam lead}
본 발명은 테이프 배선기판을 이용한 칩 스케일 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩의 전극 패드와 테이프 배선기판의 빔 리드를 본딩하는 빔 리드 본딩 방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라사(Tessera's)에서 개발한 마이크로 BGA(μ-BGA) 패키지이다. μ-BGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플렉서블 회로 기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μ-BGA 패키지의 특징 중의 하나는 테이프 배선기판에 형성된 윈도우(window)를 통하여 반도체 칩의 전극 패드에 빔 리드(beam lead)가 일괄적으로 본딩(beam lead bonding)된다는 점이다.
도 1은 종래기술에 따른 테이프 배선기판(20)을 이용한 칩 스케일 패키지(100)로서, μ-BGA 패키지의 한 예를 나타내는 단면도이다. 도 1을 참조하면, 폴리이미드 테이프(21; polyimide tape)에 형성된 구리 배선(23; Cu trace)이 테이프 배선기판(20)을 구성하며, 탄성 중합체(30; elastomer)가 테이프 배선기판(20)과 반도체 칩(10) 사이에 개재된다. 구리 배선의 빔 리드(25; beam lead)는 반도체 칩의 전극 패드(12)와 접합되며, 폴리이미드 테이프(21)에 형성된 접속 구멍(29; connect hole)을 통하여 접속 구멍(29)으로 노출된 구리 배선 부분인 솔더 볼 패드(24; solder ball pad)에 접속된 솔더 볼(40; solder ball)과 연결된다. 전극 패드(12)와 빔 리드(25)의 접합 부분은 성형수지(50)에 의하여 보호된다. 한편, 반도체 칩은 전극 패드(12)가 활성면의 가장자리를 따라서 형성된 에지 패드(edge pad)형 반도체 칩이며, 테이프 배선기판(20)의 윈도우(27; window)는 전극 패드(12)와 빔 리드(25)가 접속할 수 있도록 전극 패드(12)가 형성된 부분을 따라서 긴 구멍으로 형성된다.
이와 같은 구조를 칩 스케일 패키지(100)의 제조 방법은 통상적으로 빔 리드(25)가 형성된 테이프 배선기판(20)을 준비한 상태에서, 탄성중합체(30)를 개재하여 반도체 칩910)의 활성면에 테이프 배선기판(20)을 부착한다. 빔 리드(25)들을 반도체 칩의 전극 패드(12)들에 본딩 한 후에, 성형수지(50)로 빔 리드(25) 본딩된 부분과 반도체 칩(10)의 외곽을 봉합한다. 계속해서 테이프 배선기판(20)의 접속 구멍(29)으로 노출된 솔더 볼 패드(24)에 솔더 볼(40)을 형성한다. 마지막으로 테이프 배선기판(20)에서 각각의 개별 칩 스케일 패키지(100)로 분리하게 되면 제조 공정이 완료된다.
이때, 빔 리드(25) 본딩 방법을 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.
먼저 도 2에 도시된 바와 같이 반도체 칩(10)의 활성면에 테이프 배선기판(20)을 부착하는 공정이 완료된 반제품 상태의 칩 스케일 패키지를 준비한 상태에서, 테이프 배선기판(20) 상에 본딩 툴(60; bonding tool)을 정렬한다. 즉, 빔 리드(25)가 노출된 윈도우(27) 상에 본딩 툴(60)을 정렬시킨다. 계속해서 도 3에 도시된 바와 같이 본딩 툴(60)을 수직으로 하강시켜 윈도우(27) 상의 빔 리드(25)를 끊어 반도체 칩의 전극 패드(12)에 접합시킨 이후에 도 4에 도시된 바와 같이 본딩 툴(60)을 수직으로 상승시켜 테이프 배선기판(20)에서 분리시키면 빔 리드(25) 공정은 완료된다.
이때, 빔 리드(25)가 잘려 본딩되고 남은 빔 리드 부분(25a; 이하, "잔존 빔 리드"라 한다.) 즉, 윈도우(27) 상에 노출된 잔존 빔 리드(25a)는 소정의 각도로 테이프 배선기판(20)의 상부면 아래로 굽어져 있지만, 이후 공정 진행중에 발생되는 진동 및 기타 외부 작용으로 인해 잔존 빔 리드(25a)의 굽어진 방향이 바뀌어 테이프 배선기판(20)의 상부면으로 돌출될 수 있다. 이 경우, 성형수지를 이용해 반도체 칩(10)의 외곽 및 빔 리드(25)가 본딩된 부분을 봉합하는 공정에서 성형수지 외부로 잔존 빔 리드(25b)가 돌출되어 칩 스케일 패키지의 외관 불량을 발생시킬 수 있다.
따라서, 본 발명의 목적은 잔존 빔 리드가 테이프 배선기판의 상부면 상으로 돌출되는 것을 방지할 수 있는 빔 리드 본딩 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 복수개의 빔 리드와, 상기 빔 리드가 노출될 수 있는 윈도우가 형성된 테이프 배선기판을 이용한 칩 스케일 패키지의 빔 리드 본딩 방법으로, (a) 반도체 칩의 활성면에 탄성중합체를 개재하여 상기 테이프 배선기판이 부착된 반제품 상태의 칩 스케일 패키지를 준비하는 단계와; (b) 상기 빔 리드가 노출된 윈도우 상에 본딩 툴을 정렬하는 단계와; (c) 상기 본딩 툴을 수직으로 하강시켜 상기 반도체 칩과 상기 빔 리드들을 본딩하는 단계와; (d) 본딩된 상기 빔 리드 외측의 상기 윈도우 상에 노출된 잔존 빔 리드가 테이프 배선기판의 상부면으로 돌출되는 것을 방지하기 위하여, 상기 본딩 툴이 끝단이 상기 반도체 칩을 향하는 상기 잔존 빔 리드가 있는 지점으로 소정의 각도로 상승하여 상기 잔존 빔 리드를 상기 윈도우의 경계면쪽으로 구부려주는 단계; 및 (e) 상기 본딩 툴을 수직으로 상승시켜 상기 반제품 상태의 칩 스케일 패키지로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 빔 리드 본딩 방법을 제공한다.
본 발명에 따른 (d) 단계는, 본딩 툴이 빔 리드가 본딩된 지점에서 소정의 양만큼 수직으로 상승한 이후에 잔존 빔 리드가 있는 지점으로 수평 방향으로 이동하여 윈도우의 경계면쪽으로 잔존 빔 리드를 구부려준다.
그리고, 본 발명에 따른 (d) 단계에 있어서, 본딩 툴을 윈도우의 경계면을 벗어나지 않는 범위에서 이동시키는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 5 내지 도 8은 본 발명에 따른 칩 스케일 패키지의 제조 방법에 있어서, 빔 리드(125) 본딩 공정의 각 단계를 보여주는 도면들이다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
먼저 도 5에 도시된 바와 같이, 반도체 칩(110)의 활성면에 탄성중합체(130)를 개재하여 테이프 배선기판(120)이 부착된 반제품 상태의 칩 스케일 패키지를 준비하는 단계로부터 출발한다.
다음으로 테이프 배선기판(120)의 상부 즉 빔 리드(125)가 노출된 윈도우(127) 상에 본딩 툴(160)을 정렬시킨다.
다음으로 도 6에 도시된 바와 같이, 본딩 툴(160)을 수직으로 하강시켜 반도체 칩(110)의 전극 패드(112)와 빔 리드(125)들을 일괄적으로 본딩시킨다. 즉, 본딩 툴(160)로 윈도우(127) 상에 노출된 빔 리드(125)들을 눌러 끊어 반도체 칩의 전극 패드(112)들에 본딩시킨다.
다음으로 도 7에 도시된 바와 같이, 잔존 빔 리드(125a)가 테이프 배선기판(120)의 상부면으로 돌출되는 것을 방지하기 위하여, 잔존 빔 리드(125a)를 밀어 윈도우(127)의 경계면쪽으로 구부려주는 단계가 진행된다. 즉, 전극 패드(112)에 빔 리드(125)를 본딩시킨 본딩 툴(160)이 잔존 빔 리드(125a)가 있는 지점으로 소정의 각도로 상승하여 잔존 빔 리드(125a)를 윈도우(127)의 경계면쪽으로 밀어서 구부려준다. 이때, 잔존 빔 리드(125a)의 끝단은 테이프 배선기판(120)의 하부 즉 반도체 칩(110)의 활성면을 향한다.
또는 본딩 툴(160)이 빔 리드(125)가 본딩된 지점에서 소정의 높이만큼―테이프 배선기판(120)의 상부면을 벗어나지 않는 범위에서― 상승된 이후에 잔존 빔 리드(125a)가 있는 지점으로 수평 방향으로 이동하여 잔존 빔 리드(125a)를 윈도우(127)의 경계면쪽으로 밀어서 구부려준다. 물론 잔존 빔 리드(125a)의 끝단은 반도체 칩(110)의 활성면을 향한다.
본딩 툴(160)을 잔존 빔 리드(125a)가 형성된 지점으로 상승시킬 때, 윈도우(127) 외측의 테이프 배선기판(120) 부분이 손상되지 않도록 잔존 빔 리드(125a) 외측의 윈도우(127)의 경계면을 벗어나지 않도록 상승시키는 것이 바람직하다.
이때, 일점 쇄선으로 표시된 화살표(172)는 전술된 본딩 툴(160)의 이동 경로를 나타내고, 실선으로 표시된 화살표(171)는 후술된 본딩 툴(160)의 이동 경로를 나타낸다.
마지막으로 도 8에 도시된 바와 같이, 본딩 툴(160)을 수직으로 상승시켜 반제품 상태의 칩 스케일 패키지로부터 분리함으로써, 빔 리드(125) 본딩 공정을 완료한다.
그리고, 빔 리드(125) 본딩 공정 이후에, 성형 공정, 솔더 볼 형성 공정 및 개별 칩 스케일 패키지로 분리하는 공정 등이 진행된다.
따라서, 본 발명의 빔 리드 본딩 방법을 따르면, 빔 리드 본딩 공정 이후에 잔존 빔 리드의 끝단이 아래를 향하면서 윈도우 경계면쪽으로 구부려주는 공정을 진행하기 때문에, 이후에 잔존 빔 리드가 테이프 배선기판의 상부면으로 돌출되는 불량을 방지하여 성형 공정 이후의 잔존 빔 리드로 인한 칩 스케일 패키지의 외관 불량을 방지할 수 있다.
도 1은 종래기술에 따른 테이프 배선기판을 이용한 칩 스케일 패키지를 나타내는 단면도,
도 2 내지 도 4는 도 1의 칩 스케일 패키지의 제조 방법에 있어서, 빔 리드 본딩 단계를 보여주는 단면도로서,
도 2는 반도체 칩의 활성면에 테이프 배선기판이 부착된 반제품 상태의 칩 스케일 패키지의 상부에 본딩 툴이 정렬된 상태를 보여주는 단면도,
도 3은 본딩 툴이 수직으로 하강하여 빔 리드를 일괄적으로 끊어 반도체 칩의 전극 패드에 본딩하는 단계를 보여주는 단면도,
도 4는 본딩 툴이 수직으로 상승하여 빔 리드 본딩 공정이 완료된 테이프 배선기판에서 분리된 상태를 보여주는 단면도,
도 5 내지 도 8은 본 발명에 따른 칩 스케일 패키지의 제조 방법에 있어서, 빔 리드 본딩 단계를 보여주는 단면도로서,
도 5는 반도체 칩의 활성면에 테이프 배선기판이 부착된 반제품 상태의 칩 스케일 패키지의 상부에 본딩 툴이 정렬된 상태를 보여주는 단면도,
도 6은 본딩 툴이 수직으로 하강하여 빔 리드를 일괄적으로 끊어 반도체 칩의 전극 패드에 본딩하는 단계를 보여주는 단면도,
도 7은 본딩 툴이 상승하면서 잔존 빔 리드를 윈도우의 경계면쪽으로 구부려주는 단계를 보여주는 단면도,
도 8은 본딩 툴이 수직으로 상승하여 빔 리드 본딩 공정이 완료된 테이프 배선기판에서 분리되는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110 : 반도체 칩 20, 120 : 테이프 배선기판
21, 121 : 폴리이미드 테이프 23, 123 : 배선패턴
24, 124 : 솔더 볼 패드 25, 125 : 빔 리드
25a, 125a : 잔존 빔 리드 27, 127 : 윈도우
29, 129 : 접속 구멍 30, 130 : 탄성중합체
40 : 솔더 볼 50 : 성형수지
60, 160 : 본딩 툴 100 : 칩 스케일 패키지

Claims (3)

  1. 복수개의 빔 리드와, 상기 빔 리드가 노출될 수 있는 윈도우가 형성된 테이프 배선기판을 이용한 칩 스케일 패키지의 빔 리드 본딩 방법으로,
    (a) 반도체 칩의 활성면에 탄성중합체를 개재하여 상기 테이프 배선기판이 부착된 반제품 상태의 칩 스케일 패키지를 준비하는 단계와;
    (b) 상기 빔 리드가 노출된 윈도우 상에 본딩 툴을 정렬하는 단계와;
    (c) 상기 본딩 툴을 수직으로 하강시켜 상기 반도체 칩과 상기 빔 리드들을 본딩하는 단계와;
    (d) 본딩된 상기 빔 리드 외측의 상기 윈도우 상에 노출된 잔존 빔 리드가 테이프 배선기판의 상부면으로 돌출되는 것을 방지하기 위하여, 상기 본딩 툴이 끝단이 상기 반도체 칩을 향하는 상기 잔존 빔 리드가 있는 지점으로 소정의 각도로 상승하여 상기 잔존 빔 리드를 상기 윈도우의 경계면쪽으로 구부려주는 단계; 및
    (e) 상기 본딩 툴을 수직으로 상승시켜 상기 반제품 상태의 칩 스케일 패키지로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 빔 리드 본딩 방법.
  2. 제 1항에 있어서, 상기 (d) 단계는, 상기 본딩 툴이 상기 빔 리드가 본딩된 지점에서 소정의 양만큼 수직으로 상승한 이후에 상기 잔존 빔 리드가 있는 지점으로 수평 방향으로 이동하여 상기 윈도우의 경계면쪽으로 상기 잔존 빔 리드를 구부려주는 것을 특징으로 하는 빔 리드 본딩 방법.
  3. 제 1항 또는 제 2 항에 있어서, 상기 (d) 단계에서, 상기 본딩 툴은 상기 윈도우의 경계면을 벗어나지 않는 범위에서 이동하는 것을 특징으로 하는 빔 리드 본딩 방법.
KR10-1999-0034093A 1999-08-18 1999-08-18 빔 리드 본딩 방법 KR100537717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0034093A KR100537717B1 (ko) 1999-08-18 1999-08-18 빔 리드 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0034093A KR100537717B1 (ko) 1999-08-18 1999-08-18 빔 리드 본딩 방법

Publications (2)

Publication Number Publication Date
KR20010018228A KR20010018228A (ko) 2001-03-05
KR100537717B1 true KR100537717B1 (ko) 2005-12-20

Family

ID=19607654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0034093A KR100537717B1 (ko) 1999-08-18 1999-08-18 빔 리드 본딩 방법

Country Status (1)

Country Link
KR (1) KR100537717B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
JPH0750319A (ja) * 1993-04-30 1995-02-21 Hewlett Packard Co <Hp> テープ自動ボンディングビームリード絶縁を行なう改善された装置及び方法
JPH09246331A (ja) * 1996-03-08 1997-09-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びこれに用いる配線パターンフィルム
KR19990035565A (ko) * 1997-10-31 1999-05-15 윤종용 마이크로 비지에이용 반도체칩

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
JPH0750319A (ja) * 1993-04-30 1995-02-21 Hewlett Packard Co <Hp> テープ自動ボンディングビームリード絶縁を行なう改善された装置及び方法
JPH09246331A (ja) * 1996-03-08 1997-09-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びこれに用いる配線パターンフィルム
KR19990035565A (ko) * 1997-10-31 1999-05-15 윤종용 마이크로 비지에이용 반도체칩

Also Published As

Publication number Publication date
KR20010018228A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US7790504B2 (en) Integrated circuit package system
US20080111224A1 (en) Multi stack package and method of fabricating the same
KR100206894B1 (ko) 바지에이 패키지
KR100617530B1 (ko) 반도체 장치의 제조방법
US7791195B2 (en) Ball grid array (BGA) package and method thereof
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
KR100292033B1 (ko) 반도체칩패키지및그제조방법
JP5378643B2 (ja) 半導体装置及びその製造方法
US5889333A (en) Semiconductor device and method for manufacturing such
KR100537717B1 (ko) 빔 리드 본딩 방법
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
KR100665288B1 (ko) 플립칩 패키지 제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP2006222239A (ja) 半導体装置およびその製造方法
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100209763B1 (ko) 반도체 패키지의 제조방법
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
US20020043702A1 (en) Semiconductor package comprising substrate with mounting leads and manufacturing method therefor
KR100781146B1 (ko) 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법
KR100328835B1 (ko) 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee