JP3317346B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JP3317346B2 JP3317346B2 JP21231799A JP21231799A JP3317346B2 JP 3317346 B2 JP3317346 B2 JP 3317346B2 JP 21231799 A JP21231799 A JP 21231799A JP 21231799 A JP21231799 A JP 21231799A JP 3317346 B2 JP3317346 B2 JP 3317346B2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- resin
- substrate
- semiconductor device
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は樹脂封止型半導体装
置の製造方法に関する。
置の製造方法に関する。
【0002】
【従来の技術】図8は、従来例を示す断面図である。
【0003】近年、小型軽量化、ユーザでのプリント基
板への実装性向上、パッケージとしての電気特性改善と
いうメリットからBGAパッケージが増加する傾向にあ
る。又、現在のQFPと同様にパッケージの種類が多く
なる可能性が高い。これに伴い、生産数量に合わせて多
大な設備投資をする必要があり、生産性を向上し設備投
資を最小限にする工夫が必要となっている。
板への実装性向上、パッケージとしての電気特性改善と
いうメリットからBGAパッケージが増加する傾向にあ
る。又、現在のQFPと同様にパッケージの種類が多く
なる可能性が高い。これに伴い、生産数量に合わせて多
大な設備投資をする必要があり、生産性を向上し設備投
資を最小限にする工夫が必要となっている。
【0004】しかしながら、従来一般に、図8に示すよ
うに、1枚の基板41上に半導体素子43を搭載させ、
接着剤を用いて固着し、いわゆるボンディングした状態
で金型と半導体素子43との間に形成されるキャビティ
にゲート47から封止樹脂49を射出して樹脂封止を行
っている。
うに、1枚の基板41上に半導体素子43を搭載させ、
接着剤を用いて固着し、いわゆるボンディングした状態
で金型と半導体素子43との間に形成されるキャビティ
にゲート47から封止樹脂49を射出して樹脂封止を行
っている。
【0005】
【発明が解決しようとする課題】上述の場合、BGAパ
ッケージは基板の上を封入する片面封止方式であり1回
の封入プロセスで製造できる個数が少ない。そこで、基
板を貼り合わせて両面封止ができる様にして生産性を向
上することが要望される。
ッケージは基板の上を封入する片面封止方式であり1回
の封入プロセスで製造できる個数が少ない。そこで、基
板を貼り合わせて両面封止ができる様にして生産性を向
上することが要望される。
【0006】本発明の目的は、補強板を用い、この補強
板の上下両面に別の基板を固着させて、全体を樹脂封止
することにより、1回の封入プロセスで2枚の基板を封
入できるので、同一パッケージのBGAを2倍の速さで
生産できる樹脂封止型半導体装置の製造方法を提供する
ことである。
板の上下両面に別の基板を固着させて、全体を樹脂封止
することにより、1回の封入プロセスで2枚の基板を封
入できるので、同一パッケージのBGAを2倍の速さで
生産できる樹脂封止型半導体装置の製造方法を提供する
ことである。
【0007】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置の製造方法は、ボンディングされた半導体素子ユ
ニットを搭載した上下2枚の基板を、その基板の半田ボ
ール面を対向させ、基板変形防止用補強板を介して仮固
着し、その後上下2枚の基板および補強板の一体物を封
止金型内に配置し、1度の射出樹脂により両基板を封入
し、所定の温度に冷却後、2枚の樹脂封止された基板に
分離して成ることを特徴としている。
体装置の製造方法は、ボンディングされた半導体素子ユ
ニットを搭載した上下2枚の基板を、その基板の半田ボ
ール面を対向させ、基板変形防止用補強板を介して仮固
着し、その後上下2枚の基板および補強板の一体物を封
止金型内に配置し、1度の射出樹脂により両基板を封入
し、所定の温度に冷却後、2枚の樹脂封止された基板に
分離して成ることを特徴としている。
【0008】なお、封止用樹脂が各半導体素子ユニット
に射出されるための、プランジャーポットのカルから出
発するランナーは、上下各基板側にそれぞれ設けられて
いるものでもよく、上下基板のいずれか一方側にのみに
設けられ、両基板の対応する個所に前記ランナーに接続
された貫通孔が設けられているものでもよい。
に射出されるための、プランジャーポットのカルから出
発するランナーは、上下各基板側にそれぞれ設けられて
いるものでもよく、上下基板のいずれか一方側にのみに
設けられ、両基板の対応する個所に前記ランナーに接続
された貫通孔が設けられているものでもよい。
【0009】また、ボンディングされた多数の半導体素
子ユニットをマトリックス状に搭載した上下2枚の基板
を、それらの基板の半田ボール面を対向させ、基板変形
防止用補強板を介して仮固着し、その後上下2枚の基板
および補強板の一体物を一つの封止金型内に配置し、な
お、封止用樹脂が各半導体素子ユニットに射出されるた
めの、プランジャーポットのカルから出発するランナー
は、上下各基板側にそれぞれ設けられ、1度の射出樹脂
により両基板全体を一括封入し、所定の温度に冷却後、
2枚の樹脂封止された基板に分離するものでもよい。
子ユニットをマトリックス状に搭載した上下2枚の基板
を、それらの基板の半田ボール面を対向させ、基板変形
防止用補強板を介して仮固着し、その後上下2枚の基板
および補強板の一体物を一つの封止金型内に配置し、な
お、封止用樹脂が各半導体素子ユニットに射出されるた
めの、プランジャーポットのカルから出発するランナー
は、上下各基板側にそれぞれ設けられ、1度の射出樹脂
により両基板全体を一括封入し、所定の温度に冷却後、
2枚の樹脂封止された基板に分離するものでもよい。
【0010】なおまた、ランナーは、上下基板のいずれ
か一方側にのみに設けられ、両基板の対応する個所に前
記ランナーに接続された貫通孔が設けられたものでもよ
い。なお、以上の各場合において、上下2枚の基板に搭
載された半導体素子ユニットの大きさが異なるものでも
可能であるものも好ましい。
か一方側にのみに設けられ、両基板の対応する個所に前
記ランナーに接続された貫通孔が設けられたものでもよ
い。なお、以上の各場合において、上下2枚の基板に搭
載された半導体素子ユニットの大きさが異なるものでも
可能であるものも好ましい。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0012】図1は、本発明の樹脂封止型半導体装置の
製造方法の一実施形態例を示す断面図、図2(a)は、
本実施形態例においてカルおよびランナーが上下別々に
設けられ、隣の半導体素子ユニットとの関係を示す模式
断面図、(b)は、(a)の模式平面図、図3(a)
は、本実施形態例においてカルおよびランナーが下方の
みに設けられ、隣の半導体素子ユニットとの関係を示す
模式断面図、(b)は、(a)の模式平面図である。
製造方法の一実施形態例を示す断面図、図2(a)は、
本実施形態例においてカルおよびランナーが上下別々に
設けられ、隣の半導体素子ユニットとの関係を示す模式
断面図、(b)は、(a)の模式平面図、図3(a)
は、本実施形態例においてカルおよびランナーが下方の
みに設けられ、隣の半導体素子ユニットとの関係を示す
模式断面図、(b)は、(a)の模式平面図である。
【0013】本発明の半導体装置の製造方法は、図1に
示すように、2枚の基板1,2を、基板1,2の変形防
止を目的とした補強板5に固着し、この貼り合わされた
2枚の基板1,2の両面を封入する。
示すように、2枚の基板1,2を、基板1,2の変形防
止を目的とした補強板5に固着し、この貼り合わされた
2枚の基板1,2の両面を封入する。
【0014】本発明の半導体装置の製造方法では、図2
(a)に示すようにボンディングされた2枚の基板1,
2を、基板1,2の変形を防止するために作られた補強
板5に、接着剤5a等を用いて固着する。図示していな
いが、さらに、上下金型の位置ずれ防止のため穴と挿入
棒等を用いることが多い。いずれにしても1回の封入プ
ロセスで2枚の基板1,2から成る半導体装置を製造す
る。ゲート7及びランナーはパンチで打ち抜いて除去す
る。
(a)に示すようにボンディングされた2枚の基板1,
2を、基板1,2の変形を防止するために作られた補強
板5に、接着剤5a等を用いて固着する。図示していな
いが、さらに、上下金型の位置ずれ防止のため穴と挿入
棒等を用いることが多い。いずれにしても1回の封入プ
ロセスで2枚の基板1,2から成る半導体装置を製造す
る。ゲート7及びランナーはパンチで打ち抜いて除去す
る。
【0015】次に、第2の実施形態例について説明す
る。
る。
【0016】図4は、多数の半導体素子ユニットを一括
封入する第2の実施形態例において、カルおよびランナ
ーが上下別々に設けられ、隣のユニットとの関係を示す
模式断面図、図5は、本実施形態例において、同じくカ
ルおよびランナーが下方にのみ設けられ、隣のユニット
との関係を示す模式断面図である。
封入する第2の実施形態例において、カルおよびランナ
ーが上下別々に設けられ、隣のユニットとの関係を示す
模式断面図、図5は、本実施形態例において、同じくカ
ルおよびランナーが下方にのみ設けられ、隣のユニット
との関係を示す模式断面図である。
【0017】第2の実施形態例と第1の実施形態例との
差異は、第1の実施形態例の場合、半導体素子ユニット
の個別のキャビティ単位に封止する方法であるのに対
し、第2の実施形態例の場合は、一方の側の各半導体素
子ユニット全体を一括全面封止するものである。したが
って、金型には個々のユニットに対応する個々のキャビ
ティ(凹部)が無い。樹脂ごとダイシングにより個片に
分離される。
差異は、第1の実施形態例の場合、半導体素子ユニット
の個別のキャビティ単位に封止する方法であるのに対
し、第2の実施形態例の場合は、一方の側の各半導体素
子ユニット全体を一括全面封止するものである。したが
って、金型には個々のユニットに対応する個々のキャビ
ティ(凹部)が無い。樹脂ごとダイシングにより個片に
分離される。
【0018】本実施形態例の場合、金型の形状が平易で
あり、カルの長さが短く、したがって、樹脂封止までの
コストは低下する。しかしダイシングの深さが増加する
分だけコスト増加要素もあるので、実情に応じて実施形
態を選択する。
あり、カルの長さが短く、したがって、樹脂封止までの
コストは低下する。しかしダイシングの深さが増加する
分だけコスト増加要素もあるので、実情に応じて実施形
態を選択する。
【0019】次に、第3の実施形態例について説明す
る。
る。
【0020】図6は、図1における上下基板に搭載され
た半導体素子ユニットの大きさが異なる、第3の実施形
態例を示す断面図である。
た半導体素子ユニットの大きさが異なる、第3の実施形
態例を示す断面図である。
【0021】本実施形態例の第1実施形態例と異なる点
は、異なる大きさの半導体素子3,4を搭載した2枚の
基板1,2を貼り合わせて2種類のBGAパッケージを
製造するものである。すなわち、少量多品種のパッケー
ジ動向に対応して、2台の封入金型を作製せずに1台の
金型10の設備投資で済むという利点がある。ゲート
7,8およびランナー12aおよび12bの打ち抜き
は、図示下側の、ゲート8、短い方のランナー12b、
大きい方のパッケージ(半導体素子4)側から先に行
う。
は、異なる大きさの半導体素子3,4を搭載した2枚の
基板1,2を貼り合わせて2種類のBGAパッケージを
製造するものである。すなわち、少量多品種のパッケー
ジ動向に対応して、2台の封入金型を作製せずに1台の
金型10の設備投資で済むという利点がある。ゲート
7,8およびランナー12aおよび12bの打ち抜き
は、図示下側の、ゲート8、短い方のランナー12b、
大きい方のパッケージ(半導体素子4)側から先に行
う。
【0022】次に、参考例について説明する。
【0023】図7は、図1における補強板の代わりに接
着テープが用いられた、参考例を示す断面図である。こ
の場合は、補強強度が若干低いがコストおよび作業性が
高い。
着テープが用いられた、参考例を示す断面図である。こ
の場合は、補強強度が若干低いがコストおよび作業性が
高い。
【0024】
【発明の効果】以上説明したように本発明は、上下2枚
の基板を、その基板の半田ボール面を対向させ、基板変
形防止用補強板を介して仮固着し、その後封止金型内に
配置し、1度に両基板を樹脂封止し、2枚の樹脂封止さ
れた基板に分離して成ることにより、1回の封入プロセ
スで2枚の基板を封入できるので、同一パッケージのB
GAを2倍の速さで生産できる樹脂封止型半導体装置の
製造方法を提供できる効果がある。なお、上下2枚の基
板に搭載された半導体素子ユニットの大きさが異なるも
のでもよい。
の基板を、その基板の半田ボール面を対向させ、基板変
形防止用補強板を介して仮固着し、その後封止金型内に
配置し、1度に両基板を樹脂封止し、2枚の樹脂封止さ
れた基板に分離して成ることにより、1回の封入プロセ
スで2枚の基板を封入できるので、同一パッケージのB
GAを2倍の速さで生産できる樹脂封止型半導体装置の
製造方法を提供できる効果がある。なお、上下2枚の基
板に搭載された半導体素子ユニットの大きさが異なるも
のでもよい。
【図1】本発明の樹脂封止型半導体装置の製造方法の一
実施形態例を示す断面図である。
実施形態例を示す断面図である。
【図2】(a)は、本実施形態例においてカルおよびラ
ンナーが上下別々に設けられ、隣の半導体素子ユニット
との関係を示す模式断面図、(b)は、(a)の模式平
面図である。
ンナーが上下別々に設けられ、隣の半導体素子ユニット
との関係を示す模式断面図、(b)は、(a)の模式平
面図である。
【図3】(a)は、本実施形態例においてカルおよびラ
ンナーが下方のみに設けられ、隣の半導体素子ユニット
との関係を示す模式断面図、(b)は、(a)の模式平
面図である。
ンナーが下方のみに設けられ、隣の半導体素子ユニット
との関係を示す模式断面図、(b)は、(a)の模式平
面図である。
【図4】多数の半導体素子ユニットを一括封入する第2
の実施形態例において、カルおよびランナーが上下別々
に設けられ、隣のユニットとの関係を示す模式断面図で
ある。
の実施形態例において、カルおよびランナーが上下別々
に設けられ、隣のユニットとの関係を示す模式断面図で
ある。
【図5】本実施形態例において、同じくカルおよびラン
ナーが下方にのみ設けられ、隣のユニットとの関係を示
す模式断面図である。
ナーが下方にのみ設けられ、隣のユニットとの関係を示
す模式断面図である。
【図6】上下基板に搭載された半導体素子ユニットの大
きさが異なる、第3の実施形態例を示す断面図である。
きさが異なる、第3の実施形態例を示す断面図である。
【図7】補強板の代わりに接着テープが用いられた、参
考例を示す断面図である。
考例を示す断面図である。
【図8】従来例を示す断面図である。
1,2,41 基板 3,4,43 半導体素子 5 補強板 5a 接着剤 6 接着テープ 7,8、47 ゲート 9,49 封止用樹脂 10 封止金型 11a,11b カル 12a,12b ランナー 12c ランナー(立ち上がり部分)
フロントページの続き (56)参考文献 特開2000−156385(JP,A) 特開 平11−340263(JP,A) 特開2000−216180(JP,A) 特開 平4−345073(JP,A) 特開 平8−25401(JP,A) 特開 平10−79362(JP,A) 特開 平10−12773(JP,A) 特開 平9−148353(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 B29C 45/02
Claims (6)
- 【請求項1】 ボンディングされた半導体素子ユニット
を搭載した上下2枚の基板を、該基板の半田ボール面を
対向させ、基板変形防止用補強板を介して仮固着し、そ
の後前記上下2枚の基板および前記補強板の一体物を封
止金型内に配置し、1度の射出樹脂により両基板を封入
し、所定の温度に冷却後、2枚の樹脂封止された基板に
分離して成ることを特徴とする、樹脂封止型半導体装置
の製造方法。 - 【請求項2】 封止用樹脂が各半導体素子ユニットに射
出されるための、プランジャーポットのカルから出発す
るランナーは、上下各基板側にそれぞれ設けられてい
る、請求項1記載の樹脂封止型半導体装置の製造方法。 - 【請求項3】 封止用樹脂が各半導体素子ユニットに射
出されるための、プランジャーポットのカルから出発す
るランナーは、上下基板のいずれか一方側にのみに設け
られ、両基板の対応する個所に前記ランナーに接続され
た貫通孔が設けられている、請求項1記載の樹脂封止型
半導体装置の製造方法。 - 【請求項4】 ボンディングされた多数の半導体素子ユ
ニットをマトリックス状に搭載した上下2枚の基板を、
該基板の半田ボール面を対向させ、基板変形防止用補強
板を介して仮固着し、その後前記上下2枚の基板および
前記補強板の一体物を一つの封止金型内に配置し、な
お、封止用樹脂が各半導体素子ユニットに射出されるた
めの、プランジャーポットのカルから出発するランナー
は、上下各基板側にそれぞれ設けられ、1度の射出樹脂
により両基板全体を一括封入し、所定の温度に冷却後、
2枚の樹脂封止された基板に分離する、樹脂封止型半導
体装置の製造方法。 - 【請求項5】 ボンディングされた多数の半導体素子ユ
ニットをマトリックス状に搭載した上下2枚の基板を、
該基板の半田ボール面を対向させ、基板変形防止用補強
板を介して仮固着し、その後前記上下2枚の基板および
前記補強板の一体物を一つの封止金型内に配置し、な
お、封止用樹脂が各半導体素子ユニットに射出されるた
めの、プランジャーポットのカルから出発するランナー
は、上下基板のいずれか一方側にのみに設けられ、両基
板の対応する個所に前記ランナーに接続された貫通孔が
設けられ、1度の射出樹脂により両基板全体を一括封入
し、所定の温度に冷却後、2枚の樹脂封止された基板に
分離する、樹脂封止型半導体装置の製造方法。 - 【請求項6】 前記上下2枚の基板に搭載された半導体
素子ユニットの大きさが異なる、請求項1ないし5記載
の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21231799A JP3317346B2 (ja) | 1999-07-27 | 1999-07-27 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21231799A JP3317346B2 (ja) | 1999-07-27 | 1999-07-27 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044225A JP2001044225A (ja) | 2001-02-16 |
JP3317346B2 true JP3317346B2 (ja) | 2002-08-26 |
Family
ID=16620556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21231799A Expired - Fee Related JP3317346B2 (ja) | 1999-07-27 | 1999-07-27 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3317346B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040178514A1 (en) * | 2003-03-12 | 2004-09-16 | Lee Sang-Hyeop | Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method |
WO2005067029A1 (en) * | 2004-01-06 | 2005-07-21 | Infineon Technologies Ag | Method for packaging integrated circuit dies |
US10099411B2 (en) * | 2015-05-22 | 2018-10-16 | Infineon Technologies Ag | Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips |
JP7206483B2 (ja) * | 2018-12-10 | 2023-01-18 | 日亜化学工業株式会社 | 半導体装置の製造方法及びパッケージ部材の製造方法 |
-
1999
- 1999-07-27 JP JP21231799A patent/JP3317346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001044225A (ja) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
US7271037B2 (en) | Leadframe alteration to direct compound flow into package | |
US5837567A (en) | Lead frame and semiconductor device | |
KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
US5623163A (en) | Leadframe for semiconductor devices | |
JP3411448B2 (ja) | 半導体素子の樹脂封止金型及び半導体装置の製造方法 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
JP3317346B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR102407742B1 (ko) | 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임 | |
JPH07183318A (ja) | 電子回路装置及びその製造方法 | |
US5811132A (en) | Mold for semiconductor packages | |
JPH04124846A (ja) | テープキャリヤ | |
US5672550A (en) | Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame | |
US20030183910A1 (en) | Encapsulation method and leadframe for leadless semiconductor packages | |
JP4500435B2 (ja) | 半導体集合基板樹脂封止体、その製造方法及び製造装置 | |
JP3499269B2 (ja) | カバーフレームと樹脂封止方法 | |
JP2828749B2 (ja) | リードフレーム | |
JP2696619B2 (ja) | リードフレーム、およびこれを用いた電子装置の製造方法、ならびにこの製造方法により製造された電子装置 | |
JP2545409Y2 (ja) | 半導体素子封入金型 | |
JPH08222593A (ja) | 半導体装置の製造方法およびそれに使用する半導体装置用リードフレーム | |
JP3070795B2 (ja) | 半導体装置用箱形樹脂成形体の成形方法およびそれによって成形された箱形樹脂成形体 | |
JP3109919B2 (ja) | 樹脂封止型半導体装置の製造方法及び金型 | |
JPH07254678A (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2003203935A (ja) | 半導体装置の封止方法およびそれに用いる封止装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |