JP7206483B2 - 半導体装置の製造方法及びパッケージ部材の製造方法 - Google Patents

半導体装置の製造方法及びパッケージ部材の製造方法 Download PDF

Info

Publication number
JP7206483B2
JP7206483B2 JP2018230962A JP2018230962A JP7206483B2 JP 7206483 B2 JP7206483 B2 JP 7206483B2 JP 2018230962 A JP2018230962 A JP 2018230962A JP 2018230962 A JP2018230962 A JP 2018230962A JP 7206483 B2 JP7206483 B2 JP 7206483B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
resin
holes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230962A
Other languages
English (en)
Other versions
JP2020096014A (ja
Inventor
聖人 田邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018230962A priority Critical patent/JP7206483B2/ja
Publication of JP2020096014A publication Critical patent/JP2020096014A/ja
Application granted granted Critical
Publication of JP7206483B2 publication Critical patent/JP7206483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本開示は、半導体装置の製造方法及びパッケージ部材の製造方法に関する。
発光素子等の半導体素子を実装するパッケージ部材は、金型に基板をセットしてから樹脂を注入するインサート成形によって製造される。樹脂は基板と比較して線膨張係数が大きい。そのため、基板２０の一面上に配置した樹脂成型体３０が硬化する時に、図５Ｂに示すように、樹脂成型体３０が収縮して基板２０が反る恐れがある。そこで、高温成型時のモールドパッケージの外形を予めモールドパッケージが反る方向と反対方向に反った形状にすることで、常温時のモールドパッケージの反りを防止する樹脂封止方法が知られている（特許文献１）。また、集合基板の表面に封止樹脂体（樹脂成型体）を形成すると共に、裏面に補強用の樹脂体を形成することで、集合基板の反りを防止することが知られている（特許文献２）。
特開２０００－３１１７７号公報 特許第４５００４３５号公報
特許文献１に記載の方法では、得ようとする樹脂成型体の形状に対して、樹脂の熱収縮を加味した形状の金型を設計、製造する必要がある。また、特許文献２に記載の方法では、補強用の樹脂体を形成する必要があるので、製造コストが増大する。
本開示に係る実施形態は、基板の反りを抑制し、製造コストを低減することのできる半導体装置の製造方法及びパッケージ部材の製造方法を提供することを課題とする。
本開示の実施形態に係る半導体装置の製造方法は、貫通孔を有して第１面上の素子載置領域に半導体素子を載置した基板の前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、前記前駆体基板を金型で挟んで、前記金型の空洞に前記半導体素子及び前記貫通孔を配置するセット工程と、前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、前記半導体素子を封止し、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、を含む。
本開示の別の実施形態に係る半導体装置の製造方法は、貫通孔を有する基板の第１面を外側にして前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、前記前駆体基板を金型で挟んで、前記金型の空洞に前記貫通孔を配置するセット工程と、前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、半導体素子が設置される素子載置領域を囲い、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、前記基板上の前記素子載置領域に前記半導体素子を設置する載置工程と、を含む。
本開示の実施形態に係るパッケージ部材の製造方法は、貫通孔を有する基板の第１面を外側にして前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、前記前駆体基板を金型で挟んで、前記金型の空洞に前記貫通孔を配置するセット工程と、前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、半導体素子が設置される素子載置領域を囲い、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、を含む。
本開示に係る実施形態によれば、基板の反りを抑制することができ、半導体装置及びパッケージの製造コストを低減することができる。
第１実施形態に係る半導体装置の上方からの斜視図である。 第１実施形態に係る半導体装置の下方からの斜視図である。 第１実施形態に係る半導体装置の下面図である。 図２ＡのＩＩＢ－ＩＩＢ線における断面図である。 第１実施形態に係る半導体装置の製造方法のフローチャートである。 第１実施形態に係る半導体装置の製造方法で使用される基板の下面図である。 第１実施形態に係る半導体装置の製造方法の準備工程を説明する平面図である。 図４ＢのＩＶＣ－ＩＶＣ線における断面図に相当する、前駆体基板の部分断面図である。 第１実施形態に係る半導体装置の製造方法のセット工程を説明する部分断面図である。 第１実施形態に係る半導体装置の製造方法の離型工程を説明する部分断面図である。 第１実施形態に係る半導体装置の製造方法の樹脂研削工程を説明する部分断面図である。 第１実施形態に係る半導体装置の製造方法の切断工程を説明する部分断面図である。 第１実施形態に係る半導体装置の製造過程における樹脂成型体の熱収縮を説明する側面図である。 半導体装置の製造過程における樹脂成型体の熱収縮を説明する側面図である。 第１実施形態に係る半導体装置の製造方法で使用される基板の第１の変形例を示す平面図である。 第１実施形態に係る半導体装置の製造方法で使用される基板の第２の変形例を示す平面図である。 第１実施形態に係る半導体装置の製造方法の変形例の準備工程及びセット工程を説明する平面図である。 図８ＡのＶＩＩＩＢ－ＶＩＩＩＢ線における断面図である。 第２実施形態に係る半導体装置の斜視図である。 図９ＡのＩＸＢ－ＩＸＢ線における断面図である。 第２実施形態に係る半導体装置及びパッケージ部材の製造方法のフローチャートである。 第２実施形態に係る半導体装置及びパッケージ部材の製造方法で使用される前駆体基板の平面図である。 第２実施形態に係る半導体装置及びパッケージ部材の製造方法のセット工程を説明する、図１１ＡのＸＩＢ－ＸＩＢ線における断面図に相当する部分断面図である。 第２実施形態に係る半導体装置及びパッケージ部材の製造方法の離型工程を説明する部分断面図である。 第２実施形態に係る半導体装置及びパッケージ部材の製造方法の切断工程を説明する部分断面図である。 第２実施形態に係る半導体装置の個片化前における断面図である。
以下、半導体装置及びパッケージ部材の製造方法について、図面を参照して説明する。以下の説明において参照する図面は、本開示の実施形態を概略的に示しているため、図面に示す部材は、大きさや位置関係等を誇張していることがあり、また、形状を単純化していることがある。また、一部の図面において、説明の便宜上、ＸＹＺ座標軸を用いて観察方向を示す。例えば、Ｘ軸とＹ軸とを通る平面を、ＸＹ平面と呼称し、ＸＹ平面が半導体素子載置面に相当する。特に断りのない限り、平面とは、ＸＹ平面のことを指す。また、以下の説明において、同一の名称、符号は、原則として同一の又は同質の部材や工程を示すものであり、詳細な説明を適宜省略する。
〔第１実施形態〕
第１実施形態に係る半導体装置の構成について、図１Ａ，１Ｂ及び図２Ａ，２Ｂを参照して説明する。
＜半導体装置＞
半導体装置は、半導体素子を備える。半導体装置が備える半導体素子は、ＬＥＤ等の発光素子でもよく、メモリやトランジスタ、コンデンサ等でもよい。発光素子を備える半導体装置を発光装置と呼ぶことがある。例えば、半導体装置１０は、発光素子４を支持する支持基板２と、発光素子４の上面に接合された透光性部材５と、発光素子４及び透光性部材５の側面を被覆する樹脂成型体３と、発光素子４と透光性部材５を接合する透光性接合部材６と、支持基板２と発光素子４を接合する導電性接合部材７と、を備える。
（発光素子）
図２Ｂに示すように、発光素子４は、透光性の素子基板４２と、素子基板４２に形成された半導体層４１と、半導体層４１の側に設けられた一対の素子電極とを備えている。発光素子４は、フリップチップ実装により、素子電極を支持基板２に対向させて接合している。発光素子４は、主に素子基板４２の側の面から光を出射する構成である。また、発光素子４は、ここでは、平面視でＸ方向に長い矩形である。発光素子４は、半導体装置１０の用途に応じて、任意の発光色の発光ダイオード（ＬＥＤ）等を選択することができる。半導体層４１は、例えば、波長４３０～４７０ｎｍに発光ピークを有する青色発光の発光素子として、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）等組成を有する窒化物系の半導体で形成されている。
（透光性部材、透光性接合部材）
透光性部材５は、発光素子４の上面に配置され、発光素子４を保護する部材である。透光性部材５は、発光素子４からの光の波長を変換する波長変換粒子を含有していてもよい。透光性部材５は、例えば、上面視において、発光素子４と同一形状又は一回り大きい矩形の板状に形成される。ここでは、透光性部材５は、光の波長を変換するために、エポキシ樹脂やシリコーン樹脂等の樹脂に波長変換粒子を含有した変換層５１と、変換層５１の上面を被覆する波長変換粒子を含有しない透光層５２と、を備えていてもよい。このようにすることで、波長変換粒子を含有しない透光層５２が変換層５１の保護層として機能する。例えば、波長変換粒子を含有しない透光層５２があることで、変換層５１に水分が侵入することを抑制することができるので、変換層５１に含有される波長変換粒子の劣化を抑制することができる。なお、透光性部材５は、変換層５１とは異なる蛍光体を分散させた変換層５３を有していてもよい。また、透光性部材５は、蛍光体をガラス等の無機材料と共に焼結した板材で形成されてもよい。透光性接合部材６は、透光性部材５と発光素子４の素子基板４２とを接合する接着剤であり、透明な熱硬化性樹脂等で形成される。また、透光性接合部材６は、透光性部材５に向けて広がるように、発光素子４の側面にフィレットを形成していることが好ましい。
（支持基板）
支持基板２は、絶縁基材２１と、絶縁基材２１の表面に形成した一対の電極２ａ，２ｃと、を備えている。また、支持基板２は、発光素子４と対向する側の面を第１面とし、第１面の反対側の面を第２面とする。また、支持基板２の、半導体装置１０において平面視で発光素子４と重なる領域を、素子載置領域と呼ぶ。素子載置領域は、平面視で、支持基板２の中央に支持基板２よりも一回り小さく設けられている。この支持基板２は、後述する製造方法で説明する基板２０を個片化したものである。基板２０は、支持基板２と同様に、半導体素子と対向する側の面を第１面と呼び、第１面の反対側の面を第２面と呼ぶ。絶縁基材２１は、発光素子４と対向する上面と、上面の反対側に位置する下面と、上面と下面との間に位置する側面と、を備える。また、絶縁基材２１は、絶縁基材２１の下面で半円形状に開口すると共に、絶縁基材２１の側面に五角形に開口する凹み２１ｂを有する。また、絶縁基材２１は、上面と下面を連通する貫通孔２１ｖを有する。電極２ａ，２ｃの一方であるアノード電極２ａは、支持基板２の第１面に設けられた部分を第１電極部２ａ１と呼び、第２面に設けられた部分を第２電極部２ａ２と呼ぶ。また、他方のカソード電極２ｃは、支持基板２の第１面に設けられた部分を第１電極部２ｃ１と呼び、第２面に設けられた部分を第２電極部２ｃ２と呼ぶ。なお、本明細書において、アノード電極２ａとカソード電極２ｃとは互いの極性が異なっていればよく、正極及び負極は特に限定されない。また、支持基板２は、電極として機能しない導電性材料から形成された導電部を備えていてもよい。支持基板２は、絶縁基材２１の上面と下面を貫通し、上面と下面に形成された第１電極部２ａ１と第２電極部２ａ２、第１電極部２ｃ１と第２電極部２ｃ２をそれぞれ接続するビア２３を備えていてもよい。ビア２３は、絶縁基材２１の貫通孔２１ｖ内に導電性材料が充填されることで構成されてもよく、図２Ｂに示すように、絶縁基材２１の貫通孔２１ｖの表面を被覆する金属膜と金属膜に囲まれた領域に充填された充填部材とを備えていてもよい。充填部材としては、エポキシ樹脂等の絶縁性の材料を用いてもよい。
絶縁基材２１の材料としては、ＰＡ（ポリアミド）、ＰＰＡ（ポリフタルアミド）、ＰＰＳ（ポリフェニレンサルファイド）、液晶ポリマー等の熱可塑性樹脂、エポキシ樹脂、シリコーン樹脂、変性エポキシ樹脂、ウレタン樹脂、フェノール樹脂、ＢＴ（ビスマレイミドトリアジン）等の熱硬化性樹脂、又はガラスエポキシ樹脂、セラミックス、ガラス等が挙げられ、必要な剛性に応じて絶縁基材２１の厚みを適宜選択することができる。
アノード電極２ａとカソード電極２ｃは、支持基板２に、互いに離間して設けられている。電極２ａ，２ｃは、半導体装置１０の下面側、及び、側面側の部分に、Ｘ方向に並んで設けられている。第２電極部２ａ２，２ｃ２は、絶縁基材２１の凹み２１ｂ内表面全体及び第２面における凹み２１ｂの周縁に設けられている。また、第１電極部２ａ１，２ｃ１は、支持基板２の第１面において、発光素子４の一対の素子電極に対向する領域と、貫通孔２１ｖの周縁に設けられている。電極２ａ，２ｃは、例えば、銅合金等の金属膜で形成され、金属箔、めっき膜、又は、金属粒子を含有する導電性ペースト等でパターン形成されている。第１電極部２ａ１，２ｃ１は発光素子４の一対の素子電極に接続し、第２電極部２ａ２，２ｃ２は外部回路に接続するように形成されている。
（樹脂成型体）
樹脂成型体３は、発光素子４の側面を、透光性接合部材６を介在して被覆して、支持基板２と共に半導体装置１０の外装を構成する。樹脂成型体３は、支持基板２の第１面で電極２ａ，２ｃを短絡させないために、絶縁部材で形成されている。樹脂成型体３はさらに、発光素子４のＺ方向への光取出し効率を向上させるために、光反射部材で形成されていてもよい。樹脂成型体３は、トランスファ成形等に対応した樹脂材料で形成され、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂、又はこれらの樹脂を少なくとも一種以上含むハイブリッド樹脂等の樹脂に、酸化チタン（ＴｉＯ２）等の光反射性物質を添加した光反射部材で形成することができる。これらの樹脂は、金属からなる電極２ａ，２ｃを有する支持基板２よりも線膨張係数が大きい。
（導電性接合部材）
導電性接合部材７は、発光素子４の素子電極と支持基板２の第１面の電極２ａ，２ｃとを接合して電気的に接続する導体である。導電性接合部材７は、はんだや導電性接着剤を適用することができる。
＜半導体装置の製造方法＞
半導体装置の製造方法について、図２Ｂ、図３、図４Ａ～４Ｇ、及び図５Ａ，５Ｂを参照して説明する。
図３に示すように、半導体装置の製造方法は、貫通孔２０ｈを有して第１面上の素子載置領域に半導体素子を載置した基板２０の第１面の反対側の第２面同士が対面し貫通孔２０ｈ同士が連通する前駆体基板２００を準備する準備工程Ｓ１０と、前駆体基板２００を金型９で挟んで、金型９の空洞に半導体素子及び貫通孔２０ｈを配置するセット工程Ｓ２１と、基板２０よりも線膨張係数の大きな樹脂材料を金型９の空洞に充填して、半導体素子を封止し、かつ貫通孔２０ｈ内に配置される樹脂成型体３０を形成する成型工程Ｓ２２と、前駆体基板２００及び樹脂成型体３０を金型９から取り外す離型工程Ｓ２３と、基板２０及び樹脂成型体３０を切断して、貫通孔２０ｈが設けられた領域を素子載置領域から切り離す切断工程Ｓ２５と、を含む。半導体装置の製造方法はさらに、離型工程Ｓ２３の後に、前駆体基板２００の両側の樹脂成型体３０のそれぞれの外側の面を研削する樹脂研削工程Ｓ２４を行い、切断工程Ｓ２５以後に、樹脂成型体３０及び基板２０を切断して、半導体装置１０を得る個片化工程Ｓ４０と、を行ってもよい。ここでは、半導体素子は発光素子４である。以下、各工程について詳細に説明する。
（準備工程）
準備工程Ｓ１０は、図４Ｃに示すように、第１面上の素子載置領域に発光素子４を載置した第１基板２０Ａ１と第２基板２０Ａ２とを重ね合わせて準備する工程である。第１基板２０Ａ１及び第２基板２０Ａ２は、それぞれ第１面と、第１面の反対側に位置する第２面と、貫通孔２０ｈと、を備える。なお、第１基板２０Ａ１及び第２基板２０Ａ２を基板２０と呼ぶことがある。準備工程Ｓ１０では、第１基板２０Ａ１の第２面と、第２基板２０Ａ２の第２面とが対面し、貫通孔２０ｈ同士が連通する前駆体基板２００を準備する。なお、ここでは、準備工程Ｓ１０として、第１基板２０Ａ１及び第２基板２０Ａ２に、発光素子４を実装する載置工程Ｓ１１と、発光素子４を実装した第１基板２０Ａ１と第２基板２０Ａ２とを発光素子４を外側にして重ね合わせる基板合わせ工程Ｓ１２と、を行っている。
基板２０は、支持基板２となる部分を有する部材であり、切断線ＣＬで切断されて半導体装置１０の支持基板２となる。基板２０は、一例として、図４Ａ及び図４Ｂに示すように、支持基板２を３×６に配列した１８枚分の領域と、貫通孔２０ｈを形成する領域と、金型９で挟持することができる領域とを備える大きさである。なお、ブレードを用いて基板２０を切断する場合は、ブレード幅の分が削られることを考慮したピッチで、支持基板２の部分が配列される領域となる。また、基板２０において、絶縁基材２１の凹み２１ｂは、Ｙ方向に隣り合う支持基板２，２で連続して、下面視で円形の凹みを形成する。したがって、支持基板２の第２面に設けられた第２電極部２ａ２，２ｃ２は、他の支持基板２で、Ｙ方向に隣り合う第２電極部２ｃ２，２ａ２と連続する。このように、基板２０においては、アノード電極２ａとカソード電極２ｃが連結し一体になっていてもよい。なお、図４Ａ，４Ｂにおいて、座標軸の矢印は、Ｘ軸、Ｙ軸共にプラス方向、又はＸ軸、Ｙ軸共にマイナス方向を示すものとする。また、図４Ａ，４Ｂにおいては、配列した支持基板２の一部を点線で示す。さらに基板２０は、支持基板２を配列した領域の外側である周縁部に貫通孔２０ｈが形成され、貫通孔２０ｈが、基板２０の対向する２辺に沿って等間隔で配置されている。貫通孔２０ｈは、成型工程Ｓ２２において、樹脂成型体３０を構成する樹脂材料が流動して内部に充填される大きさに形成されている。また、基板２０は、貫通孔２０ｈのさらに外側に金型９で挟持される領域を有する。基板２０における金型９の当接する位置を、例えば図４Ｂにハッチングを付して模式的に示す。なお、貫通孔２０ｈは、基板２０の基準孔（パイロットホール）やスプロケットホールを流用することもできる。
発光素子４は、載置工程Ｓ１１の前に、透光性接合部材６を介して、透光性部材５と接合されていてもよい。あるいは、基板２０に発光素子４を実装した後に、発光素子４と透光性部材５とを接合してもよい。
載置工程Ｓ１１は、基板２０の第１面に設けられた第１電極部２ａ１，２ｃ１の部分に、発光素子４をフリップチップ実装する工程である。載置工程Ｓ１１は、基板２０の第１電極部２ａ１，２ｃ１に導電性接合部材７を付着させ、発光素子４の素子電極を接合する。なお、本実施形態では、発光素子４は、１列毎に面内で１８０°回転させて基板２０に実装されている。
基板合わせ工程Ｓ１２は、載置工程Ｓ１１で発光素子４を実装した第１基板２０Ａ１の第２面と、発光素子４を実装した第２基板２０Ａ２の第２面とを対面させ重ね合わせる。基板合わせ工程Ｓ１２では、第１基板２０Ａ１と第２基板２０Ａ２との貫通孔２０ｈ同士が連通するように重ね合わせられる。なお、第１基板２０Ａ１と第２基板２０Ａ２とを重ね合わせる場合、切断線ＣＬが平面視で一致していることが望まれる。また、第１基板２０Ａ１と第２基板２０Ａ２とを重ね合わせる場合、第１基板２０Ａ１と第２基板２０Ａ２との貫通孔２０ｈの少なくとも一部が重複して連通した孔を形成することにより、第１基板２０Ａ１と第２基板２０Ａ２との貫通孔２０ｈ内に形成された樹脂成型体を繋げることができる。第１基板２０Ａ１と第２基板２０Ａ２とを重ね合わせたものを前駆体基板２００と称する。また、重ね合わせた第１基板２０Ａ１と第２基板２０Ａ２とがずれないように、前駆体基板２００の周縁部を仮留めしてもよい。
（セット工程）
セット工程Ｓ２１は、図４Ｄに示すように、前駆体基板２００を上下の金型９で挟んで、上下の金型９の空洞に発光素子４及び貫通孔２０ｈを配置する工程である。セット工程Ｓ２１では、上下の金型９の空洞に、連通した貫通孔２０ｈ及び発光素子４が収容されるように、金型９の空洞内に、基板２０の支持基板２を配列した領域及び連通した貫通孔２０ｈが配置される。また、上下の金型９の空洞は、発光素子４の透光性部材５に接触することのない程度の間隙を有することが好ましい。さらに、上下の金型９の空洞は、側面が傾斜して基板２０側に広がるように形成してもよい。また、上下の金型９の空洞の形状が、第１基板２０Ａ１及び第２基板２０Ａ２のそれぞれの第１面を対称面として面対称となることが好ましい。なお、上下の金型９の空洞は、発光素子４の透光性部材５に当接する間隙でもよい。
（成型工程）
成型工程Ｓ２２は、第１基板２０Ａ１及び第２基板２０Ａ２よりも線膨張係数の大きな樹脂材料を上下の金型９の空洞に充填して、発光素子４を封止し、かつ貫通孔２０ｈ内に配置される樹脂成型体３０（図４Ｅ参照）を形成する工程である。成型工程Ｓ２２では、貫通孔２０ｈに樹脂材料が充填されることで、上下の金型９の空洞内に形成される樹脂成型体３０同士が、貫通孔２０ｈ内に形成された連結部３０ａで連結されることになる。成型工程Ｓ２２では、例えば、トランスファ成形によって、上下の金型９のゲートから液状の樹脂材料が注入される。そして、上下の金型９の空洞に充填された樹脂材料は、硬化することで樹脂成型体３０となる。樹脂成型体３０の成形と同時に、同じ樹脂材料で、連結部３０ａが、上下両方の樹脂成型体３０に接続した状態で成形される。したがって、前駆体基板２００の上下面の樹脂成型体３０及び連結部３０ａは、継ぎ目なく一体に成形される。樹脂成型体３０は、第１基板２０Ａ１の第１面及び第２基板２０Ａ２の第１面に接合すると共に、発光素子４を封止する。さらに、前駆体基板２００の一面側の樹脂成型体３０が、周縁部に形成された連結部３０ａで他面側の樹脂成型体３０に固定されている。
連結部３０ａは、前駆体基板２００の上下面に形成される樹脂成型体３０を互いに一体に固定する連結固定部分として設けられる。連結部３０ａは、樹脂成型体３０と一体に成形されているので、強固に固定することができる。また、連結部３０ａで連結された樹脂成型体３０に挟まれていることによって、前駆体基板２００を構成する第１基板２０Ａ１と第２基板２０Ａ２とが第２面全体で強固に密着している。樹脂成型体３０が前駆体基板２００を挟んだ反対側の樹脂成型体３０に連結部３０ａで固定されていることによって、樹脂成型体３０が成型工程Ｓ２２で硬化する際に収縮しても、接合する基板２０と共に、縁から浮き上がるように反ること（図５Ｂ参照）を抑制することができる。そのために、連結部３０ａは、平面視で少なくとも２点以上に設けられることが好ましく、２点間に発光素子４が配置されていることがより好ましい。また、連結部３０ａは、半導体装置１０を構成する領域外に形成される。このような連結部３０ａが形成されるために、基板２０は、少なくとも２箇所に貫通孔２０ｈを有し、平面視で、素子載置領域がこの２箇所の間に配置される構成とする。例えば、貫通孔２０ｈは、周縁部の対向する２辺の近傍に設けられていてもよい。基板２０の平面視形状が長方形の場合には、連結部３０ａは、変形量の比較的大きい基板２０の長辺方向における両端近傍に設けられることが好ましく、２方向のそれぞれにおける両端近傍、すなわち４隅に設けられることがより好ましい。また、連結部３０ａは、樹脂成型体３０をより強く固定するために、基板２０の縁に沿って、半導体装置１０を構成する領域全体にわたる長さのスリット状に形成されてもよい。また、連結部３０ａは、平面視で、形状及び配置が、樹脂成型体３０の外形の重心を対称点とした点対称となることが好ましい。そのために、基板２０は、貫通孔２０ｈの形状及び配置が、金型９の空洞の外形の重心を対称点とした点対称となることが好ましい。なお、貫通孔２０ｈの全体が金型９の空洞内に収容される。連結部３０ａは、貫通孔２０ｈの空洞に収容された領域に形成される。
（離型工程）
離型工程Ｓ２３は、図４Ｅに示すように、前駆体基板２００と樹脂成型体３０を、上下の金型９から外す工程である。これにより、樹脂成型体３０は、相対的に線膨張係数が小さい基板２０及びその上の透光性部材５を設けた発光素子４を固定した状態となる。このとき、図５Ｂに示すように、樹脂成型体３０が基板２０の一面上にのみ形成されていると、熱収縮による応力（図中に白抜き矢印で表す）の差によって、応力の大きい樹脂成型体３０の側の面が凹面となるように、樹脂成型体３０及び基板２０に反りを生じる。しかし、ここでは、図５Ａに示すように、樹脂成型体３０が、前駆体基板２００を挟んだ反対側の樹脂成型体３０に連結部３０ａで固定されているので、成型工程Ｓ２２での硬化時に熱収縮による応力（図中に白抜き矢印で表す）が相殺され、反りを抑制することができる。このように前駆体基板２００の両側で応力が相殺されるように、樹脂成型体３０の形状は、基板２０の第１面を対称面として面対称又はそれにより近いことが好ましい。
（樹脂研削工程）
樹脂研削工程Ｓ２４は、第１基板２０Ａ１と第２基板２０Ａ２とが対面する面と反対側から樹脂成型体３０を研削して、図４Ｆに示すように、樹脂成型体３０に埋設された透光性部材５を樹脂成型体３０から露出させる工程である。
（切断工程）
切断工程Ｓ２５は、前駆体基板２００及び樹脂成型体３０を切断して、貫通孔２０ｈが設けられた領域を素子載置領域から切り離す工程である。切断工程Ｓ２５は、前駆体基板２００及びこれを両側から挟む樹脂成型体３０を同時に切断して、図４Ｇに示すように、半導体装置１０を構成する領域から連結部３０ａを切り離している。切断工程Ｓ２５では、ブレードダイシングやレーザダイシング等の、樹脂成型体３０、前駆体基板２００、樹脂成型体３０の合計厚さ及び材料に対応した切断方法で切断する。切断工程Ｓ２５により、透光性部材５を設けた発光素子４及び樹脂成型体３０が接合された第１基板２０Ａ１及び第２基板２０Ａ２（２枚の基板２０）を得ることができる。
（個片化工程）
個片化工程Ｓ４０は、基板２０及び樹脂成型体３０を切断して、樹脂成型体３０がそれぞれ１個又は所定個数の発光素子４を含むように分割する工程である。個片化工程Ｓ４０では、樹脂成型体３０及び基板２０を同時に、図４Ａ，図４Ｂ，図４Ｇに示す切断線ＣＬで切断して、少なくとも１個の発光素子４を含む半導体装置１０を得る。基板２０及び樹脂成型体３０は切断されて、それぞれ１つの半導体装置１０の支持基板２及び樹脂成型体３となる。個片化工程Ｓ４０では、切断工程Ｓ２５と同様、材料や厚さに対応した方法で個片化するように切断する。個片化工程Ｓ４０は、切断工程Ｓ２５の後で行うことが好ましい。このようにすることで、切断工程Ｓ２５において半導体装置１０を構成する領域から連結部３０ａを切り離し易くなる。
なお、基板２０の貫通孔２０ｈは、載置工程Ｓ１１の後に基板２０に打抜き加工等で形成してもよく、あるいは、基板合わせ工程Ｓ１２の際に、重ね合わせた前駆体基板２００に形成してもよい。また、離型工程Ｓ２３よりも後の工程は、順番を入れ替えてもよい。例えば、個片化工程Ｓ４０の後に切断工程Ｓ２５を行ってもよい。また、樹脂研削工程Ｓ２４を、切断工程Ｓ２５の後に行ってもよいし、例えば仕上げの研磨のみを切断工程Ｓ２５の後に行ってもよい。なお、後述する他の実施形態においても各工程の順番を入れ替えてもよい。
また、図６に示すように、貫通孔２０ｈが基板２０に形成されていてもよい。なお、図６においては、座標軸の矢印は、Ｘ軸、Ｙ軸共にプラス方向、又はＸ軸、Ｙ軸共にマイナス方向を示すものとし、また、配列した支持基板２の１枚を点線で示す。基板２０は、素子載置領域を２以上配列して有し、平面視において、一方の素子載置領域と他方の素子載置領域の間に貫通孔２０ｈが形成されている。前記したように、基板２０は、支持基板２を配列した状態として備えている。そして、支持基板２のそれぞれは、平面視で素子載置領域よりも一回り大きく示されている。基板２０は、貫通孔２０ｈが、平面視で、支持基板２を配列した領域を横切って、素子載置領域同士の間に配置されるように形成されている。この場合、基板２０は、貫通孔２０ｈを避けるように間を空けて支持基板２を配列するように形成される。さらに、平面視において基板２０が長方形の場合には、貫通孔２０ｈが、基板２０の長辺方向に沿って長く形成されることが好ましい。したがって、貫通孔２０ｈは、基板２０の周縁部において、長辺方向に対向する２点を結んだ直線状で、かつ、基板２０の短辺方向中心に設けられていてもよい。貫通孔２０ｈは、素子載置領域の長手方向に１又は複数並べた領域を越えるように、直線状に長く形成されている。ここでは、基板２０は、貫通孔２０ｈを形成する領域と、その両側にそれぞれ素子載置領域を含む支持基板２を３×２に配列した計１２枚分の領域と、金型９で挟持することができる領域とを備える大きさである。
また、基板２０の４隅近傍に貫通孔２０ｈを形成する場合、例えば、図７に示すように、支持基板２を二次元配列した４隅に貫通孔２０ｈを形成してもよい。なお、図７においては、座標軸の矢印は、Ｘ軸、Ｙ軸共にプラス方向、又はＸ軸、Ｙ軸共にマイナス方向を示すものとし、また、配列した支持基板２の１枚を点線で示す。ここでは、基板２０は、支持基板２を３×６に配列した内の４隅に貫通孔２０ｈが設けられているので、１４枚の支持基板２を有する。
半導体装置１０は、透光性部材５を備えなくてもよい。この場合には、載置工程Ｓ１１で基板２０に発光素子４のみを実装し、樹脂研削工程Ｓ２４で、素子基板４２を露出させる。あるいは、このような樹脂研削工程Ｓ２４を行った後、研削面上に透光性部材５を形成してもよい。また、半導体装置１０は、２以上の発光素子４を備えていてもよいし、発光素子４と共に、保護素子としてツェナーダイオードを搭載していてもよい。保護素子は、樹脂成型体３から露出させる必要がないので、発光素子４又は発光素子４と透光性部材５との合計の厚さよりも薄肉化したものを基板２０に実装する。
半導体装置は、メモリ等、発光素子以外の半導体素子を搭載する場合には、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）等のパッケージとすることができる。この場合には、樹脂成型体は、光を透過しないように、カーボンブラック等の黒色顔料を添加した樹脂材料が適用することができる。また、半導体素子を露出させないので、樹脂成型体３０を研削する樹脂研削工程Ｓ２４は行わなくてもよい。したがって、金型９の空洞は、樹脂成型体３０が半導体素子の上に必要な厚さで設けられるような形状とする。また、２以上の半導体素子を搭載して、一体の樹脂成型体で封止した構成としてもよい。また、半導体素子は、ワイヤボンディングで基板２０に実装されてもよい。さらに、ＢＧＡを製造する場合は、切断工程Ｓ２５の後に、支持基板２（基板２０）の第２面にはんだボールを形成する（ボールマウント）。
＜変形例＞
なお、半導体装置は、基板が、ポリイミドや液晶ポリマー等からなる絶縁基材を備えた可撓性を有するフィルム状であってもよい。以下、半導体装置の構成の変形例について、図８Ａ，８Ｂを参照して説明する。
可撓性を有する支持基板２Ａとなる部分を有する基板２０Ａは、一例として、支持基板２Ａを１列に連結し、１列ずつ間隙を設けて配列している。なお、図８Ａにおいては、配列した支持基板２Ａの１枚を破線で示す。また、基板２０Ａは、１列に連結した支持基板２Ａの両外側に貫通孔２０ｈを設けている。そして、支持基板２Ａの１枚毎に、透光性部材５Ａが接合された発光素子４Ａが載置される。このような基板２０Ａに対応して、金型９Ａは、１列に載置された発光素子４Ａ及びその両外側の貫通孔２０ｈを収容する細長い空洞が並設されている。そのため、基板２０Ａは、各発光素子４Ａの周縁に金型９Ａの一部で押さえられる場合、剛性が低くても、セット工程Ｓ２１及び成型工程Ｓ２２において平坦性を維持し易い。また、基板２０Ａは、ここでは、一端を折り曲げて金型９Ａに挟持させている。基板２０Ａは、基板合わせ工程Ｓ１２及びセット工程Ｓ２１において、１枚の第１面が外側となり第２面が内側に対面するように折り曲げて金型９Ａに挟むようにしている。したがって、個片化工程Ｓ４０において、切断線ＣＬで基板２０Ａ及び樹脂成型体を切断し、半導体装置を形成することができる。
〔第２実施形態〕
次に、第２実施形態に係る半導体装置の構成について、図９Ａ，９Ｂを参照して説明する。半導体装置は、樹脂成型体で外装を構成すると共にリードフレームを支持するパッケージ部材を予め製造して、パッケージ部材に形成されている凹部に半導体素子を実装、封止して製造することもできる。
＜半導体装置＞
半導体装置１０Ｂは、発光素子４Ｂと、保護素子４Ｃと、発光素子４Ｂ及び保護素子４Ｃをパッケージ部材１Ｂの電極２ａ，２ｃに接続するワイヤ７Ｂと、発光素子４Ｂ等を封止する透光性部材５Ｂを備える。
（発光素子、保護素子）
発光素子４Ｂは、一対の素子電極をワイヤ７Ｂでパッケージ部材１Ｂの電極２ａ，２ｃに接続されている。そのために、発光素子４Ｂは、主に一対の素子電極が設けられた側から光を出射する構成であり、反対側の面を、パッケージ部材１Ｂの凹部の底面の一方のカソード電極２ｃに接着されている。発光素子４Ｂのそれ以外の構成は、前記した発光素子４と同様である。保護素子４Ｃは、例えばツェナーダイオードであり、必要に応じて設けられて発光素子４Ｂと並列に接続される。保護素子４Ｃは、ここでは一対の素子電極を上下面に備え、下面の素子電極がパッケージ部材１Ｂの凹部の底面の他方のアノード電極２ａに導電性接合部材７で接続され、上面の素子電極がワイヤ７Ｂで一方のカソード電極２ｃに接続されている。
（パッケージ部材）
パッケージ部材１Ｂは、電極２ａ，２ｃと、電極２ａ，２ｃを支持する樹脂成型体３Ｂと、を備えている。パッケージ部材１Ｂは、上面に開口した凹部を形成した筐体であり、凹部が上方に広がって開口している。パッケージ部材１Ｂは、底が電極２ａ，２ｃ及び樹脂成型体３Ｂの一部の樹脂で構成され、側面が樹脂成型体３Ｂの樹脂で形成されている。樹脂成型体３Ｂは、電極２ａ，２ｃを、互いを絶縁するように支持している。樹脂成型体３Ｂはさらに、発光素子４ＢのＺ方向への光取出し効率を向上させるために、光反射部材で形成されていてもよい。したがって、樹脂成型体３Ｂは、形状以外は前記に説明した樹脂成型体３と同様の構成とすることができる。
電極２ａ，２ｃは、銅合金等の金属の板材で形成されている。なお、電極２ａ，２ｃは、金属の板材の表面に金や銀等のめっき膜を形成されていてもよい。電極２ａ，２ｃは、凹部の底面で発光素子４Ｂ及び保護素子４Ｃに接続し、パッケージ部材１Ｂの外側の下面で外部回路に接続するように形成されている。電極２ａ，２ｃは、平面視で、Ｘ方向に間隙を挟んで並んで配置され、発光素子４Ｂを接着されるカソード電極２ｃが中央に配置されるように、アノード電極２ａよりも大きく形成されている。
（ワイヤ）
ワイヤ７Ｂは、発光素子４Ｂ及び保護素子４Ｃをパッケージ部材１Ｂの電極２ａ，２ｃに接続する導線であり、ワイヤボンディング用の金線等を適用することができる。
（透光性部材）
透光性部材５Ｂは、パッケージ部材１Ｂの凹部に充填されて、発光素子４Ｂ及び保護素子４Ｃ、並びにワイヤ７Ｂを封止する。また、透光性部材５Ｂは、発光素子４Ｂからの光を外部に出射させるために光を透過する材料で形成され、例えばエポキシ樹脂やシリコーン樹脂等の透明な熱硬化性樹脂で形成される。透光性部材５Ｂはさらに、必要に応じて蛍光体を含有した樹脂で形成されてもよい。なお、図９Ａ，９Ｂにおいて、透光性部材５Ｂが透明であるとして、発光素子４Ｂやワイヤ７Ｂ等を表す。
＜半導体装置及びパッケージ部材の製造方法＞
半導体装置及びパッケージ部材の製造方法について、図１０及び図１１Ａ～１１Ｅを参照して説明する。
図１０に示すように、パッケージ部材の製造方法は、貫通孔２０ｈを有する基板２０Ｂの第１面を外側にして第１面の反対側の第２面同士が対面し、貫通孔２０ｈ同士が連通する前駆体基板２００Ｂを準備する準備工程Ｓ１２Ａと、前駆体基板２００Ｂを上下の金型９Ｂで挟んで、上下の金型９Ｂの空洞に貫通孔２０ｈを配置するセット工程Ｓ２１Ａと、基板２０Ｂよりも線膨張係数の大きな樹脂材料を上下の金型９Ｂの空洞に充填して、半導体素子が設置される素子載置領域を囲い、かつ貫通孔２０ｈ内に配置される樹脂成型体３０Ｂを形成する成型工程Ｓ２２Ａと、前駆体基板２００Ｂ及び樹脂成型体３０Ｂを上下の金型９Ｂから取り外す離型工程Ｓ２３と、基板２０Ｂ及び樹脂成型体３０Ｂを切断して、貫通孔２０ｈが設けられた領域を素子載置領域から切り離す切断工程Ｓ２５Ａと、を含む。
また、半導体装置の製造方法は、さらに、基板２０Ｂ上の素子載置領域に半導体素子を設置する載置工程Ｓ１１Ａを、切断工程Ｓ２５Ａの後に行うようにしている。また、半導体装置の製造方法は、載置工程Ｓ１１Ａの後に、基板２０Ｂ及び樹脂成型体３０Ｂを切断して、樹脂成型体３０Ｂがそれぞれ１又は所定数の素子載置領域を囲うように分割する個片化工程Ｓ４０Ａを行っている。ここでは、半導体素子は、発光素子４Ｂ及び保護素子４Ｃである。以下、各工程について詳細に説明する。
（準備工程）
準備工程Ｓ１２Ａは、貫通孔２０ｈに対応する位置に孔８ｈを有するシール材８を第１基板２０Ｂ１と第２基板２０Ｂ２の間に挟んで、第１基板２０Ｂ１と第２基板２０Ｂ２を重ね合わせる工程である。第１基板２０Ｂ１及び第２基板２０Ｂ２は、それぞれ第１面と、第１面の反対側に位置する第２面と、貫通孔２０ｈと、を備える。なお、第１基板２０Ｂ１及び第２基板２０Ｂ２を基板２０Ｂと呼ぶことがある。準備工程Ｓ１２Ａは、第１基板２０Ｂ１及び第２基板２０Ｂ２を、発光素子４Ｂ等の実装面である第１面を外側にし、第２面を対面するように重ね合わせている。この準備工程Ｓ１２Ａでは、第１基板２０Ｂ１及び第２基板２０Ｂ２を重ね合わせる場合、図１１Ｂに示すように、貫通孔８ｈを有するシール材８を間に挟んで、貫通孔８ｈと貫通孔２０ｈが連通するように重ね合わせたものである前駆体基板２００Ｂを準備している。
基板２０Ｂは、切断線ＣＬで切断されてパッケージ部材１Ｂの一対の電極２ａ，２ｃとなるリードフレームを備える。基板２０Ｂは、一例として、図１１Ａに示すように、パッケージ部材１Ｂを５×２に配列した１０個分の領域と、貫通孔２０ｈを形成する領域と、金型９Ｂで挟持される領域とを備える大きさである。基板２０Ｂは、Ｙ方向に隣り合う各パッケージ部材１Ｂのアノード電極２ａ同士を繋ぐ吊りリード２ｓ、及びＹ方向に隣り合う各パッケージ部材１Ｂのカソード電極２ｃ同士を繋ぐ吊りリード２ｓを備える。また、基板２０Ｂは、Ｘ方向に隣り合うパッケージ部材１Ｂの一方のアノード電極２ａと他方のカソード電極２ｃを繋ぐ吊りリード２ｓを備える。基板２０Ｂは、複数の電極２ａ，２ｃの外側に位置する枠状の周縁部２０ｆを有し、周縁部２０ｆと基板２０Ｂにおいて最外周に位置する電極２ａ，２ｃとは、吊りリード２ｓで繋がれている。また、基板２０Ｂは、周縁部２０ｆに貫通孔２０ｈが形成されている。
基板２０Ｂは、パッケージ部材１Ｂを構成する領域内に間隙を有するため、２枚を直接に重ね合わせて金型９Ｂに挟んで樹脂成型体３Ｂを成形すると、２枚の基板２０Ｂのそれぞれの第１面上の樹脂成型体３Ｂ，３Ｂが間隙の樹脂によって一体に連結する。そのため、基板２０Ｂは、周縁部に貫通孔８ｈを有するシール材８を間に挟んで、パッケージ部材１Ｂを配列した領域の外側の間隙にのみ樹脂が充填されるようにする。前記間隙に充填された樹脂が、連結部３０ａ（図１１Ｃ参照）を形成する。
シール材８は、切断線ＣＬが平面視で一致するように重ね合わされた第１基板２０Ｂ１及び第２基板２０Ｂ２の周縁部２０ｆの貫通孔２０ｈに対応する位置に貫通孔８ｈを有している。そして、シール材８は、第１基板２０Ｂ１及び第２基板２０Ｂ２の貫通孔２０ｈと貫通孔８ｈとを対向させた状態として設置される。なお、シール材８は、貫通孔２０ｈの少なくとも一部に貫通孔８ｈが重複して連通するように重ね合わされていればよい。シール材８の貫通孔８ｈは、基板２０Ｂの貫通孔２０ｈと同一形状又はそれよりも小さいことが好ましい。シール材８は、基板２０Ｂと共に金型９Ｂで挟持される領域を有する寸法であり、かつ、基板２０Ｂ及び樹脂成型体３Ｂと同時に切断可能な構成とする。シール材８は、金型９Ｂの空洞の内面と同様に、表面が樹脂材料との離型性のよい構成とする。前駆体基板２００Ｂは、シール材８を挟むことによって、周縁部に、連通した貫通孔２０ｈ，８ｈを備える。基板２０Ｂの貫通孔２０ｈとシール材８の連通した貫通孔８ｈの形状及び配置は、前記第１実施形態における基板２０の貫通孔２０ｈの形状及び配置と同様である。
（セット工程）
セット工程Ｓ２１Ａは、図１１Ｂに示すように、前駆体基板２００Ｂを上下の金型９Ｂで挟んで、上下の金型９Ｂの空洞に貫通孔２０ｈを配置する工程である。セット工程Ｓ２１Ａでは、金型９Ｂの空洞に、連通した第１基板２０Ｂ１及び第２基板２０Ｂ２の貫通孔２０ｈとシール材８の貫通孔８ｈが収容される。発光素子４Ｂと保護素子４Ｃを実装する領域には、樹脂成型体を形成しないので、発光素子４Ｂ等を実装する領域は、金型９Ｂの空洞が位置しない。それ以外の構成は、第１実施形態の金型９と同様である。また、前駆体基板２００Ｂは、金型９Ｂの空洞における外枠部分に、連通した貫通孔２０ｈ，８ｈを配置する。
（成型工程）
成型工程Ｓ２２Ａは、前駆体基板２００Ｂとその上下の金型９Ｂに挟まれた空洞に樹脂材料を充填して、発光素子４Ｂと保護素子４Ｃが設置される素子載置領域を囲い、かつ貫通孔２０ｈ，８ｈ内に配置される樹脂成型体３０Ｂ（図１１Ｃ参照）を形成する工程である。樹脂成型体３０Ｂの形成方法は、前記成型工程Ｓ２２と同様である。成型工程Ｓ２２Ａでは、貫通孔２０ｈ，８ｈに樹脂材料が充填されることで、上下の金型９Ｂの空洞に形成される樹脂成型体３０同士が、貫通孔２０ｈ，８ｈ内に形成された連結部３０ａで連結されることになる。したがって、第１実施形態で説明したように、前駆体基板２００Ｂの上下の樹脂成型体３０Ｂ及び連結部３０ａは一体に成形される。樹脂成型体３０Ｂは、第１基板２０Ｂ１及び第２基板２０Ｂ２の第１面に接合し、パッケージ部材１Ｂのそれぞれの素子載置領域を囲うように、平面視で格子状に形成され、パッケージ部材１Ｂの凹部の底面等を形成する。さらに、前駆体基板２００Ｂの一面側の樹脂成型体３０Ｂが、周縁部に形成された連結部３０ａで他面側の樹脂成型体３０Ｂに固定されている。
（離型工程、切断工程）
離型工程Ｓ２３は、第１実施形態で説明した通りである。樹脂成型体３０Ｂは、金型９Ｂの空洞の形状と同様に、パッケージ部材１Ｂ毎に樹脂成型体３０Ｂで囲まれた凹部が形成された格子状で、凹部の底面に基板２０Ｂ（電極２ｃ，２ａ）が露出する。図１１Ｃに示すように、樹脂成型体３０Ｂは、同一形状の２体が前駆体基板２００Ｂを挟んで連結部３０ａで連結されているので、互いを固定し合う。その結果、樹脂成型体３０Ｂ及び基板２０Ｂは、反りが抑制され、平坦性が維持される。切断工程Ｓ２５Ａも、第１実施形態の切断工程Ｓ２５と同様であるが、ここでは基板２０Ｂに挟まれたシール材８も切断する。切断工程Ｓ２５Ａにより、図１１Ｄに示すように、一面上に樹脂成型体３０Ｂを接合された基板２０Ｂが２枚得られる。これは、個片化前のパッケージ部材１Ｂである。
（載置工程、封止工程）
載置工程Ｓ１１Ａ及び封止工程Ｓ３１は、パッケージ部材１Ｂに発光素子４Ｂ等を実装する半導体素子実装工程Ｓ３０である。載置工程Ｓ１１Ａは、樹脂成型体３０Ｂに囲まれた凹部の底面の電極２ｃ，２ａ上に、発光素子４Ｂ及び保護素子４Ｃを固定し、これらの素子電極と電極２ａ，２ｃとをワイヤ７Ｂで接続する。封止工程Ｓ３１は、図１１Ｅに示すように、樹脂成型体３０Ｂに囲まれた凹部に、透明な樹脂材料をディスペンサー等で所定量滴下して硬化させて透光性部材５Ｂを形成し、発光素子４Ｂ、保護素子４Ｃ、及びワイヤ７Ｂを封止する。
（個片化工程）
個片化工程Ｓ４０Ａは、樹脂成型体３０Ｂ及び基板２０Ｂを同時に、図１１Ａ，１１Ｅに示す切断線ＣＬで切断して、半導体装置１０Ｂを得る工程である。基板２０Ｂは吊りリード２ｓで切断され、この吊りリード２ｓの切断面がパッケージ部材１Ｂの側面に露出する。
離型工程Ｓ２３よりも後の工程は、順番を入れ替えてもよい。ただし、封止工程Ｓ３１は、載置工程Ｓ１１Ａよりも後に行う。例えば、個片化工程Ｓ４０Ａの後に切断工程Ｓ２５Ａを行ってもよい。また、封止工程Ｓ３１の後に、透光性部材５Ｂ上にレンズ等の光学部材を形成してもよい。
パッケージ部材１Ｂは、通信用等の半導体素子を搭載した中空封止パッケージとすることもできる。この場合には、載置工程Ｓ１１Ａの後、封止工程Ｓ３１を行わず、樹脂や金属等からなる板材（リッド）を被せて樹脂成型体３０Ｂに接合する。
リードフレームである基板２０Ｂに代えて、絶縁基材と、絶縁基材の表面に形成した電極と、を備える基板を用いてもよく、パッケージ部材１Ｂを構成する領域に貫通孔（スルーホール）がない場合には、シール材８は用いなくてもよい。一方、第１実施形態において、スルーホールを有する基板２０を適用する場合には、基板合わせ工程Ｓ１２で基板２０，２０間にシール材８を挟む。また、半導体装置は、ＳＯＮ（Small Outline Non-lead）やＱＦＮ（Quad Flat Non-lead）用等のリードフレームを用いて、メモリ等の半導体素子を搭載したパッケージとすることもできる。これらのリードフレームは、平板状に限られず、リードに対して半導体素子搭載領域が上方にあってもよい。
以上、本開示の実施形態に係る半導体装置の製造方法は、薄型のパッケージによる半導体装置を、形状の歪みがなく、生産性よく製造することができ、小型化された機器に接続不良を生じることなく搭載することができる。
本開示に係る半導体装置の製造方法は、各種照明器具や各種表示装置の光源となる発光装置、ＩＣ（Integrated Circuit：集積回路）等の電子部品の製造に利用することができる。
１０，１０Ｂ 半導体装置
１Ｂ パッケージ部材
２０，２０Ａ 基板
２０Ｂ 基板
２０ｈ 貫通孔
２，２Ａ 支持基板
２１ 絶縁基材
２ａ アノード電極
２ｃ カソード電極
２ｓ 吊りリード
３０，３０Ｂ 樹脂成型体
３０ａ 連結部
３，３Ｂ 樹脂成型体
４，４Ａ，４Ｂ 発光素子
４Ｃ 保護素子
５，５Ａ，５Ｂ 透光性部材
６ 透光性接合部材
７ 導電性接合部材
７Ｂ ワイヤ
８ シール材
８ｈ 貫通孔
９，９Ａ，９Ｂ 金型
Ｓ１０ 準備工程
Ｓ１１，Ｓ１１Ａ 載置工程
Ｓ１２ 基板合わせ工程
Ｓ１２Ａ 準備工程
Ｓ２０ パッケージ部材製造工程
Ｓ２１，Ｓ２１Ａ セット工程
Ｓ２２，Ｓ２２Ａ 成型工程
Ｓ２３ 離型工程
Ｓ２４ 樹脂研削工程
Ｓ２５，Ｓ２５Ａ 切断工程
Ｓ３０ 半導体素子実装工程
Ｓ３１ 封止工程
Ｓ４０，Ｓ４０Ａ 個片化工程

Claims (18)

  1. 貫通孔を有して第１面上の素子載置領域に半導体素子を載置した基板の前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、
    前記前駆体基板を金型で挟んで、前記金型の空洞に前記半導体素子及び前記貫通孔を配置するセット工程と、
    前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、前記半導体素子を封止し、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、
    前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、
    前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、を含む半導体装置の製造方法。
  2. 前記準備工程において、前記半導体素子が前記基板のそれぞれに複数個設置され、
    前記切断工程以後に、前記基板及び前記樹脂成型体を切断して、１個又は所定個数の前記半導体素子を含むように分割する個片化工程を行う請求項１に記載の半導体装置の製造方法。
  3. 貫通孔を有する基板の第１面を外側にして前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、
    前記前駆体基板を金型で挟んで、前記金型の空洞に前記貫通孔を配置するセット工程と、
    前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、半導体素子が設置される素子載置領域を囲い、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、
    前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、
    前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、
    前記基板上の前記素子載置領域に前記半導体素子を設置する載置工程と、を含む半導体装置の製造方法。
  4. 前記切断工程以後に、前記基板及び前記樹脂成型体を切断して、前記樹脂成型体がそれぞれ１又は所定数の前記素子載置領域を囲うように分割する個片化工程を行う請求項３に記載の半導体装置の製造方法。
  5. 前記基板は、少なくとも２箇所に前記貫通孔を有し、平面視で、前記素子載置領域が前記２箇所の貫通孔の間に配置されている請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記基板は、前記素子載置領域を２以上配列して有し、前記貫通孔が、平面視で、前記素子載置領域に沿って横切るように前記素子載置領域同士の間に形成されている請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
  7. 前記貫通孔が、平面視で前記素子載置領域よりも長い請求項１乃至請求項６のいずれか一項に記載の半導体装置の製造方法。
  8. 平面視で、前記貫通孔の形状及び配置が、前記樹脂成型体が形成される領域の外形の重心を対称点として点対称である請求項１乃至請求項７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記成型工程において、前記樹脂成型体が、前記基板の前記第１面を対称面として面対称に形成される請求項１乃至請求項８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記準備工程において、前記貫通孔に対応する位置に孔を有するシール材を間に挟んで前記基板を重ね合わせる請求項１乃至請求項９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記準備工程において、２枚の前記基板を重ね合わせる請求項１乃至請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記準備工程において、重ね合わされた前記基板は、１枚の基板が前記第１面を外側にして折り曲げた状態である請求項１乃至請求項１０のいずれか一項に記載の半導体装置の製造方法。
  13. 前記半導体素子が発光素子であり、前記樹脂成型体は、前記発光素子が発光する光を反射又は透過させる請求項１乃至請求項１２のいずれか一項に記載の半導体装置の製造方法。
  14. 貫通孔を有する基板の第１面を外側にして前記第１面の反対側の第２面同士が対面し、前記貫通孔同士が連通する前駆体基板を準備する準備工程と、
    前記前駆体基板を金型で挟んで、前記金型の空洞に前記貫通孔を配置するセット工程と、
    前記基板よりも線膨張係数の大きな樹脂材料を前記金型の空洞に充填して、半導体素子が設置される素子載置領域を囲い、かつ前記貫通孔内に配置される樹脂成型体を形成する成型工程と、
    前記前駆体基板及び前記樹脂成型体を前記金型から取り外す離型工程と、
    前記基板及び前記樹脂成型体を切断して、前記貫通孔が設けられた領域を前記素子載置領域から切り離す切断工程と、を含むパッケージ部材の製造方法。
  15. 前記切断工程以後に、前記基板及び前記樹脂成型体を切断して、複数のパッケージ部材に分割する個片化工程を行う請求項１４に記載のパッケージ部材の製造方法。
  16. 前記基板は、少なくとも２箇所に前記貫通孔を有し、平面視で、前記素子載置領域が前記２箇所の貫通孔の間に配置されている請求項１４又は請求項１５に記載のパッケージ部材の製造方法。
  17. 前記基板は、前記素子載置領域を２以上配列して有し、前記貫通孔が、平面視で、前記素子載置領域に沿って横切るように前記素子載置領域同士の間に形成されている請求項１４又は請求項１５に記載のパッケージ部材の製造方法。
  18. 前記貫通孔が、平面視で前記素子載置領域よりも長い請求項１４乃至請求項１７のいずれか一項に記載のパッケージ部材の製造方法。
JP2018230962A 2018-12-10 2018-12-10 半導体装置の製造方法及びパッケージ部材の製造方法 Active JP7206483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018230962A JP7206483B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法及びパッケージ部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230962A JP7206483B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法及びパッケージ部材の製造方法

Publications (2)

Publication Number Publication Date
JP2020096014A JP2020096014A (ja) 2020-06-18
JP7206483B2 true JP7206483B2 (ja) 2023-01-18

Family

ID=71085097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230962A Active JP7206483B2 (ja) 2018-12-10 2018-12-10 半導体装置の製造方法及びパッケージ部材の製造方法

Country Status (1)

Country Link
JP (1) JP7206483B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117583A (ko) * 2021-02-17 2022-08-24 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044225A (ja) 1999-07-27 2001-02-16 Nec Corp 樹脂封止型半導体装置の製造方法
JP2011040640A (ja) 2009-08-14 2011-02-24 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011119393A (ja) 2009-12-02 2011-06-16 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに、光半導体装置及びその製造方法
US20170103904A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044225A (ja) 1999-07-27 2001-02-16 Nec Corp 樹脂封止型半導体装置の製造方法
JP2011040640A (ja) 2009-08-14 2011-02-24 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011119393A (ja) 2009-12-02 2011-06-16 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに、光半導体装置及びその製造方法
US20170103904A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly

Also Published As

Publication number Publication date
JP2020096014A (ja) 2020-06-18

Similar Documents

Publication Publication Date Title
JP5710915B2 (ja) 半導体発光装置
US9512968B2 (en) LED module
JP5496072B2 (ja) 半導体発光装置及びその製造方法
JP2014112669A (ja) 半導体発光装置及びその製造方法
US20060292753A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
JP6036913B2 (ja) 発光装置
CN104576570B (zh) 电子部件、电子装置以及用于制造电子部件的方法
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
JP2014110333A (ja) Ｌｅｄ装置及びその製造方法
JP5930893B2 (ja) 半導体発光装置の製造方法
JP2005079536A (ja) 固体撮像装置の製造方法
US20120132938A1 (en) Led package
KR20120084554A (ko) 발광소자 패키지 및 그 제조 방법
US11145795B2 (en) Light emitting apparatus and method for manufacturing same
JP4494240B2 (ja) 樹脂封止型半導体装置
JP3892259B2 (ja) 半導体装置の製造方法
JP7206483B2 (ja) 半導体装置の製造方法及びパッケージ部材の製造方法
KR20150065544A (ko) 반도체 칩의 전기적 연결 구조 및 방법
JP2007335734A (ja) 半導体装置
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
JP2006093679A (ja) 半導体パッケージ
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
JP2012015554A (ja) 半導体装置の製造方法、および積層型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R151 Written notification of patent or utility model registration

Ref document number: 7206483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151