KR100591718B1 - 수지-밀봉형 반도체 장치 - Google Patents

수지-밀봉형 반도체 장치 Download PDF

Info

Publication number
KR100591718B1
KR100591718B1 KR1020040023850A KR20040023850A KR100591718B1 KR 100591718 B1 KR100591718 B1 KR 100591718B1 KR 1020040023850 A KR1020040023850 A KR 1020040023850A KR 20040023850 A KR20040023850 A KR 20040023850A KR 100591718 B1 KR100591718 B1 KR 100591718B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
semiconductor chip
mold
lead frame
Prior art date
Application number
KR1020040023850A
Other languages
English (en)
Other versions
KR20040087924A (ko
Inventor
하마사키사토시
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20040087924A publication Critical patent/KR20040087924A/ko
Application granted granted Critical
Publication of KR100591718B1 publication Critical patent/KR100591718B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F9/00—Filing appliances with devices clamping file edges; Covers with clamping backs
    • B42F9/001—Clip boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/10—Means for suspending
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/20—Protecting; Reinforcing; Preventing deformations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • B43K23/001—Supporting means
    • B43K23/002—Supporting means with a fixed base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 수지-밀봉형 반도체 장치에 관한 것으로서, 반도체 칩의 이면을 리드 프레임의 아일랜드부의 일면에 배치하고, 상기 반도체 칩의 표면을 상기 반도체 칩 주위에 배치되는 상기 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시킴으로써 형성되는 반도체 장치를 상기 리드부의 일부가 노출된 상태에서 수지를 이용하여 밀봉하는 수지-밀봉형 반도체 장치에 있어서, 상기 반도체 칩의 표면에 대향하는 상기 수지의 끝면에 위치되는 상기 수지의 주입 자국(injection mark)을 포함하며, 상기 수지의 끝면에 배치되는 오목부를 더 포함하고, 여기서, 상기 주입 자국의 상부는 상기 끝면보다 더 낮게 이루어지는 것을 특징으로 한다.
반도체 장치, 수지 밀봉, 몰드, 리드 프레임, 본딩 와이어, 게이트, 러너

Description

수지-밀봉형 반도체 장치{RESIN-SEALED SEMICONDUCTOR DEVICE}
도1a 및 도1b는 본 발명의 일실시예에 따른 수지-밀봉형 반도체 장치의 블록도로서, 도1a는 개략적인 단면도이고, 도1b는 개략적인 평면도.
도2a 및 도2b는 수지-밀봉형 반도체 장치를 제조하는 방법에 이용되는 몰드의 블록도로서, 도2a는 몰드의 개략적인 단면도이고, 도2b는 하부 몰드의 개략적인 평면도.
도3a 및 도3b는 수지-밀봉형 반도체 장치를 제조하는 방법에 이용되는 몰드의 블록도로서, 도3a는 중간 몰드의 개략적인 평면도이고, 도3b는 상부 몰드의 개략적인 평면도.
도4a 및 도4b는 종래 기술에 따른 수지 밀봉 공정을 설명하기 위한 블록도로서, 도4a는 반도체 장치가 하부 몰드에 배치된 상태를 위에서 바라본 개략적인 평면도이고, 도4b는 도4a의 ⅣB-ⅣB 선을 따른 개략적인 단면도.
도5a는 본딩 와이어 사이의 간격의 피치가 좁아진 반도체 장치를 도시한 평 면도이고, 도5b는 본딩 와이어의 배열이 불규칙적인 반도체 장치를 도시한 평면도.
도6a, 도6b 및 도6c는 종래 기술에 따른 복수의 게이트형 몰드에서의 수지 흐름을 개략적으로 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10: 반도체 칩 20: 리드 프레임의 아일랜드부
30: 리드 프레임의 리드부 40: 본딩 와이어
50: 히트 싱크 60: 수지
62: 주입 자국 100: 반도체 장치
300: 몰드 340: 공동
380: 게이트
본 발명은 수지(resin)를 이용하여 반도체 장치를 밀봉함으로써 형성되는 수지-밀봉형 반도체 장치, 수지-밀봉형 반도체 장치를 제조하는 방법 및 그 제조방법에서의 수지-밀봉 공정에 사용되는 성형 다이(forming die)에 관한 것이다.
통상적으로, 수지-밀봉형 반도체 장치는, 리드 프레임(lead frame)의 아일랜드부(island portion) 상에 반도체 칩을 장착하고, 반도체 칩의 표면을 리드 프레 임의 리드부에 복수의 본딩 와이어(bonding wires)를 이용하여 접속시키고, 그 다음에 수지를 이용하여 반도체 장치를 밀봉하여, 반도체 장치가 캡슐화된다.
구체적으로, 수지-밀봉형 반도체 장치는 먼저 반도체 장치를 성형 다이인 몰드의 공동(cavity) 내부에 배치하고, 공동을 충전(充塡)하기 위해 게이트를 통해 용융 상태의 수지를 공동으로 주입하고 수지를 경화시키는 수지 밀봉 공정(트랜스퍼 몰드(transfer mold))를 수행하여 제조될 수 있다.
도4a 및 4b는 종래 기술에 따른 수지-밀봉형 반도체 장치에서의 수지 밀봉 공정을 설명하기 위한 블록도이다. 도4a는 반도체 장치(100)가 하부 몰드(910)에 배치된 상태를 위에서 바라본 개략적인 평면도이다. 도4b는 도4a의 ⅣB-ⅣB 선을 따른 개략적인 단면도이다.
성형 다이로서 역할하는 몰드(900)는 상부 몰드(920)와 하부 몰드(910)를 합치시켜서 형성된다. 몰드(900)는 수지 저장기로서 역할하는 컬(cull)(960)로부터 연장되는 러너(runner)(970)의 끝에 접속되는 공동(940)을 포함한다.
반도체 장치(100)는 몰드(900)의 공동(940) 내부에 배치된다. 반도체 장치(100)는, 리드 프레임의 아일랜드부(20)의 일면에 장착되는 반도체 칩(10)의 표면이 금선(gold wires)을 포함하는 복수의 본딩 와이어(40)를 통해 반도체 칩(10) 주위에 위치되는 리드 프레임의 리드부(30)에 연결됨으로써 형성된다.
도4b에 도시된 바와 같이, 수지 포트(950) 내부의 용융 상태의 수지(60)는 플런저(plunger)에 의해 컬(960) 쪽으로 압출되고, 러너(970)를 통해 흘러서, 게이트(980)를 통해 공동(940)으로 주입된다. 따라서, 공동(940)은 수지(60)로 충전된 다. 러너(970)는 리드 프레임의 리드부(30)의 표면을 따라 형성될 수 있고, 수지(60)는 러너(970)에 위치되는 리드부(30)를 따라 흘러서 게이트(980)를 통해 공동(940)으로 주입된다.
공동(940)으로 주입된 수지(60)는 그 다음에 반도체 칩(10)의 표면(즉, 본딩 표면)을 따라 흐른다. 이때, 도4a에서 화살표로 도시된 바와 같이, 수지(60)는 와이어(40)의 배열방향을 따라 흐른다. 결과적으로, 수지(60)와 접촉하는 와이어(40)는 수지(60)에 의해 밀려져서 인접 와이어(40)의 방향으로 흐른다. 이러한 이유로, 와이어(40)가 서로 접촉하여 단락 회로가 발생한다.
특히, 도5a에 도시된 바와 같이, 와이어(40) 사이의 간격 피치(pitch)가 좁아진 반도체 장치 또는, 도5b에 도시된 바와 같이, 와이어(40)의 배열이 불규칙적인 반도체 장치에서 비교적 긴 와이어(40)가 존재한다. 그러므로, 와이어(40) 사이의 간격이 좁아지는 경향이 현저해져서 와이어(40)가 서로 접촉되어 발생하는 단락 회로가 쉽게 발생하게 된다.
이러한 문제점을 방지하기 위해, 수지 포트로부터 연장되는 복수의 게이트 및 러너가 배치되어 용융되어 흐르는 수지의 압력 손실을 감소시키고 충전 효율을 향상시켜서, 이에 따라 본딩 와이어의 변형을 억제하는 방법이 제안되었다(예를 들어, 일본 공개특허공보 평2-297946호 및 2000-58573호 참조).
예를 들어, 도6a,6b 및 6c에 도시된 바와 같이, 하나의 공동(940)에 대해 2개의 게이트(980)가 배치되는 몰드를 이용하여, 충전량의 변화없이 공동(940)을 통해 흐르는 수지(60)의 유속을 단일 게이트형 몰드에 비해 약 1/2 만큼 감소시킬 수 있게 된다. 그러므로, 와이어 흐름이 작아져서 와이어 변형 및 와이어 사이의 단락-회로 불량을 감소시킬 수 있다.
그러나, 이러한 복수의 게이트형 몰드에 있어서, 수지(60)는 도6a,6b 및 6c의 점선에 의해 표시된 순서로 충전되고, 수지(60) 흐름의 합류점에서의 공기 흡입으로 인해 빈틈(void)(B)이 쉽게 발생하게 된다.
이러한 빈틈(B)이 완성된 수지-밀봉형 반도체 장치의 수지(60)에 존재하면, 빈틈(B) 부분에서 수지(60)의 균열이 쉽게 발생하게 되고, 이것은 장치의 신뢰성에 악영향을 끼치게 된다.
또한, 도4a 및 도4b와 관련하여 설명한 바와 같이, 러너(970)는 리드 프레임의 리드부(30)의 면을 따라 형성되고, 수지(60)는 러너(970)에 위치되는 리드부(30)를 따라 흐르고 게이트(980)를 통해 공동(940)으로 주입된다.
이러한 이유로, 도4b에 도시된 바와 같이, 몰드(900)가 제거된 후 리드부(30)의 게이트(980) 및 러너(970) 부근에 위치되는 부위(K1,K2)에 수지 가시(resin burs)가 남게 된다. 이러한 수지 가시는 먼지 및 이물질을 쉽게 끌어 당기고 그것에 의해 리드부(30)의 파손을 일으키거나 성형 공정(formation process)과 같은 후속 공정에서 문제가 된다.
전술한 문제점에 관점에서, 본 발명의 목적은 수지-밀봉형 반도체 장치에서 수지에서의 빈틈의 방지와 본딩 와이어 사이에서의 단락 회로의 방지와의 사이에서 적절한 균형을 달성하는 것이다.
이러한 목적을 달성하기 위해, 본 발명의 제1 양태는, 반도체 칩의 이면(裏面)을 리드 프레임의 아일랜드부의 일면에 배치하고, 반도체 칩의 표면(表面)을 반도체 칩의 주위에 배치되는 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시켜서 형성되는 반도체 장치가, 성형 다이의 공동 내부에 배치되고, 수지가 성형 다이의 게이트를 통해 공동으로 주입되어 리드부의 일부가 노출된 상태에서 수지를 이용하여 반도체 장치를 밀봉하는 수지-밀봉형 반도체 장치를 제조하는 방법을 제공한다. 성형 다이의 게이트는 반도체 칩의 표면에 대향하는 공동의 표면에만 배치된다. 수지는 게이트를 통해 반도체 칩의 표면 쪽으로 주입된다.
본 발명의 제1 양태에 따르면, 수지를 반도체 칩의 표면(즉, 본딩면) 위쪽으로부터 공동에 주입할 수 있게 되고, 그것에 의해 수지가 흐르도록 하여 수지로 공동을 충전하게 한다.
이것에 의해, 수지가 반도체 칩의 표면 상에 존재하는 복수의 본딩 와이어의 배열방향에 대략 직교하는 방향으로 흐르기 때문에 와이어가 인접 와이어의 방향으로 흐르는 것이 방지될 수 있다. 이러한 이유로, 빈틈이 발생되기 쉬운 복수의 게이트를 갖는 성형 다이를 이용하지 않고 수지 몰딩이 수행되더라도 와이어 흐름으로 인한 단락 회로를 방지할 수 있다.
또한, 본 발명의 성형 다이에서는, 게이트가 반도체 칩의 표면에 대향하는 면에 배치되기 때문에, 게이트를 접속시키는 러너는 리드 프레임의 리드부의 면을 따라 위치되지 않는다. 이러한 이유로, 리드부에 부착하는 수지 가시의 발생이 어 렵게 된다.
따라서, 본 발명에 따르면, 수지-밀봉형 반도체 장치에서 수지에서의 빈틈의 방지와 본딩 와이어 사이에서의 단락 회로의 방지와의 사이에서 적절한 균형이 달성될 수 있다.
본 발명의 제2 양태는, 제1 양태의 수지-밀봉형 반도체 장치를 제조하는 방법에 있어서, 수지가 주입될 때 수지의 주입방향으로 수지의 압력에 의해 아일랜드부가 휘어지는 것을 방지하기 위해 지지기판(support board)이 아일랜드부의 타면에 배치되는 반도체 장치가 반도체 장치로서 이용되는 방법을 제공한다.
수지가 주입되어 반도체 칩 표면의 위쪽으로부터 흐르게 될 때 아일랜드부가 수지 주입방향으로 수지의 압력에 의해 눌려져서 휘어지면, 반도체 칩과 리드부과의 위치관계가 그 휘어짐에 따라 변하고, 반도체 칩을 리드부에 접속시키는 본딩 와이어가 변형되게 된다.
이것에 관하여, 본 발명에 따르면, 아일랜드부의 휘어짐은 아일랜드부의 타면에 배치되는 지지기판에 의해 억제된다. 따라서, 휘어짐에 따른 와이어의 변형이 방지될 수 있고, 결과적으로, 와이어의 단선이 방지될 수 있으므로 바람직하다.
본 발명의 제3 양태는, 반도체 칩의 이면을 리드 프레임의 아일랜드부의 일면에 배치하고 반도체 칩의 표면을 반도체 칩 주위에 배치되는 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시켜서 형성되는 반도체 장치가, 반도체 장치가 배치되는 공동 및 수지를 공동에 주입하기 위한 게이트를 포함하는 성형 다이를 이용하여, 반도체 장치를 캡슐화하기 위해 수지를 이용하여 밀봉되는 공정에 적용되는 성형 다이에 있어서, 게이트가 공동에 있어서 반도체 칩의 표면에 대향하는 면에만 배치되고 수지가 게이트를 통해 반도체 칩의 표면 쪽으로 주입되는 성형 다이를 제공한다.
본 발명에 따라, 제1 및 제2 양태의 제조방법에 적합하게 이용될 수 있는 성형 다이가 제공될 수 있다.
본 발명의 제4 양태에서는, 반도체 칩의 이면을 리드 프레임의 아일랜드부의 일면 상에 배치하고 반도체 칩의 표면을 반도체 칩 주위에 배치되는 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시켜서 형성되는 반도체 장치가, 리드 프레임의 일부가 노출된 상태에서 수지를 이용하여 밀봉되는 수지-밀봉형 반도체 장치에 있어서, 수지의 주입 자국이 반도체 칩의 표면에 대향하는 수지의 끝면에 위치되는 반도체 장치를 제공한다.
이러한 발명은 제1 양태의 제조방법에 의해 적합하게 제조될 수 있고, 그 효과는 제1 양태의 발명의 효과와 동일하다.
본 발명의 제5 양태는, 제4 양태의 수지-밀봉형 반도체 장치에 있어서, 아일랜드부를 지지하는 지지기판이 아일랜드부의 다른 측에 배치되는 수지-밀봉형 반도체 장치를 제공한다.
이러한 발명은 제2 양태의 제조방법에 의해 적합하게 제조될 수 있고, 그 효과는 제2 양태의 발명의 효과와 동일하다.
본 발명을 도면에 도시된 일실시예를 참조하여 설명할 것이다. 도1a 및 도1b는 본 발명의 일실시예에 따른 수지-밀봉형 반도체 장치(200)의 블록도이다. 도1a는 수지-밀봉형 반도체 장치(200)의 개략적인 단면도이고, 도1b는 위에서 바라본 수지-밀봉형 반도체 장치(200)의 개략적인 평면도이다. 도1b는 수지(60)를 투시한 도면임을 유의해야 한다.
이러한 수지-밀봉형 반도체 장치(200)에서, 수지(60)를 제외한 구성부분은 반도체 장치(100)로서 구성된다. 반도체 장치(100)에서, 반도체 칩(10)의 이면 측은 리드 프레임의 아일랜드부(20)의 일면 상에 장착된다. 반도체 장치(100)는, 4방향 플랫 패키지(Quad Flat Package: QFP) 또는 소형 아웃라인 패키지(Small Outline Package: SOP)와 같은, 반도체 칩이 리드 프레임 상에 장착되고 반도체 칩과 리드 프레임이 본딩 와이어에 의해 접속되는 수지-밀봉형 반도체 장치일 수 있다.
실리콘 칩 상에 형성되는 트랜지스터와 같은 소자를 포함하는 통상의 IC 칩이 반도체 칩(10)으로 이용될 수 있다. 여기서, 반도체 칩(10)의 이면은 다이 패이스트(die paste)와 같은 접착제를 통해 아일랜드부(20)의 일면에 접착된다.
리드 프레임의 리드부(30)는 반도체 칩(10) 및 아일랜드부(20)의 주변에 배치된다. 여기서, 리드부(30)는 판상(tabular) 반도체 칩(10)의 끝면 측의 주변에 복수로 배치된다. 구리, 구리 합금 또는 니켈을 포함하는 합금으로 이루어지는 판 재료를 천공(punching) 및 식각(etching)하여 아일랜드부(20) 및 리드부(30)를 형 성하는 리드 프레임과 같은 통상의 리드 프레임이 리드 프레임으로서 이용될 수 있다.
반도체 칩(10)의 표면과 반도체 칩(10)의 주변에 배치되는 리드부(30)는 복수의 본딩 와이어(40)에 의해 접속된다. 금 또는 알루미늄으로 이루어지는 와이어 재료를 와이어-본딩(wire-bonding)하여 형성되는 본딩 와이어와 같은 통상의 본딩 와이어가 본딩 와이어(40)로서 이용될 수 있다.
히트 싱크(heat sink)(50)는 리드 프레임의 아일랜드부(20)의 타면에 배치된다. 히트 싱크(50)는 구리 또는 몰리브덴(molybdenum)과 같은 우수한 열 전도성을 갖는 재료로 이루어지는 판 재료이고, 히트 싱크(50)와 아일랜드부(20)는 그들을 함께 코킹(caulking) 또는 접착하여 일체적으로 고정된다.
히트 싱크(50)는 반도체 장치(100)의 일부를 구성하지는 않지만, 본 실시예의 반도체 장치(100)는 바람직하게 히트 싱크(50)가 배치된다. 히트 싱크(50)로 인해, 반도체 칩(10)에 의해 발생되는 열이 방열된다. 또한, 히트 싱크(50)는 아일랜드부(20)를 지지하는 지지기판으로서 구성된다.
반도체 장치(100)는, 캡슐화되기 위해, 리드부(30)의 일부가 노출된 상태에서 수지(60)를 이용하여 밀봉된다. 여기서, 수지(60) 내부에 위치되는 리드부(30) 부분은 내부 리드이고, 수지(60) 외부에 위치되는 리드부(30) 부분은 외부 리드이다.
본 실시예에서 히트 싱크(50)의 밑면은 방열을 더욱 향상시키기 위해 수지(60)를 통해 노출된다는 것을 유의해야 한다. 그러나, 히트 싱크(50)가 반드시 수지(60)를 통해 노출되어야 하는 것은 아니며 수지(60)에 의해 피복될 수도 있다.
수지(60)로서 통상의 밀봉 수지가 이용될 수 있다. 이용되는 수지(60)의 예로서 크레졸-노볼락 골격구조(cresol-novolac skeleton)를 갖는 에폭시 수지 및 비페닐 골격구조(biphenyl skeleton)를 갖는 에폭시를 들 수 있다.
수지-밀봉형 반도체 장치(200)는, 반도체 장치(100)를 성형 다이의 공동 내부에 배치하고 성형 다이의 게이트를 통해 수지를 주입하고 그것에 의해 반도체 장치(100)를 수지를 이용하여 밀봉함으로써 제조된다.
도1a 및 1b에 도시된 바와 같이, 수지(60)의 주입 자국(injection mark)(62)이 반도체 칩(10)에 대향하는 (즉, 반도체 칩(10)의 본딩면에 대향하는) 수지(60)의 끝면(61)에 존재한다.
주입 자국(62)은 성형 다이의 게이트에 대응하는 위치에 형성된다. 주입 자국(62)은, 반도체 장치(100)가 수지로 밀봉된 후 수지-밀봉형 반도체 장치(200)가 성형 다이로부터 제거될 때 가시처럼 남는 자국이다.
다음으로, 도2a,2b,3a 및 3b를 참조하여 수지-밀봉형 반도체 장치(200)를 제조하는 방법을 상세히 설명할 것이다.
도2a,2b,3a 및 3b는 수지-밀봉형 반도체 장치(200)를 제조하는 방법에 이용되는 성형 다이로서 역할하는 몰드(300)의 구성을 도시한 도면이다. 몰드(300)는 적층되어 합치되는 하부 몰드(310), 중간 몰드(320) 및 상부 몰드(330)를 포함한다.
도2a는 몰드(300)의 개략적인 단면도이고, 도2b는 하부 몰드(310)의 개략적 인 평면도이다. 도2b는 반도체 장치(100)가 하부 몰드(310)에 배치된 상태를 도시한다. 도3a는 중간 몰드(320)의 개략적인 평면도이고, 도3b는 상부 몰드(330)의 개략적인 평면도이다.
도2a에 도시된 단면도는 도2b, 도3a 및 도3b의 ⅡA-ⅡA선을 따른 단면에 대응한다. 구성요소 사이의 위치관계를 도시하기 위해, 상부 몰드(330)에 형성되지 않는 수지 포트(350) 및 게이트(380)는 편의상 도3b의 점선에 의해 표시된다.
우선, 도2a, 도2b, 도3a 및 도3b를 참조하여 몰드(300)의 구성을 설명할 것이다. 몰드(300)의 각각의 하부 몰드(310), 중간 몰드(320) 및 상부 몰드(330)는 절삭가공(cutting)에 의해 형성되어 3개의 몰드(310, 320, 330)가 합치될 수 있다.
공동(340)은 하부 몰드(310) 및 중간 몰드(320)로 형성되는 오목부에 의해 형성된다. 본 명세서에서는 2개의 공동(340)이 도시되었지만, 실제로 다수의 리드 프레임에 의해 형성되는 다수의 반도체 장치(100)는 한번에 수지-밀봉되기 때문에 더 많은 공동(340)이 형성된다.
통상의 트랜스퍼 몰드와 유사하게, 수지 포트(350)로부터 주입되어 연화된 수지(60)는 가압되어 컬(360)로 보내지고 러너(370)를 관통하여 게이트(380)를 통해 공동(340)으로 주입된다.
본 실시예의 몰드(300)에서, 하나의 공동(340)에 대해 하나의 게이트가 배치된다. 게이트(380)는 반도체 칩(10)의 표면(본딩면)에 대향하는 공동(340)의 표면(381)에 배치되고, 수지(60)는 게이트(380)를 통해 반도체 칩(10)의 표면 쪽으로 주입된다.
구체적으로, 본 실시예에서, 게이트(380)는 러너(370) 측으로부터 공동(340) 측으로 중간 몰드(320)를 관통하는 원뿔형 구멍으로서 구성되고, 공동(340) 쪽으로 좁아진다. 러너(370)는 상부 몰드(330)에 형성되어 게이트(380)를 접속시킨다.
본 실시예의 수지-밀봉형 반도체 장치(200)는 몰드(300)를 이용하여 다음 절차에 의해 제조된다.
우선, 리드 프레임이 준비된다. 도시되지 않았지만, 리드 프레임은 아일랜드부(20)와 리드부(30)가 리드 프레임의 프레임 부분 또는 타이 바(tie bars)에 의해 일체로 접속되는 것이다. 그 다음에, 히트 싱크(50)가 코킹 또는 접착되어 리드 프레임의 아일랜드부(20)에 고정된다.
다음으로, 반도체 칩(10)의 이면은 리드 프레임의 아일랜드부(20) 상에 장착되고, 반도체 칩(10)의 표면은 와이어 본딩을 수행하여 본딩 와이어(40)에 의해 리드 프레임의 리드부(30)에 접속된다. 따라서, 반도체 장치(100)가 형성된다.
다음으로, 도2b에 도시된 바와 같이, 반도체 장치(100)는 하부 몰드(310)에 배치된다. 그 다음에, 도2a에 도시된 바와 같이, 하부 몰드(310), 중간 몰드(320) 및 상부 몰드(330)가 합치되고 폐쇄된다. 이러한 방식에서, 반도체 장치(100)는 몰드(300)의 공동(340) 내부에 배치된다.
그 다음에, 도2a에 도시된 바와 같이, 수지 밀봉 공정이 수행된다. 몰드(300)의 외주에 히터를 배치하여, 몰드(300)는 수지(60)의 용융 온도 이상으로 가열된다.
다음으로, 용융 상태의 수지(60)는 수지 포트(350)로부터 플런저(plunger)(390)에 의해 가압되어 수지(60)를 컬(360)에 보낸다. 이곳으로부터, 수지(60)는 러너(370) 및 게이트(380)를 통해 공동(340)으로 주입된다. 따라서, 수지(60)는 반도체 칩(10)의 본딩면 위쪽으로부터 공동(340)으로 주입되고 흘러서 공동(340)을 충전한다.
그 다음에, 공동(340)에서의 수지의 충전 후, 수지(60)가 경화되고, 반도체 장치(100)는 몰드(300)로부터 제거된다. 수지(60)의 경화 직후, 게이트(380) 내부를 충전한 수지(60)와 공동(340)의 내부를 충전한 수지(60)는 일체로 접속되지만, 몰드(300)가 제거될 때 수지(60)는 게이트(380)와 공동(340)의 경계에서 나눠진다.
따라서, 도1a 및 도1b에 도시된 주입 자국(62)이 수지(60)에 형성된다. 그 후, 도1a 및 도1b에 도시된 수지-밀봉형 반도체 장치(200)는 리드 프레임의 프레임 부분 및 타이 바를 분할하고 형성하는 등과 같은 공정을 수행하여 완성된다.
본 실시예에서, 반도체 칩(10)의 표면에 대향하는 공동(340)의 표면(381)에 게이트(380)가 배치되고 반도체 칩(10)의 표면 쪽으로 게이트(380)를 통해 수지(60)가 주입되는 몰드가 몰드(300)로서 이용된다.
따라서, 전술한 바와 같이, 수지(60)를 반도체 칩(10)의 표면(즉, 본딩면) 위쪽으로부터 공동(340)으로 주입하여, 수지(60)가 흘러서 공동(340)을 수지(60)로 충전할 수 있게 한다.
이것에 의해, 수지(60)가 반도체 칩(10)의 표면 상에 존재하는 복수의 본딩 와이어(40)의 배열방향에 대략 직교하는 방향으로 흐르기 때문에 와이어(40)가 인접 와이어(40)의 방향으로 흐르는 것이 방지될 수 있다. 이러한 이유로, 빈틈이 쉽 게 발생하는 복수의 게이트를 갖는 성형 다이를 이용하지 않고 수지 성형이 수행되더라도 와이어 흐름으로 인한 단락 회로가 방지될 수 있다.
또한, 본 실시예의 몰드(300)에서, 게이트(380)는 반도체 칩(10)의 표면에 대향하는 면에 배치되기 때문에, 게이트(380)에 접속하는 러너(370)는 종래 기술에서와 같이 리드 프레임의 리드부(30)의 면을 따라 배치되지 않는다. 이러한 이유로, 리드부(30)에 접착하는 수지 가시의 발생이 어렵게 된다.
또한, 수지(60)의 주입 자국(62)이 반도체 칩(10)의 표면에 대향하는 수지(60)의 끝면에 존재하지만, 도1a에 도시된 바와 같이 오목부(63)가 끝면(61)에 배치되고 주입 자국(62)의 정점이 끝면(61) 보다 낮게 구성되어, 그것에 의해 주입 자국(62)이 이러한 위치에 존재하더라도 후속 공정에 현저한 영향을 끼치지 않는다. 다시 말하면, 도1a에 명확히 도시된 바와 같이, 반도체 칩의 이면을 리드 프레임의 아일랜드부의 일면에 배치하고, 상기 반도체 칩의 표면을 상기 반도체 칩 주위에 배치되는 상기 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시킴으로써 형성되는 반도체 장치를 상기 리드부의 일부가 노출된 상태에서 수지를 이용하여 밀봉하는 수지-밀봉형 반도체 장치에 있어서, 상기 반도체 칩의 표면에 대향하는 상기 수지의 끝면에 위치되는 상기 수지의 주입 자국(injection mark)을 포함하며, 상기 수지의 끝면에 배치되는 오목부를 더 포함하고, 여기서, 상기 주입 자국의 상부는 상기 끝면보다 더 낮게 이루어지는 것을 특징으로 함이 바람직함을 알 수 있다.
따라서, 본 실시예에 따르면, 수지-밀봉형 반도체 장치(200)에서 수지(60)에서의 빈틈의 방지와 본딩 와이어(40) 사이에서의 단락 회로의 방지 사이에서 적절한 균형을 달성할 수 있다.
또한, 본 실시예에서, 반도체 장치(100)는 아일랜드부(20)를 지지하는 지지기판으로서 역할하며 리드 프레임의 아일랜드부(20)의 다른 측에 배치되는 히트 싱크(50)를 포함하는 것이 바람직하다.
통상적으로, 리드 프레임은 얇은 판상을 갖기 때문에, 수지(60)가 반도체 칩(10)의 표면의 위쪽으로부터 주입되어 흐르게 될 때 수지(60)의 압력에 의해 아일랜드부(20)가 수지(60)의 주입방향으로 가압되어 휘어질 가능성이 있다. 이러한 방식으로 아일랜드부가 휘어지면, 반도체 칩(10)과 리드부(30)의 위치 관계가 그 휘어짐에 따라 변하고, 반도체 칩(10)을 리드부(30)에 접속시키는 본딩 와이어(40)가 변형되게 된다.
이것에 관하여, 지지기판(50)으로서 역할하는 히트 싱크(50)가 아일랜드부(20)의 타면에 배치되어 아일랜드부(20)의 휘어짐이 히트 싱크(50)에 의해 억제된다. 따라서, 휘어짐에 따른 와이어(40)의 변형이 방지될 수 있고, 결과적으로, 와이어의 단선이 방지될 수 있으므로 바람직하다.
히트 싱크(50) 이외에도, 리드 프레임의 아일랜드부(20) 보다 강한 금속과 같은 재료가 지지기판으로서 이용될 수 있음을 유의해야 한다. 또한, 지지기판이 배치되지 않는 반도체 장치가 이용될 수도 있다.
본 발명의 설명은 단지 예시적인 것이고, 따라서, 본 발명의 요지를 벗어나지 않는 변형은 본 발명의 범위 내에서 의도된 것이다. 이러한 변형은 본 발명의 사상 및 범위를 벗어난 것으로 간주되어서는 안 된다.
본 발명에 따르면, 수지-밀봉형 반도체 장치에서 수지에서의 빈틈의 방지와 본딩 와이어 사이에서의 단락 회로의 방지 사이에서 적절한 균형이 달성된다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 칩의 이면을 리드 프레임의 아일랜드부의 일면에 배치하고, 상기 반도체 칩의 표면을 상기 반도체 칩 주위에 배치되는 상기 리드 프레임의 리드부에 복수의 본딩 와이어를 이용하여 접속시킴으로써 형성되는 반도체 장치를 상기 리드부의 일부가 노출된 상태에서 수지를 이용하여 밀봉하는 수지-밀봉형 반도체 장치에 있어서,
    상기 반도체 칩의 표면에 대향하는 상기 수지의 끝면에 위치되는 상기 수지의 주입 자국을 포함하며,
    상기 수지의 끝면에 배치되는 오목부를 더 포함하고, 여기서, 상기 주입 자국의 상부는 상기 끝면보다 더 낮게 이루어지는 것을 특징으로 하는
    수지-밀봉형 반도체 장치.
  7. 제6항에 있어서,
    상기 아일랜드부의 타면에 배치되어 상기 아일랜드부를 지지하기 위한 지지기판
    을 더 포함하는 수지-밀봉형 반도체 장치.
  8. 삭제
KR1020040023850A 2003-04-08 2004-04-07 수지-밀봉형 반도체 장치 KR100591718B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00103862 2003-04-08
JP2003103862A JP4039298B2 (ja) 2003-04-08 2003-04-08 樹脂封止型半導体装置およびその製造方法ならびに成形型

Publications (2)

Publication Number Publication Date
KR20040087924A KR20040087924A (ko) 2004-10-15
KR100591718B1 true KR100591718B1 (ko) 2006-06-22

Family

ID=33095330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023850A KR100591718B1 (ko) 2003-04-08 2004-04-07 수지-밀봉형 반도체 장치

Country Status (6)

Country Link
US (1) US20040203194A1 (ko)
JP (1) JP4039298B2 (ko)
KR (1) KR100591718B1 (ko)
CN (1) CN1299341C (ko)
DE (1) DE102004017197A1 (ko)
TW (1) TWI244706B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243146A (ja) * 2006-02-09 2007-09-20 Sharp Corp 半導体装置の製造方法、および、半導体装置の製造装置
JP4741383B2 (ja) * 2006-02-17 2011-08-03 富士通セミコンダクター株式会社 電子部品の樹脂封止方法
JP5338808B2 (ja) * 2008-03-28 2013-11-13 コニカミノルタ株式会社 射出成形方法及び射出成形金型
JP5251791B2 (ja) * 2009-08-31 2013-07-31 株式会社デンソー 樹脂封止型半導体装置およびその製造方法
US9070679B2 (en) 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
TWI445139B (zh) * 2010-06-11 2014-07-11 Advanced Semiconductor Eng 晶片封裝結構、晶片封裝模具與晶片封裝製程
WO2013129543A1 (ja) * 2012-02-28 2013-09-06 株式会社村田製作所 高周波モジュール
JP2014036119A (ja) * 2012-08-09 2014-02-24 Apic Yamada Corp 樹脂モールド装置
KR101432380B1 (ko) * 2012-11-23 2014-08-20 삼성전기주식회사 전력반도체용 모듈
DE102018122515B4 (de) * 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
US5417905A (en) * 1989-05-26 1995-05-23 Esec (Far East) Limited Method of making a card having decorations on both faces
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
JP2778608B2 (ja) * 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
CN1124644C (zh) * 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
CN1143371C (zh) * 1996-12-26 2004-03-24 株式会社日立制作所 模制塑料型半导体器件及其制造工艺
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2000077444A (ja) * 1998-08-31 2000-03-14 Mitsui High Tec Inc 半導体装置の製造方法
JP3602422B2 (ja) * 2000-09-07 2004-12-15 Ｎｅｃセミコンダクターズ九州株式会社 樹脂封止装置
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
04011755

Also Published As

Publication number Publication date
TWI244706B (en) 2005-12-01
US20040203194A1 (en) 2004-10-14
DE102004017197A1 (de) 2004-10-28
CN1536633A (zh) 2004-10-13
TW200501282A (en) 2005-01-01
JP2004311748A (ja) 2004-11-04
JP4039298B2 (ja) 2008-01-30
CN1299341C (zh) 2007-02-07
KR20040087924A (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
JP5479247B2 (ja) 半導体装置の製造方法
KR20060102504A (ko) 반도체 장치의 제조 방법
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
US20050287715A1 (en) Method for encapsulating lead frame packages
KR20010001885U (ko) 반도체 패키지 제조용 리드프레임
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP3493113B2 (ja) 半導体装置の製造方法およびリードフレーム
JP4732138B2 (ja) 半導体装置及びその製造方法
JP4421934B2 (ja) 半導体装置の製造方法
TWI747568B (zh) 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品
US7795712B2 (en) Lead frame with non-conductive connective bar
JP2019079928A (ja) 半導体装置の製造方法およびリードフレーム
JP2555931B2 (ja) 半導体装置の製造方法
JPH07273246A (ja) 半導体装置及びその製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08330343A (ja) 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP2005033133A (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JPH0691118B2 (ja) 半導体装置およびその製造方法
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
JPH11340401A (ja) 半導体装置およびその製造方法
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee