DE102004017197A1 - Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz - Google Patents
Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz Download PDFInfo
- Publication number
- DE102004017197A1 DE102004017197A1 DE102004017197A DE102004017197A DE102004017197A1 DE 102004017197 A1 DE102004017197 A1 DE 102004017197A1 DE 102004017197 A DE102004017197 A DE 102004017197A DE 102004017197 A DE102004017197 A DE 102004017197A DE 102004017197 A1 DE102004017197 A1 DE 102004017197A1
- Authority
- DE
- Germany
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- access
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 229920005989 resin Polymers 0.000 title claims abstract description 125
- 239000011347 resin Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims description 20
- 238000000465 moulding Methods 0.000 title claims description 11
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 238000004512 die casting Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
- B42F9/00—Filing appliances with devices clamping file edges; Covers with clamping backs
- B42F9/001—Clip boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
- B42P2241/00—Parts, details or accessories for books or filing appliances
- B42P2241/10—Means for suspending
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
- B42P2241/00—Parts, details or accessories for books or filing appliances
- B42P2241/20—Protecting; Reinforcing; Preventing deformations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
- B43K—IMPLEMENTS FOR WRITING OR DRAWING
- B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
- B43K23/001—Supporting means
- B43K23/002—Supporting means with a fixed base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
- H01L2224/49173—Radial fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
Bei einem Verfahren zur Herstellung einer in Harz eingegossenen Halbleitervorrichtung (200) ist eine Halbleitervorrichtung (100) im Inneren eines Aufnahmeraums (340) einer Gussform (300) angeordnet, und Harz (60) wird durch einen Zugang (380) der Gussform (300) in den Aufnahmeraum (340) eingespritzt, um die Halbleitervorrichtung (100) mit dem Harz (60) in einem Zustand einzugießen, bei dem Abschnitte der Leitungsabschnitte (30) freigelegt sind. Der Zugang (380) ist nur an einer Seite des Aufnahmeraums (340) angeordnet, der der Bondfläche des Halbleiterchips (10) gegenüberliegt. Das Harz (60) wird durch den Zugang (380) in Richtung der Bondfläche des Halbleiterchips (10) eingespritzt.
Description
- Die vorliegende Erfindung betrifft eine mit Harz eingegossene Halbleitervorrichtung, die durch Eingießen einer Halbleitervorrichtung mit Harz ausgebildet wird, ein Verfahren zum Herstellens der mit Harz eingegossenen Halbleitervorrichtung und eine Druckgießform, die bei einem Prozess des mit Harz Eingießens im Herstellungsverfahren verwendet wird.
- Im Allgemeinen wird eine mit Harz eingegossene Halbleitervorrichtung dadurch ausgebildet, dass ein Halbleiternchip auf einen Inselabschnitt eines IC-Trägers montiert wird, und eine Seite des Halbleiterchips an die Leitungsabschnitte des IC-Trägers mit mehreren Bonddrähten angeschlossen wird, um eine integrierte Halbleitervorrichtung zu erzeugen, und dadurch, dass dann die Halbleitervorrichtung mit Harz eingegossen wird, so dass die Halbleitervorrichtung eingekapselt ist.
- Insbesondere kann eine mit Harz eingegossene Halbleitervorrichtung durch Durchführen eines Harzeingießprozesses (Spritzpressverfahren), bei dem die Halbleitervorrichtung zunächst in den Aufnahmeraum einer Gussform, d.h. einer Druckgießform, gelegt wird, dann durch einen Zugang geschmolzenes Harz in den Aufnahmeraum eingespritzt wird, um den Aufnahmeraum zu füllen, und anschließend des Harz ausgehärtet wird.
- Die
4A und4B sind Blockdiagramme zum Beschreiben des Prozesses zum Eingießen mit Harz bei einer mit Harz eingegossenen Halbleitervorrichtung des Standes der Technik.4A ist eine schematische Draufsicht in einem Zustand, in dem eine Halbleitervorrichtung100 in einer unteren Gussform910 angeordnet ist.4B ist eine schematische Querschnittsansicht entlang der Linie IVB-IVB von4A . - Eine Gussform
900 , die als Druckgussform dient, wird ausgebildet, indem eine obere Gussform920 und eine untere Gussform910 aneinander ausgerichtet werden. Die Gussform900 enthält einen Aufnahmeraum940 , der an ein Ende eines Angussverteilers970 angeschlossen ist, der sich von einem Ausgleichsraum960 bzw. einem einen Angussstutzen ausbildenden Behältnis her erstreckt, der als ein Harzreservoir dient. - Die Halbleitervorrichtung
100 ist innerhalb des Aufnahmeraums940 der Gussform900 angeordnet. Die Halbleitervorrichtung100 wird durch die Fläche eines Halbleiterchips10 ausgebildet, der auf einer Seite eines Inselabschnitts20 eines IC-Trägers montiert ist, der an Leitungsabschnitte30 des IC-Trägers, die um den Halbleiterchip10 positioniert sind, über mehrere Bonddrähte40 , auch Golddrähte, angeschlossen ist. - Wie in
4B gezeigt, wird geschmolzenes Harz60 in einem Harztiegel950 in Richtung des Ausgleichsraums960 durch einen Druckkolben herausgepresst, fließt durch den Angussverteiler970 und wird durch einen Zugang980 in den Aufnahmeraum940 eingespritzt. Somit wird der Aufnahmeraum940 mit Harz60 gefüllt. Der Angussverteiler970 kann entlang der Flächen der Leitungsabschnitte30 des IC-Trägers ausgebildet werden, und das Harz60 fließt entlang der Leitungsabschnitte30 , die in dem Angussver teiler970 angeordnet sind, und wird durch den Zugang980 in den Aufnahmeraum940 eingespritzt. - Das Harz
60 , das in den Aufnahmeraum940 eingespritzt wurde, fließt dann entlang der Fläche (das heißt der Bondfläche) des Halbleiterchips10 . Wenn das passiert, fließt das Harz60 entlang der Anordnungsrichtung der Drähte40 , wie durch Pfeile in4A gezeigt. Demzufolge werden die Drähte40 , die mit dem Harz60 in Kontakt stehen, durch das Harz60 gedrückt und werden in Richtung der angrenzenden Drähte40 verschoben. Aus diesem Grund kontaktieren die Drähte40 einander und es entsteht ein Kurzschluss. - Insbesondere bei einer Halbleitervorrichtung, bei der der Mittenabstand der Zwischenräume zwischen den Drähten
40 kleiner gemacht wurde, wie in5A gezeigt, oder bei einer Halbleitervorrichtung, bei der die Anordnung der Drähte40 unregelmäßig ist, wie in5B gezeigt, gibt es relativ lange Drähte40 . Daher gibt es die Tendenz, dass die Abstände zwischen den Drähten klein werden, und es wird wahrscheinlich, dass ein Kurzschluss in Folge der sich kontaktierenden Drähte40 auftritt. - Um dieses Problem zu verhindern, wurden Verfahren vorgeschlagen, bei denen mehrere Zugänge und Angussverteiler, die sich von dem Harztiegel her erstrecken, angeordnet sind, um den Druck des geschmolzenen, fließenden Harzes zu verringern und die Einfülleffektivität zu verbessern, wobei die Deformation der Bonddrähte unterdrückt wird (zum Beispiel JP-A Nummern 2-297946 und 2000-58573).
- Zum Beispiel wird es möglich, wie in den
6A ,6B und6C gezeigt, unter Verwendung einer Gussform, die mit zwei Zugängen980 für einen Aufnahmeraum940 ausges tattet ist, die Fließgeschwindigkeit des Harzes60 , das durch den Aufnahmeraum940 fließt, um ungefähr die Hälfte zu verringern, ohne die Füllmenge im Vergleich zu einer Gussform mit nur einem Zugang zu ändern. Daher kann das Mitfließen des Drahtes beziehungsweise das Wegdrücken des Drahtes auf Grund des einfließenden Harzes verringert werden, und die resultierende Deformation des Drahtes und die damit verbundene Kurzschlussstörung zwischen den Drähten kann verringert werden. - Allerdings wird bei dieser Gussform mit mehreren Zugängen das Harz
60 in der durch die gepunkteten Linien in den6A ,6B und6C gezeigten Weise eingefüllt, und es wird wahrscheinlich, dass eine Lücke bzw. ein Hohlraum B auf Grund eines Luftzuflusses an der Zusammenflussstelle der Harzströme auftritt. - Wenn ein solcher Hohlraum B in dem Harz
60 vorhanden ist, sind bei der fertiggestellten mit Harz umgossenen Halbleitervorrichtung Brüche in dem Harz60 an den Stellen des Hohlraumes B wahrscheinlich, was die Zuverlässigkeit der Vorrichtung negativ beeinflusst. - Ferner ist der Angussverteiler
970 , wie in Verbindung mit den4A und4B gezeigt, entlang der Flächen der Leitungsabschnitte30 des IC-Trägers angeordnet, und das Harz fließt entlang der Leitungsabschnitte30 , die in dem Angussverteiler970 angeordnet sind, und wird durch den Zugang980 in den Aufnahmeraum940 eingespritzt. - Aus diesem Grund können, wie in
4B gezeigt, Harzgrate an den Seiten K1 und K2 verbleiben, die in der Nähe des Zugangs980 und des Angussverteilers970 der Leitungsabschnitte30 positioniert sind, nachdem die Gussform900 entfernt wurde. Solche Harzgrate können Staub und Fremdkörper anziehen und führen daher zu einem Ausfall der Leitungsabschnitte30 oder werden bei einem weiteren Prozess, wie zum Beispiel dem Ausformungsprozess ein Problem. - Angesichts der oben beschriebenen Probleme ist es Aufgabe der vorliegenden Erfindung einen geeigneten Mittelweg zwischen der Vermeidung von Hohlräumen in dem Harz und der Vermeidung von Kurzschlüssen zwischen den Bonddrähten in einer in Harz eingegossenen Halbleitervorrichtung zu schaffen.
- Um diese Aufgabe zu lösen, stellt ein erster Aspekt der Erfindung ein Verfahren zum Herstellen einer in Harz eingegossenen Halbleitervorrichtung bereit, bei dem eine durch Anordnen der Unterseitenfläche eines Halbleiterchips auf eine Seite eines Inselabschnitts eines IC-Trägers und durch Verbinden der Fläche des Halbleiterchips mit den Leitungsabschnitten des IC-Trägers, die um den Halbleiterchip angeordnet sind, mit mehreren Bonddrähten, ausgebildete Halbleitervorrichtung innerhalb eines Aufnahmeraums einer Druckgießform angeordnet ist, und Harz durch einen Zugang der Druckgießform in den Aufnahmeraum eingespritzt wird, um die Halbleitervorrichtung mit Harz in einem Zustand zu vergießen, in dem Abschnitte der Leitungsabschnitte freigelegt sind. Der Zugang der Druckgießform ist nur in einer Fläche bzw. an einer Seite des Aufnahmeraums angeordnet, die der Fläche bzw. der Bondfläche des Halbleiterchips gegenüberliegt. Das Harz wird durch den Zugang in Richtung der Fläche des Halbleiterchips eingespritzt.
- Gemäß dem ersten Aspekt der vorliegenden Erfindung wird es möglich das Harz in den Aufnahmeraum von oben auf die Fläche (das heißt die Bondfläche) des Halbleiterchips einzuspritzen, wodurch erreicht wird, dass das Harz fließt und so den Aufnahmeraum mit dem Harz auffüllt.
- Dadurch kann verhindert werden, dass die Drähte in die Richtung der angrenzenden Drähte verschoben werden, da das Harz in einer Richtung fließt, die im Wesentlichen orthogonal zu der Ausrichtung der mehreren Bonddrähte ist, die auf der Fläche des Halbleiterchips vorhanden sind. Aus diesem Grund können Kurzschlüsse auf Grund der Drahtverschiebung selbst dann verhindert werden, wenn das Harzgießen nicht unter Verwendung einer Druckgießform mit mehreren Zugängen durchgeführt wird, bei der einfach Hohlräume entstehen können.
- Ferner ist bei der Druckgießform der vorliegenden Erfindung, da der Zugang in der Fläche, die der Fläche des Halbleiterchips gegenüberliegt angeordnet ist, ein mit dem Zugang verbundener Angussverteiler, nicht entlang der Flächen der Leitungsabschnitte des IC-Trägers angeordnet. Aus diesem Grund ist es unwahrscheinlich, dass Harzgrate an den Leitungsabschnitten auftreten.
- Daher kann gemäß dieser Erfindung ein geeigneter Ausgleich zwischen der Vermeidung von Hohlräumen in dem Harz und der Vermeidung von Kurzschlüssen zwischen den Bonddrähten in einer mit Harz umgossenen Halbleitervorrichtung erreicht werden.
- Ein zweiter Aspekt der vorliegenden Erfindung stellt das Verfahren zur Herstellung einer mit Harz umgossenen Halbleitervorrichtung des ersten Aspektes bereit, wobei eine Halbleitervorrichtung, bei der eine Stützplatte bzw. Lagerplatte zum Verhindern, dass der Inselabschnitt durch den Druck des Harzes in die Einspritzrichtung des Harzes gebogen wird, wenn das Harz eingespritzt wird, an der anderen Seite des Inselabschnitts angeordnet ist, als die Halbleitervorrichtung verwendet wird.
- Wenn der Inselabschnitt durch den Druck des Harzes in die Einspritzrichtung des Harzes gedrückt und gebogen wird, wenn das Harz eingespritzt wird und von oberhalb der Fläche des Halbleiterchips zum Fließen gebracht wird, ändert sich die Positionsbeziehung zwischen dem Halbleiterchip und den Leitungsabschnitten beim Durchbiegen und die Bonddrähte, die den Halbleiterchip mit den Leitungsabschnitten verbinden, werden deformiert.
- Mit Bezug dazu wird gemäß der vorliegenden Erfindung das Biegen des Inselabschnittes durch die Stützplatte unterdrückt, die an der anderen Seite des Inselabschnittes angeordnet ist. Daher kann die Deformation der Drähte, die gleichzeitig mit dem Biegen bzw. Verbiegen auftritt, verhindert werden und demzufolge kann ein Brechen der Drähte verhindert werden.
- Ein dritter Aspekt der vorliegenden Erfindung stellt eine Druckgießform bereit, die bei einem Prozess verwendet wird, bei dem eine Halbleitervorrichtung, die durch Anordnung der Unterseitenfläche eines Halbleiterchips auf einer Seite des Inselabschnittes eines IC-Trägers und Verbinden der Fläche des Halbleiterchips mit den Leitungsabschnitten des IC-Trägers, die um den Halbleiterchip angeordnet sind, mit mehreren Bonddrähten, ausgebildet wird, mit Harz vergossen wird, um die Halbleitervorrichtung einzukapseln. Die Druckgießform enthält einen Aufnahmeraum, in dem die Halbleitervorrichtung angeordnet ist, und einen Zugang zum Einspritzen des Harzes in den Aufnahmeraum, wobei der Zugang nur in einer Fläche des Aufnahmeraums angeordnet ist, die der Fläche des Halbleiterchips gegenüberliegt, und das Harz durch den Zugang in Richtung der Fläche des Halbleiterchips eingespritzt wird.
- Gemäß dieser Erfindung kann eine Druckgießform, die bei dem Herstellungsverfahren der ersten und zweiten Aspekte geeignet verwendet werden kann, bereitgestellt werden.
- Ein vierter Aspekt der Erfindung stellt eine mit Harz eingegossene Halbleitervorrichtung bereit, wobei eine Halbleitervorrichtung, die durch Anordnen der Unterseitenfläche des Halbleiterchips auf einer Seite eines Inselabschnittes eines IC-Trägers und Verbinden der Fläche des Halbleiterchips mit den Leitungsabschnitten des IC-Trägers, die um den Halbleiterchip angeordnet sind, mit mehreren Bonddrähten, ausgebildet wird, mit Harz in einem Zustand eingegossen wird, in dem Abschnitte der Leitungsabschnitte freigelegt sind, wobei ein Einspritzkennzeichen bzw. eine Einspritzmarkierung des Harzes an einer Endfläche des Harzes angeordnet ist, die der Fläche des Halbleiterchips gegenüberliegt.
- Diese Erfindung kann durch das Herstellungsverfahren des ersten Aspektes geeignet hergestellt werden, und die Effekte davon sind die gleichen wie die der Erfindung des ersten Aspekts.
- Ein fünfter Aspekt der vorliegenden Erfindung stellt eine in Harz eingegossene Halbleitervorrichtung des vierten Aspekts bereit, wobei eine Stützplatte, die den Inselabschnitt stützt oder lagert, an einer anderen Seite des Inselabschnitts angeordnet ist.
- Diese Erfindung kann durch das Herstellungsverfahren des zweiten Aspektes geeignet hergestellt werden, und die Wirkungen davon sind die selben wie die der Erfindung des zweiten Aspekts.
- Obige Aufgabe, andere Merkmale und Vorteile der vorliegenden Erfindung werden durch die vorliegende detaillierte Beschreibung mit Bezug auf die beiliegende Zeichnungen klarer.
-
1A und1B sind Blockdiagramme einer in Harz eingegossenen Halbleitervorrichtung, die zu einer Ausführungsform der vorliegenden Erfindung gehört, wobei1A eine schematische Querschnittsansicht und1B eine schematische Draufsicht ist; -
2A und2B sind Blockdiagramme einer Gussform, die in einem Verfahren zu Herstellung der in Harz eingegossenen Halbleitervorrichtung verwendet wird, wobei2A eine schematische Querschnittsansicht der Gussform und2B eine schematische Draufsicht einer unteren Gussform der Gussform ist; -
3A und3B sind Blockdiagramme der bei dem Verfahren zur Herstellung der in Harz eingegossenen Halbleitervorrichtung verwendeten Gussform, wobei3A eine schematische Draufsicht einer mittleren Gussform der Gussform ist und3B eine schematische Draufsicht auf die obere Gussform der Gussform ist; -
4A und4B sind Blockdiagramme zum Beschreiben eines Harzgießprozesses des Standes der Technik, wobei4A eine schematische Draufsicht ist, bei einem Zustand, in dem eine Halbleitervorrichtung in einer unteren Gussform angeordnet ist, und4B eine schematische Querschnittsansicht entlang der Linie IVB-IVB der4A ist; -
5A ist eine Draufsicht, die eine Halbleitervorrichtung zeigt, bei der der Mittenabstand der Abstände zwischen den Bonddrähten kleiner gemacht wurde und die -
5B ist eine Draufsicht, die eine Halbleitervorrichtung zeigt, bei der die Anordnung der Bonddrähte unregelmäßig ist; und -
6A ,6B und6C sind erläuternde Diagramme, die schematisch den Fluss des Harzes bei einer Gussform mit mehreren Zugängen zeigen. - Die vorliegende Erfindung wird nachstehend auf Basis einer in den Zeichnungen gezeigten Ausführungsform beschrieben.
1A und1B sind Blockdiagramme einer in Harz eingegossenen Halbleitervorrichtung200 , die zu einer bevorzugten Ausführungsform der Erfindung gehört.1A ist eine schematische Querschnittsansicht einer in Harz eingegossenen Halbleitervorrichtung200 und1B ist eine schematische Draufsicht auf eine in Harz eingegossenen Halbleitervorrichtung200 , wie sie oben gesehen werden kann. Es sollte beachtet werden, dass1B eine Ansicht ist, wie sie durch das Harz60 gesehen werden könnte. - In dieser mit Harz eingegossenen Halbleitervorrichtung
200 sind Bauteile mit Ausnahme des Harzes60 als eine Halbleitervorrichtung100 aufgebaut. Bei der Halbleitervorrichtung100 wird eine Unterseitenfläche eines Halbleiterchips10 auf eine Seite eines Inselabschnittes20 eines IC-Trägers montiert. Die Halbleitervorrichtung100 kann eine in Harz eingegossene Halbleitervorrichtung sein, bei der ein Halbleiterchip auf einen IC-Träger montiert wird, und der Halbleiterchip und der IC-Träger werden durch Bonddrähte verbunden, wie zum Beispiel ein flaches rechteckiges Chipgehäuse (QFP) oder ein kleines Gehäuse (SOP). - Ein herkömmlicher IC-Chip, der Elemente wie zum Beispiel Transistoren aufweist, die auf dem Halbleiterchip ausgebildet sind, kann für den Halbleiterchip
10 verwendet werden. Hier wird die Unterseite des Halbleiterchips10 an eine Seite des Inselabschnitts20 über einen Klebstoff wie zum Beispiel eine Chippaste bzw. die paste befestigt. - Leitungsabschnitte
30 eines IC-Trägers werden um die Peripherie des Halbleiterchips10 und dem Inselabschnitt20 angeordnet. Hier sind die Leitungsabschnitte30 mehrfach um die Peripherie der Endflächenseiten des flachen Halbleiterchips10 angeordnet. Ein gemeinsamer IC-Träger, wie zum Beispiel ein IC-Träger, bei dem der Inselabschnitt20 und die Leitungsabschnitte30 durch Stanzen und Ätzen eines Blechmaterials mit Kupfer, einer Kupferlegierung oder einer Legierung mit Nickel ausgebildet ist, kann als der IC-Träger verwendet werden. - Die Fläche des Halbleiterchips
10 und die Leitungsabschnitte30 , die um den Halbleiterchip10 angeordnet sind, sind über mehrere Bonddrähte40 verbunden. Herkömmliche Bonddrähte, wie zum Beispiel Bonddrähte, die durch Drahtbonden eines Drahtmaterials umfassend Gold oder Aluminium ausgebildet werden, können als die Bonddrähte40 verwendet werden. - Eine Wärmesenke
50 ist an der anderen Seite des Inselabschnitts20 des IC-Trägers angeordnet. Die Wärmesenke50 ist ein Plattenmaterial aus einem Material mit exzellenter Wärmeleitfähigkeit, wie zum Beispiel Kupfer oder Molybdän, und die Wärmesenke50 und der Inselabschnitt20 sind aneinander durch Verstemmen oder Kleben befestigt. - Obwohl die Wärmesenke
50 vorzugsweise nicht einen Abschnitt der Halbleitervorrichtung100 bildet, ist die Halbleitervorrichtung100 der vorliegenden Ausführungs form vorzugsweise mit der Wärmesenke50 versehen. Auf Grund der Wärmesenke50 wird durch den Halbleiterchip10 erzeugte Wärme abgeleitet. Auch ist die Wärmesenke50 als eine Stützplatte ausgelegt, die den Inselabschnitt20 stützen kann. - Die Halbleitervorrichtung
100 wird eingegossen, um mit dem Harz60 in einem Zustand eingegossen zu sein, in dem Abschnitte der Leitungsabschnitte30 freigelegt sind. Hier sind die Abschnitte der Leitungsabschnitte30 , die innerhalb des Harzes60 positioniert sind, innere Leiter und Abschnitte der Leitungsabschnitte30 , die außerhalb des Harzes60 positioniert sind, sind äußere Leiter. - Es sollte beachtet werden, dass in der vorliegenden Ausführungsform die Unterseitenfläche der Wärmesenke
50 vom Harz60 freigelegt ist, um die Wärmeableitung weiter zu verbessern. Allerdings muss die Wärmesenke50 nicht vom Harz60 freigelegt sein und kann ebenso mit dem Harz60 bedeckt sein. - Ein bekanntes Gussharz kann als das Harz
60 verwendet werden. Beispiele für Harze60 , die verwendet werden, sind Epoxidharz mit einem Cresol-Novolac-Stützgewebe und ein Epoxidharz mit einem Biphenyl-Stützgewebe. - Die mit Harz eingegossene Halbleitervorrichtung
200 wird durch Anordnung der Halbleitervorrichtung100 im Inneren eines Aufnahmeraums in einer Druckgießform und Einspritzen von Harz in den Aufnahmeraum durch einen Zugang in die Druckgießform hergestellt, um dadurch die Halbleitervorrichtung100 mit Harz einzugießen. - Wie in den
1A und1B gezeigt, ist eine Einspritzmarkierung62 des Harzes60 an einer Endfläche61 des Harzes60 vorhanden, die dem Halbleiterchip10 gege nüberliegt (das heißt einer Bondfläche des Halbleiterchips10 gegenüberliegt). - Die Einspritzmarkierung
62 ist an einer Position entsprechend dem Zugang in die Druckgießform ausgebildet. Die Einspritzmarkierung62 ist eine Markierung, die als ein Grat bleibt, wenn die in Harz eingegossene Halbleitervorrichtung200 aus der Druckgießform entfernt wird, nachdem die Halbleitervorrichtung100 mit dem Harz60 eingegossen wurde. - Als Nächstes wird ein Verfahren zur Herstellung der mit Harz eingegossenen Halbleitervorrichtung
200 mit Bezug auf die2A ,2B ,3A und3B beschrieben. - Die
2A ,2B ,3A und3B sind Diagramme, die den Aufbau einer Gussform300 zeigen, die als eine Druckgießform dient, die in dem Verfahren zur Herstellung der in Harz eingegossenen Halbleitervorrichtung200 verwendet wird. Die Gussform300 enthält eine untere Gussform310 , eine mittlere Gussform320 und eine obere Gussform330 , die aufeinander gestapelt und aneinander ausgerichtet sind. -
2A ist eine schematische Querschnittsansicht der Gussform300 und2B ist eine schematische Draufsicht auf die untere Gussform310 der Gussform300 .2B zeigt einen Zustand, in dem die Halbleitervorrichtung100 in der unteren Gussform310 angeordnet wurde.3A ist eine schematische Draufsicht auf die mittlere Gussform320 , und3B ist eine schematische Draufsicht auf die obere Gussform330 . - Der in
2A gezeigte Querschnitt entspricht einem Querschnitt entlang der Linie IIA-IIA von den2B ,3A und3B . Um die Positionsbeziehung zwischen den Bauele menten zu zeigen werden ein Harztiegel350 und Zugänge380 , die nicht in der oberen Gussform330 ausgebildet sind, durch gestrichelte Linien in der3B angezeigt. - Zunächst wird der Aufbau der Gussform
300 mit Bezug auf die2A ,2B ,3A und3B beschrieben. Die untere Gussform310 , die mittlere Gussform320 und die obere Gussform330 der Gussform300 werden spanabhebend ausgebildet. Die drei Gussformen310 ,320 und330 können aneinander ausgerichtet werden. - Die Aufnahmeräume
340 werden durch ausgesparte Abschnitte ausgebildet, die in der unteren Gussform310 und der mittleren Gussform320 ausgebildet sind. Zwei Aufnahmeräume340 sind hier gezeigt, aber in Wirklichkeit sind mehrere Aufnahmeräume340 ausgebildet, da zahlreiche Halbleitervorrichtungen100 , die durch mehrere IC-Träger ausgebildet sind, zur gleichen Zeit mit Harz eingegossen werden. - Ähnlich dem bekannten Spritzpressverfahren wird das Harz
60 , das von einem Harztiegel350 eingespritzt und weich gemacht wurde, unter Druck gesetzt und zu einem Ausgleichsraum360 gefördert. Es fließt dann durch einen Angussverteiler370 und wird durch die Zugänge380 in die Aufnahmeräume340 eingespritzt. - In der Gussform
300 der vorliegenden Ausführungsform ist ein Zugang380 für einen Aufnahmeraum340 angeordnet. Die Zugänge380 sind in den Flächen381 (bzw. auf den Seiten) der Aufnahmeräume340 angeordnet, die den Flächen (Bondflächen) des Halbleiterchips10 gegenüberliegen, und das Harz60 wird durch die Zugänge380 in Richtung der Flächen der Halbleiterchips10 eingespritzt. - Insbesondere werden in der vorliegenden Ausführungsform die Zugänge
380 als konische Öffnungen ausgelegt, die die mittlere Gussform320 von der Angussverteilerseite aus in Richtung der Aufnahmeraumseite durchdringen, und in Richtung der Aufnahmeraumseite enger werden. Der Angussverteiler370 ist in der oberen Gussform330 ausgebildet, um die Zugänge380 zu verbinden. - Die mit Harz eingegossene Halbleitervorrichtung
200 der vorliegenden Ausführungsform wird durch folgendes Vorgehen unter Verwendung der Gussform300 erzeugt. - Zunächst wird ein IC-Träger vorbereitet. Obwohl nicht dargestellt ist es ein IC-Träger, der einen Inselabschnitt
20 und Leitungsabschnitte30 aufweist, die durch einen Rahmenabschnitt des IC-Trägers oder Verbindungsstangen miteinander verbunden sind. Dann wird die Wärmesenke50 auf dem Inselabschnitt20 des IC-Trägers durch Verstemmen oder aneinander Kleben befestigt. - Als Nächstes wird die Unterseitenfläche des Halbleiterchips
10 auf den Inselabschnitt20 des IC-Trägers befestigt und die Fläche des Halbleiterchips10 wird über die Bonddrähte40 and die Leitungsabschnitte30 des IC-Trägers mittels Drahtbonden angeschlossen. Somit ist die Halbleitervorrichtung100 fertiggestellt. - Als Nächstes wird, wie in
2B gezeigt, die Halbleitervorrichtung100 in der unteren Gussform310 angeordnet. Dann werden, wie in2A gezeigt, die untere Gussform310 , die mittlere320 und die obere Gussform330 ausgerichtet und geschlossen. Auf diese Weise ist die Halbleitervorrichtung100 innerhalb des Aufnahmeraums340 der Gussform300 angeordnet. - Dann wird, wie in
2A gezeigt, der Harzgießprozess durchgeführt. Durch Anordnung eines Heizers um die äußere Peripherie der Gussform300 , wird die Gussform300 auf eine Temperatur größer gleich der Schmelztemperatur des Harzes60 erhitzt. - Als Nächstes wird das geschmolzene Harz
60 durch einen Druckkolben390 von dem Harztiegel350 unter Druck gesetzt, um das Harz in den Ausgleichsraum360 zu fördern. Von hier wird das Harz60 in die Aufnahmeräume340 über den Angussverteiler370 und die Zugänge380 eingespritzt. Somit wird das Harz60 in die Aufnahmeräume340 von oberhalb der Bondflächen der Halbleiterchips10 eingespritzt und fließt, um die Aufnahmeräume340 zu füllen. - Dann, nachdem das Füllen der Aufnahmeräume
340 mit dem Harz60 beendet ist, und das Harz60 ausgehärtet ist, werden die Halbleitervorrichtungen100 von der Gussform300 entfernt. Unmittelbar nach dem Aushärten des Harzes60 sind das Harz60 , das das Innere der Zugänge380 füllt und das Harz60 , das das Innere der Aufnahmeräume340 füllt, miteinander verbunden, aber das Harz60 bricht an den Grenzen zwischen den Zugängen380 und den Aufnahmeräumen340 , wenn die Gussform300 entfernt wird. - Somit wird die in
1A und1B gezeigte Einspritzmarkierung62 in dem Harz60 ausgebildet. Danach wird die in Harz eingegossene Halbleitervorrichtung200 , die in den1A und1B gezeigt ist, mittels Durchführen der Prozesse wie Trennen des Rahmenabschnitts des IC-Trägers und der Verbindungsstangen und das Ausformen beendet. - Bei vorliegender Ausführungsform wurde eine Gussform, bei der die Zugänge
380 in der Fläche381 der Aufnahmeräume340 angeordnet sind, die den Flächen der Halblei terchips10 gegenüberliegen, und das Harz60 durch die Zugänge380 in Richtung der Flächen der Halbleiterchips10 eingespritzt wurde, als die Gussform300 verwendet. - Somit wird es, wie oben beschrieben, möglich das Harz
60 in die Aufnahmeräume340 von oberhalb der Flächen (das heißt von Oberhalb der Bondflächen) der Halbleiterchips10 einzuspritzen, wodurch bewirkt wird, dass das Harz60 fließt und die Aufnahmeräume340 mit dem Harz60 aufgefüllt werden. - Dadurch kann verhindert werden, dass die Drähte
40 in die Richtung der angrenzenden Drähte40 verschoben werden, da das fließende Harz60 in eine Richtung im Wesentlichen senkrecht zu der Anordnungsrichtung der mehreren Bonddrähte40 fließt, die auf den Flächen der Halbleiterchips10 vorhanden sind. Aus diesem Grund können Kurzschlüsse, die von dem Verschieben der Drähte herrühren, selbst dann verhindert werden, wenn ein Gießen mit Harz nicht unter Verwendung einer Druckgießform durchgeführt wird, die mehrere Zugänge aufweist und bei der Hohlräume erzeugt werden. - Auch sind in der Gussform
300 der vorliegenden Ausführungsform, da die Zugänge380 in der Fläche angeordnet sind, die der Fläche der Halbleiterchips10 gegenüberliegen, der Angussverteiler370 , der die Zugänge380 verbindet, nicht entlang der Flächen der Leitungsabschnitte30 des IC-Trägers angeordnet, wie im Stand der Technik. Aus diesem Grund wird verhindert, dass Harzgrate sich an den Leitungsabschnitten30 bilden. - Ferner ist, obwohl die Einspritzmarkierung
62 des Harzes60 an der Endfläche61 des Harzes60 vorhanden ist, die der Fläche des Halbleiterchips10 gegenüberliegt, ein Aussparungsabschnitt63 in der Endfläche61 angeordnet, wie in1A gezeigt, und das obere der Einspritzmarkierung62 wird niedriger gemacht als die Endfläche61 , wobei das spätere Prozesse nicht merklich beeinflusst, selbst wenn die Einspritzmarkierung62 an solch einer Position vorhanden ist. - Somit ist es gemäß der vorliegenden Ausführungsform möglich eine geeignete Balance zwischen dem Verhindern der Hohlräume in dem Harz
60 und dem Verhindern von Kurzschlüssen zwischen den Bonddrähten40 in der mit Harz umgossenen Halbleitervorrichtung200 zu schaffen. - Auch enthält in der vorliegenden Ausführungsform die Halbleitervorrichtung
100 vorzugsweise die Wärmesenke50 , die als eine Stützplatte dient, die den Inselabschnitt20 stützt, der an der anderen Seite des Inselabschnitts20 des IC-Trägers angeordnet ist. - Im Allgemeinen besteht die Möglichkeit, da der IC-Träger eine dünne, flache Form aufweist, dass der Inselabschnitt
20 unter Druck gesetzt und durch den Druck des Harzes60 in die Einspritzrichtung des Harzes60 gebogen wird, wenn das Harz60 eingespritzt wird und von oben auf die Fläche des Halbleiterchips10 fließt. Wenn der Inselabschnitt20 sich auf diese Weise biegt, ändert sich die Positionsbeziehung zwischen dem Halbleiterchip10 und den Leitungsabschnitten30 zusammen mit dem Biegen und die Bonddrähte40 , die den Halbleiterchip10 mit den Leitungsabschnitten30 verbinden, werden deformiert. - Deshalb ist die Wärmesenke
50 , die als Stützplatte50 dient, auf der anderen Seite des Inselabschnitts20 angeordnet, so dass das Durchbiegen des Inselabschnitts20 durch die Wärmesenke50 verhindert wird. Somit kann die Deformation der Drähte40 beim Biegen verhindert werden und dem zu Folge auch das Brechen der Drähte40 . - Es sollte beachtet werden, dass statt der Wärmesenke
50 auch ein anderes Material, wie zum Beispiel ein Metall, das härter als der Inselabschnitt20 des IC-Trägers ist, als die Stützplatte verwendet werden kann. Auch kann eine Halbleitervorrichtung, die nicht mit der Stützplatte angeordnet ist, verwendet werden. - Zusammenfassend lässt sich die Erfindung wie folgt wiedergeben. Bei einem Verfahren zur Herstellung einer in Harz eingegossenen Halbleitervorrichtung (
200 ) ist eine Halbleitervorrichtung (100 ) im Inneren eines Aufnahmeraums (340 ) einer Gussform (300 ) angeordnet, und Harz (50 ) wird durch einen Zugang (380 ) der Gussform (300 ) in den Aufnahmeraum (340 ) eingespritzt, um die Halbleitervorrichtung (100 ) mit dem Harz (60 ) in einem Zustand einzugießen, bei dem Abschnitte der Leitungsabschnitte (30 ) freigelegt sind. Der Zugang (380 ) ist nur an einer Seite des Aufnahmeraums (340 ) angeordnet, der der Bondfläche des Halbleiterchips (10 ) gegenüberliegt. Das Harz (60 ) wird durch den Zugang (380 ) in Richtung der Bondfläche des Halbleiterchips (10 ) eingespritzt. - Die Beschreibung der Erfindung ist lediglich beispielhaft und somit können Abänderungen, die nicht den Grundgedanken der Erfindung verlassen, als innerhalb des Schutzbereiches der Erfindung erachtet werden. Solche Änderungen werden nicht als Abweichung vom Wesen und Bereich der Erfindung erachtet.
Claims (8)
- Ein Verfahren mit dem eine Halbleitervorrichtung (
100 ) mit Harz eingegossen wird, die durch Anordnen der Unterseitenfläche eines Halbleiterchips (10 ) auf einer Seite eines Inselabschnitts (20 ) eines IC-Trägers und Verbinden der Fläche des Halbleiterchips (10 ) mit den Leitungsabschnitten (30 ) des IC-Trägers, die um den Halbleiterchip (10 ) angeordnet sind, mit mehreren Bonddrähten (40 ), ausgebildet ist, wobei das Verfahren umfasst: Anordnen des Halbleiterchips (10 ) innerhalb eines Aufnahmeraums (340 ) einer Druckgießform (300 ) und Einspritzen von Harz (60 ) durch einen Zugang (380 ) der Druckgießform, (300 ) in den Aufnahmeraum (340 ), um die Halbleitervorrichtung (100 ) mit dem Harz (60 ) in einem Zustand einzugießen, in dem die Abschnitte der Leitungsabschnitte (30 ) freigelegt sind, dadurch gekennzeichnet, dass der Zugang (380 ) der Druckgießform (300 ) nur in einer Fläche (381 ) des Aufnahmeraums (340 ) angeordnet ist, die der Fläche des Halbleiterchips (10 ) gegenüber liegt, und das Harz (60 ) durch den Zugang (380 ) in Richtung der Fläche des Halbleiterchips (100 ) eingespritzt wird. - Das Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleitervorrichtung (
10 ) eine Stützplatte (50 ) an der anderen Seite des Inselabschnitts (20 ) enthält, wobei die Stützplatte (50 ) im Wesentlichen verhindert, dass der Inselabschnitt (20 ) durch den Druck des Harzes (60 ) in die Einspritzrichtung des Harzes (60 ) während des Einspritzens gebogen wird. - Das Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Harz (
60 ) durch den Zugang (380 ) in Richtung der Fläche des Halbleiterchips (10 ) in eine Richtung eingespritzt wird, die im Wesentlichen orthogonal zu der Fläche des Halbleiterchips (10 ) ist. - Eine Druckgießform (
300 ) zum mit Harz Eingießen einer Halbleitervorrichtung (100 ) mit einem Harz (60 ), um die Halbleitervorrichtung (100 ) einzukapseln, wobei die Halbleitervorrichtung (100 ) durch Anordnen der Unterseitenfläche des Halbleiterchips (10 ) auf einer Seite eines Inselabschnitts (20 ) eines IC-Trägers und durch Verbinden der Fläche des Halbleiterchips (10 ) mit den Leitungsabschnitte (30 ) des IC-Trägers ausgebildet wird, die um den Halbleiterchip (10 ) mit mehreren Bonddrähten (40 ) angeordnet sind, wobei die Druckgießform umfasst: einen Aufnahmeraum (340 ), in dem die Halbleitervorrichtung (10 ) angeordnet ist; und einen Zugang (380 ) zum Einspritzen des Harzes (60 ) in den Aufnahmeraum (340 ), dadurch gekennzeichnet, dass der Zugang (380 ) nur in einer Fläche (381 ) des Aufnahmeraums (340 ) angeordnet ist, um der Fläche des Halbleiterchips (10 ) gegenüberzuliegen, so dass das Harz (60 ) durch den Zugang (380 ) in Richtung der Fläche des Halbleiterchips (10 ) eingespritzt wird. - Die Druckgießform nach Anspruch 4, dadurch gekennzeichnet, dass der Zugang (
380 ) so angeordnet ist, dass das Harz (60 ) durch den Zugang (380 ) in Richtung der Fläche des Halbleiterchips (10 ) in eine Richtung eingespritzt wird, die im Wesentlichen orthogonal zu der Fläche des Halbleiterchips (10 ) ist. - Eine in Harz eingegossene Halbleitervorrichtung (
200 ), bei der eine Halbleitervorrichtung (100 ) durch Anordnen einer Unterseitenfläche eines Halbleiterchips (10 ) auf einer Seite eines Inselabschnitts (20 ) eines IC-Trägers und Verbinden der Fläche des Halbleiterchips (10 ) mit den Leitungsabschnitten (30 ) des IC-Trägers mit mehreren Bonddrähten (40 ) ausgebildet wird, die um den Halbleiterchip (10 ) angeordnet sind, mit Harz (60 ) in einem Zustand vergossen wird, in dem Abschnitte der Leitungsabschnitte (30 ) freigelegt sind, wobei die in Harz eingegossene Halbleitervorrichtung (200 ) umfasst: eine Einspritzmarkierung (62 ) des Harzes (60 ), die an einer Endfläche (61 ) des Harzes positioniert ist, die der Fläche des Halbleiterchips (10 ) gegenüberliegt. - Die in Harz eingegossene Halbleitervorrichtung (
200 ) nach Anspruch 6, ferner mit einer Stützplatte (50 ) zum Stützen des Inselabschnitts (20 ), die an der anderen Seite des Inselabschnitts (20 ) angeordnet ist. - Die in Harz eingegossene Halbleitervorrichtung (
200 ) nach Anspruch 6, ferner mit einem ausgespartem Abschnitt (63 ), der in der Endfläche (61 ) des Harzes (60 ) angeordnet ist, wobei das Obere der Einspritzmarkierung (62 ) niedriger als die Endfläche (61 ) ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003-103862 | 2003-04-08 | ||
JP2003103862A JP4039298B2 (ja) | 2003-04-08 | 2003-04-08 | 樹脂封止型半導体装置およびその製造方法ならびに成形型 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004017197A1 true DE102004017197A1 (de) | 2004-10-28 |
Family
ID=33095330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004017197A Ceased DE102004017197A1 (de) | 2003-04-08 | 2004-04-07 | Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040203194A1 (de) |
JP (1) | JP4039298B2 (de) |
KR (1) | KR100591718B1 (de) |
CN (1) | CN1299341C (de) |
DE (1) | DE102004017197A1 (de) |
TW (1) | TWI244706B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243146A (ja) * | 2006-02-09 | 2007-09-20 | Sharp Corp | 半導体装置の製造方法、および、半導体装置の製造装置 |
JP4741383B2 (ja) * | 2006-02-17 | 2011-08-03 | 富士通セミコンダクター株式会社 | 電子部品の樹脂封止方法 |
EP2269800B1 (de) * | 2008-03-28 | 2013-08-14 | Konica Minolta Opto, Inc. | Spritzgiessverfahren und spritzgiessmatrize |
JP5251791B2 (ja) * | 2009-08-31 | 2013-07-31 | 株式会社デンソー | 樹脂封止型半導体装置およびその製造方法 |
US9070679B2 (en) | 2009-11-24 | 2015-06-30 | Marvell World Trade Ltd. | Semiconductor package with a semiconductor die embedded within substrates |
TWI445139B (zh) * | 2010-06-11 | 2014-07-11 | Advanced Semiconductor Eng | 晶片封裝結構、晶片封裝模具與晶片封裝製程 |
CN103503228B (zh) | 2012-02-28 | 2016-04-06 | 株式会社村田制作所 | 高频模块 |
JP2014036119A (ja) * | 2012-08-09 | 2014-02-24 | Apic Yamada Corp | 樹脂モールド装置 |
KR101432380B1 (ko) * | 2012-11-23 | 2014-08-20 | 삼성전기주식회사 | 전력반도체용 모듈 |
DE102018122515B4 (de) * | 2018-09-14 | 2020-03-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur |
CN113276359B (zh) * | 2020-02-19 | 2022-11-08 | 长鑫存储技术有限公司 | 注塑模具及注塑方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2598258B1 (fr) * | 1986-04-30 | 1988-10-07 | Aix Les Bains Composants | Procede d'encapsulation de circuits integres. |
US5417905A (en) * | 1989-05-26 | 1995-05-23 | Esec (Far East) Limited | Method of making a card having decorations on both faces |
JP2748592B2 (ja) * | 1989-09-18 | 1998-05-06 | セイコーエプソン株式会社 | 半導体装置の製造方法および半導体封止用成形金型 |
JP2778608B2 (ja) * | 1992-02-10 | 1998-07-23 | 日本電気株式会社 | 樹脂モールド型半導体装置の製造方法 |
CN1272837C (zh) * | 1996-10-17 | 2006-08-30 | 精工爱普生株式会社 | 半导体器件和电路基板 |
CN1143371C (zh) * | 1996-12-26 | 2004-03-24 | 株式会社日立制作所 | 模制塑料型半导体器件及其制造工艺 |
US6001672A (en) * | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
JP2000077444A (ja) * | 1998-08-31 | 2000-03-14 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP3602422B2 (ja) * | 2000-09-07 | 2004-12-15 | Necセミコンダクターズ九州株式会社 | 樹脂封止装置 |
CA2350747C (en) * | 2001-06-15 | 2005-08-16 | Ibm Canada Limited-Ibm Canada Limitee | Improved transfer molding of integrated circuit packages |
-
2003
- 2003-04-08 JP JP2003103862A patent/JP4039298B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-01 US US10/814,180 patent/US20040203194A1/en not_active Abandoned
- 2004-04-06 TW TW093109501A patent/TWI244706B/zh not_active IP Right Cessation
- 2004-04-07 DE DE102004017197A patent/DE102004017197A1/de not_active Ceased
- 2004-04-07 KR KR1020040023850A patent/KR100591718B1/ko not_active IP Right Cessation
- 2004-04-08 CN CNB2004100325245A patent/CN1299341C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004311748A (ja) | 2004-11-04 |
JP4039298B2 (ja) | 2008-01-30 |
CN1299341C (zh) | 2007-02-07 |
TW200501282A (en) | 2005-01-01 |
TWI244706B (en) | 2005-12-01 |
US20040203194A1 (en) | 2004-10-14 |
CN1536633A (zh) | 2004-10-13 |
KR100591718B1 (ko) | 2006-06-22 |
KR20040087924A (ko) | 2004-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19708002B4 (de) | Anschlußrahmen für Halbleiterbauelement | |
DE69918038T2 (de) | Ein mit Kunststoff umhülltes elektronisches Bauelement | |
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE102008061636B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2931449C2 (de) | ||
DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102016108060B4 (de) | Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung | |
DE19733702B4 (de) | Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses | |
DE10101948B4 (de) | Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein | |
DE69534483T2 (de) | Leiterrahmen und Halbleiterbauelement | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
DE102010000199B4 (de) | Einkapselungsverfahren | |
DE19650148A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE112014007140B4 (de) | Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE112018001998B4 (de) | Basismaterial, formpackung, die dasselbe verwendet, basismaterialherstellungsverfahren und formpackungsherstellungsverfahren | |
DE10062542A1 (de) | Flipchip in einer gegossenen Verkapselung mit Anschlüssen und Verfahren zu dessen Herstellung | |
DE10229692A1 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10295972T5 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19817128A1 (de) | Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE102005049575A1 (de) | Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode | |
DE102004017197A1 (de) | Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |
Effective date: 20130618 |