KR101432380B1 - 전력반도체용 모듈 - Google Patents

전력반도체용 모듈 Download PDF

Info

Publication number
KR101432380B1
KR101432380B1 KR1020120133837A KR20120133837A KR101432380B1 KR 101432380 B1 KR101432380 B1 KR 101432380B1 KR 1020120133837 A KR1020120133837 A KR 1020120133837A KR 20120133837 A KR20120133837 A KR 20120133837A KR 101432380 B1 KR101432380 B1 KR 101432380B1
Authority
KR
South Korea
Prior art keywords
gel
case
gel injection
circuit
semiconductor chip
Prior art date
Application number
KR1020120133837A
Other languages
English (en)
Other versions
KR20140066515A (ko
Inventor
김진수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120133837A priority Critical patent/KR101432380B1/ko
Publication of KR20140066515A publication Critical patent/KR20140066515A/ko
Application granted granted Critical
Publication of KR101432380B1 publication Critical patent/KR101432380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 전력반도체용 모듈에 관한 것으로, 상기 전력반도체용 모듈은 기판상에 하나 이상의 반도체칩이 실장된 회로부; 상기 회로부를 둘러싸도록 형성되며 하나 이상의 겔 주입구가 형성된 케이스; 및 각각의 겔 주입구로부터 상기 케이스의 내부로 경사지도록 연장되어 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단을 포함하여 구성되며, 상기 하나 이상의 가이딩 수단에 의해 겔(gel) 주입 속도 감소를 극대화되어 겔 주입시 충격에 의한 손상, 기포발생, 그리고 와이어의 스위핑(Wire Sweeping) 및 새깅(Sagging) 현상을 줄여 최종 제품의 절연 유지가 가능하고 이에 따라 제품의 신뢰성이 향상될 수 있다.`

Description

전력반도체용 모듈{MODULE FOR POWER SEMICONDUCTOR}
본 발명은 전력반도체용 모듈에 관한 것이다.
저용량의 인버터 및 서보 드라이버와 같은 전력용 전자 산업이 발전함에 따라서 무게가 가볍고, 크기가 작고, 비용이 저렴하며, 그리고 성능이 높은 전력용 시스템에 대한 요구가 증대되고 있다.
이와 같은 추세에 맞추어서, 최근에는 다양한 전력반도체용 모듈의 반도체칩들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력반도체용 모듈의 반도체칩들을 제어하기 위한 제어 회로 부품들도 하나의 패키지에 포함시키는 인텔리전트(intelligent) 전력반도체용 모듈이 각광받고 있다.
이와 같은 전력반도체용 모듈은, 모든 구성 요소들이 절연성 금속 기판위에 접착되어 있고, 본딩 와이어에 의해 상호 전기적으로 연결된 구조를 갖는다.
하기의 선행기술문헌에 기재된 특허문헌에서는 고전력 반도체용 모듈의 겔 주입시 케이스의 위쪽에서 반도체칩이 위치하는 기판까지 또는 케이스에 구비된 주입구를 통해서 수직으로 공급되도록 되어 있다.
이러한 구조에서는 겔의 유량과 속도가 큰 경우에는 기판에 겔이 부딪치는 순간 기포의 발생 우려와 와이어의 변형, 즉 와이어가 옆으로 밀려나는 스위핑(sweeping) 현상과 아래로 눌려지는 새깅(sagging) 현상의 우려가 크다.
특히 반도체칩의 상부를 직하하는 경우에는 반도체칩에 대한 충격 또한 발생할 우려가 있다.
국내특허공개 공보 2004-0079064호
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 전력반도체용 모듈의 몰딩시 사용되는 겔(gel) 형태의 절연물질의 충진 과정에서 겔 주입 속도 감소시킴으로써 충격에 의한 손상, 기포 발생, 그리고 와이어의 스위핑(sweeping) 및 새깅(sagging) 등의 발생을 최소화시키며 제품 사용시 발생할 수 있는 절연파괴 등의 번트(burnt) 불량율 감소를 가지는 전력반도체용 모듈에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 전력반도체용 모듈은, 기판상에 하나 이상의 반도체칩이 실장된 회로부; 상기 회로부를 둘러싸도록 형성되며 하나 이상의 겔 주입구가 형성된 케이스; 및 각각의 겔 주입구로부터 상기 케이스의 내부로 경사지도록 연장되어 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단을 포함하여 구성된다.
또한, 본 발명의 일 실시 예에 따른 전력반도체용 모듈은, 상기 각각의 겔 주입구를 통해 주입된 상기 겔이 상기 회로부를 덮도록 상기 케이스의 내부에 충진되어 형성된 몰딩부를 더 포함할 수 있다.
여기서, 상기 겔은 에폭시, 실리콘 및 PVC 중 어느 하나일 수 있다.
또한, 본 발명의 일 실시 예에 따른 전력반도체용 모듈은, 상기 회로부의 하부에 설치되며, 상기 하나 이상의 반도체칩으로부터 발생되는 열을 흡수하여 방출하는 방열수단을 더 포함할 수 있다.
여기서, 상기 방열수단은 히트 싱크, 방열 기판 및 방열 패드 중 어느 하나일 수 있다.
또한, 상기 회로부는, 상기 하나 이상의 반도체칩이 실장된 하나 이상의 단위회로기판; 해당 반도체칩들 간 또는 해당 반도체칩과 해당 하나 이상의 반도체칩 간 또는 상기 하나 이상이 반도체해당 반도체칩과 해당 단위회로기판 간을 전기적으로 연결하는 하나 이상의 와이어; 및 상기 하나 이상의 단위회로기판 하부에 설치되어 상기 케이스와 밀봉되는 하부기판으로 이루어질 수 있다.
또한, 상기 회로부는, 일단이 상기 케이스에 삽입되어 해당 단위회로기판에 연결되고 타단이 상기 케이스의 상부 방향으로 관통하여 돌출된 하나 이상의 리드 단자를 더 포함할 수 있다.
여기서, 상기 하나 이상의 리드 단자는 구리(Cu)로 이루어지며, 니켈(Ni)로 도금될 수 있다.
또한, 상기 하나 이상의 와이어는 금(Au) 및 알루미늄(Al) 중 어느 하나일 수 있다.
또한, 상기 케이스는 플라스틱으로 이루어질 수 있다.
또한, 상기 하나 이상의 가이딩 수단 각각은, 일단이 해당 겔 주입구에 연결되어 상기 케이스의 내부로 소정 경사각과 길이를 가지고 경사지도록 연장된 경사부; 및 상기 경사부와 일체로 형성되어 타단이 소정 높이로 위로 구부러지도록 형성된 오목부로 이루어질 수 있다.
또한, 상기 경사부는 상기 해당 겔 주입구와 일체로 형성될 수 있다.
또한, 상기 경사부는 상기 해당 겔 주입구에 대해 회전가능하여 해당 경사각으로 고정되어 체결되도록 형성될 수도 있다.
또한, 상기 경사부에는 다수의 굴곡이 형성될 수 있다. 이때, 상기 다수의 굴곡은 각 굴곡의 곡률이 일정하게 형성되거나, 각 굴곡의 곡률이 점점 커지도록 형성되거나, 각 굴곡의 곡률이 점점 작아지도록 형성되거나, 또는 각 굴곡의 곡률이 랜덤하게 형성될 수도 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
상기와 같은 본 발명에 따르면, 전력반도체용 모듈에서 케이스 내 겔(Gel) 주입시 하나 이상의 가이딩 수단을 사용하여 겔 주입 속도 감소를 극대화할 수 있다.
또한, 본 발명에 따르면 상기 하나 이상의 가이딩 수단에 의해 겔 주입 속도가 감소함으로써 겔 주입시 충격에 의한 손상, 기포발생 및 와이어의 스위핑(Wire Sweeping), 새깅(Sagging) 현상을 줄여 최종 제품의 절연 유지가 가능하고 이에 따라 제품의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 전력반도체용 모듈의 단면도이다.
도 2a는 도 1에 도시된 가이딩 수단의 확대 사시도이다.
도 2b는 본 발명에 따른 가이딩 수단의 단면도이다.
도 2c는 도 본 발명에 따른 가이딩 수단의 또 다른 단면도이다.
도 3a 및 3b는 본 발명에 따른 가이딩 수단에 의한 겔의 주입 경로를 나타내는 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력반도체용 모듈의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 전력반도체용 모듈(1)은 기판상에 하나 이상의 반도체칩이 실장된 회로부(100), 상기 회로부(100)를 둘러싸는 케이스(200) 및 상기 케이스(200) 내부로 주입되는 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단(300)을 포함하여 구성된다.
상기 회로부(100)는 상기 하나 이상의 반도체칩(131, 132, 133, 134)이 실장된 하나 이상의 단위회로기판(121, 122, 123), 해당 반도체칩들(131, 132, 133, 134) 간 또는 해당 반도체칩(131, 132, 133, 134)과 해당 단위회로기판(121, 122, 123) 간을 전기적으로 연결하는 하나 이상의 와이어(141, 142, 143, 144, 145, 146), 및 상기 하나 이상의 단위회로기판(121, 122, 123) 하부에 설치되어 상기 케이스(200)와 밀봉되는 하부기판(110)을 포함하여 구성된다.
상기 하나 이상의 단위회로기판(121, 122, 123) 각각은 하나 이상의 반도체칩(131, 132, 133, 134)과 수동소자들(미도시)이 실장되어 하나의 회로 영역을 형성하게 된다.
예를 들어, 상기 회로부(100)는 본 발명에 따른 전력반도체용 모듈(1)을 전반적으로 제어하는 제어 회로 영역(160) 및 상기 제어 회로 영역(160)에 전원을 공급하는 전력 회로 영역(170) 등을 포함할 수 있다.
상기 제어 회로 영역(160)은 단위회로기판(121) 표면에 제1 반도체칩(131) 및 제2 반도체칩(132)이 은(Ag) 에폭시 또는 솔더(125)에 의해 부착되며, 상기 제1 및 제2 반도체칩(132)은 제1 와이어들(141, 142, 143)에 의해 해당 반도체칩들(131, 132) 간 또는 해당 반도체칩(131, 132)과 해당 단위회로기판(121, 123) 간을 전기적으로 연결한다.
구체적으로, 상기 제1 반도체칩(131)은 제1 와이어(141)에 의해 단위회로기판(123)과 전기적으로 연결되고, 제1 와이어(142)에 의해 상기 제2 반도체칩(132)과 전기적으로 연결된다. 그리고, 상기 제2 반도체칩(132)은 제1 와이어(143)에 의해 상기 단위회로기판(121)과 전기적으로 연결된다.
이러한 상기 제1 와이어들(141, 142, 143)로는 금(Au) 및 알루미늄(Al) 중 어느 하나가 사용될 수 있다.
상기 전력 회로 영역(170)은 상기 단위회로기판(122) 표면에 제3 반도체칩(133) 및 제4 반도체칩(134)이 은(Ag) 에폭시 또는 솔더(125)에 의해 부착되며, 상기 제3 및 제4 반도체칩(134)은 제2 와이어들(144, 145, 146)에 의해 해당 반도체칩들(133, 134) 간 또는 해당 반도체칩(133, 134)과 해당 단위회로기판(121, 122) 간을 전기적으로 연결한다.
구체적으로, 상기 제3 반도체칩(133)은 제2 와이어(144)에 의해 단위회로기판(121)과 전기적으로 연결되고, 제2 와이어(145)에 의해 상기 제4 반도체칩(134)과 전기적으로 연결된다. 그리고, 상기 제4 반도체칩(134)은 제2 와이어(146)에 의해 상기 단위회로기판(122)과 전기적으로 연결된다.
이러한 상기 제2 와이어들(144, 145, 146)로는 금(Au) 및 알루미늄(Al) 중 어느 하나가 사용될 수 있다.
또한, 상기 회로부(100)는 일단이 상기 케이스(200)에 삽입되어 해당 단위인쇄회로기판(123, 122)에 연결되고 타단이 상기 케이스(200)의 상부 방향으로 관통하여 돌출된 하나 이상의 리드 단자(151, 152)를 더 포함할 수 있다.
예를 들어, 제1 리드 단자(151)는 일단이 단위회로기판(123)에 연결되고 상기 단위회로기판(123)은 제1 와이어(131)에 의해 상기 제어 회로 영역(160)(구체적으로 제1 반도체칩(131))과 전기적으로 연결된다. 이때, 상기 제1 리드 단자(151)를 통해 상기 제어 회로 영역(160)으로 제어 신호가 입력될 수 있다.
2 리드 단자(152)는 일단이 전력 회로 영역(170)(구체적으로 단위회로기판(122)에 연결된다. 이때, 상기 제2 리드 단자(152)를 통해 상기 전력 회로 영역(170)으로 전원 신호가 입력될 수 있다.
이러한 상기 하나 이상의 리드 단자(151, 152)는 구리(Cu)로 이루어질 수 있으며, 상기 하나 이상의 리단 단자(151, 152)에는 니켈(Ni)이 도금될 수도 있다.
상기 하부기판(110)은 상기 하나 이상의 단위회로기판(121, 122, 123) 상에 형성된 회로 영역들(160, 170)을 지지하며, 이러한 회로 영역들(160, 170)을 둘러싸는 상기 케이스(200)와 소정의 접착제(미도시)에 의해 밀봉된다.
상기 케이스(200)는 상기 회로부(100)를 둘러싸도록 형성되는 것으로, 상기 케이스(200) 내부로 겔(gel)을 주입하기 위한 하나 이상의 겔 주입구(201)가 형성될 수 있다. 이러한 상기 케이스(200)는 절연물질, 예를 들어 플라스틱으로 이루어질 수 있다.
상기 하나 이상의 겔 주입구(201)는 주로 상기 케이스(200)의 상면에 형성되며, 경우에 따라 상기 케이스(200)의 측면에 형성될 수도 있다.
상기 하나 이상의 가이딩 수단(300)은 각각의 겔 주입구(201)로부터 상기 케이스(200)의 내부로 경사지도록 연장되어 겔(gel)의 주입 경로를 안내하는 것으로, 도 2a 내지 3b를 참조하여 설명하기로 한다.
도 2a는 도 1에 도시된 가이딩 수단의 확대 사시도이고, 도 2b는 본 발명에 따른 가이딩 수단의 단면도이며, 도 2c는 도 본 발명에 따른 가이딩 수단의 또 다른 단면도이고, 도 3a 및 3b는 본 발명에 따른 가이딩 수단에 의한 겔의 주입 경로를 나타내는 도면이다.
도 2a~2c 및 도 3a를 참조하면, 상기 하나 이상의 가이딩 수단(300) 각각은 도 2a에 도시된 바와 같이 일단이 해당 겔 주입구에 연결되어 상기 케이스(200)의 내부로 소정 경사각과 길이를 가지고 경사지도록 연장된 경사부(301) 및 상기 경사부(301)와 일체로 형성되어 타단이 소정 높이로 위로 구부러지도록 형성된 오목부(302)로 이루어진다.
상기 경사부(301)는 도 2b 및 2c에 도시된 바와 같이 a-a'선을 따라 절단된 단면이 U자형(도 2a 참조) 또는 사각형(도 2c 참조)을 포함한 다각형 형태로 형성될 수 있다.
상기 경사부(301)는 상기 해당 겔 주입구(201)와 일체로 형성될 수 있으며, 상기 해당 겔 주입구(201)에 대해 회전가능하여 해당 경사각으로 고정되어 체결되도록 형성될 수도 있다.
또한, 상기 경사부(301)에는 도 3b에 도시된 바와 같이 다수의 굴곡(301a, 301b, 301c)이 형성될 수 있다. 이때, 상기 다수의 굴곡(301a, 301b, 301c)은 각 굴곡의 곡률이 일정하게 형성될 수 있다.
또한, 상기 다수의 굴곡(301a, 301b, 301c)은 도시하지 않았으나 각 굴곡의 곡률이 점점 커지거나 작아지도록 형성될 수도 있다. 뿐만 아니라, 상기 다수의 굴곡(301a, 301b, 301c)은 그 굴곡의 곡률이 랜덤(random)하게 형성될 수도 있다.
이러한 상기 각각의 가이딩 수단(300)을 통해 주입되는 겔(gel)은 해당 경사부(301)의 경사각과 길이에 따라 주입 속도가 감소될 수 있으며, 상기 다수의 굴곡의 갯수 또는 곡률에 따라서도 주입 속도가 감소될 수 있다.
즉, 상기 경사부(301)의 경사각이 작을수록, 상기 경사부(301)의 길이가 길수록, 상기 다수의 굴곡(301a, 301b, 301c)의 갯수가 많을수록, 상기 다수의 굴곡(301a, 301b, 301c)의 곡률이 클수록 상기 겔(gel)의 주입 속도가 더 감소될 수 있다.
한편, 본 발명의 일 실시 예에 따른 전력반도체용 모듈(1)는 상기 각각의 겔 주입구(201)를 통해 주입된 상기 겔(gel)이 상기 회로부(100)를 덮도록 상기 케이스(200)의 내부에 충진되어 형성된 몰딩부(400)를 더 포함할 수 있다.
상기 몰딩부(400)는 환경적인 스트레스 및 열적 스트레스로부터 상기 회로부(100)를 보호하는 것으로, 이러한 몰딩부(400)를 형성하기 위해 상기 케이스(200) 내부에 충진되는 상기 겔(gel)은 예를 들어 에폭시, 실리콘 및 PVC 중 어느 하나가 사용될 수 있다.
또한, 본 발명의 일 실시 예에 따른 전력반도체용 모듈(1)는 상기 회로부(100)의 하부에 설치되며, 상기 하나 이상의 반도체칩(131, 132, 133, 134)으로부터 발생되는 열을 흡수하여 방출하는 방열수단(500)을 더 포함할 수 있다.
여기서, 상기 방열수단(500)은 예를 들어 히트 싱크, 방열 기판 및 방열 패드 중 어느 하나가 사용될 수 있다.
지금까지 상술한 바와 같이 본 발명에 따른 전력반도체용 모듈(1)은 케이스(200) 내 겔(Gel) 주입시 상기 케이스(200)의 하나 이상의 겔 주입구(201)에 형성된 상기 각각의 가이딩 수단(300)에 의해 겔 주입 속도가 감소함으로써 상기 회로부(100)의 반도체칩들(131, 132, 133, 134)과 단위회로기판들(121, 122, 123)에 가해지는 충격으로 인한 손상을 최소화할 수 있을 뿐만 아니라 기포 발생, 와이어들(141, 142, 143, 144, 145, 146)의 스위핑(sweeping) 또는 새깅(sagging) 현상을 최소화할 수 있다.
이로 인해, 전력반도체용 모듈의 최종 품질에 있어서 절연 유지가 가능하고 이에 따라 신뢰성이 향상될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 회로부 110 : 하부기판
121~123 : 단위회로기판 131~134 : 반도체칩
141~146 : 와이어 151, 152 : 리드 단자
160 : 제어 회로 영역 170 : 전력 회로 영역
200 : 케이스 201 : 겔 주입구
300 : 가이딩 수단 301 : 경사부
302 : 오목부 301a, 301b, 301c : 굴곡
400 : 몰딩부 500 : 방열 수단

Claims (18)

  1. 하부 기판상에 하나 이상의 반도체칩이 실장된 회로부;
    상기 하부 기판에 부착되어 상기 회로부를 둘러싸도록 형성되며 하나 이상의 겔 주입구가 형성된 케이스; 및
    각각의 겔 주입구로부터 상기 케이스의 내부로 경사지도록 연장되어 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단을 포함하는 전력반도체용 모듈.
  2. 청구항 1에 있어서,
    상기 각각의 겔 주입구를 통해 주입된 상기 겔이 상기 회로부를 덮도록 상기 케이스의 내부에 충진되어 형성된 몰딩부를 더 포함하는 전력반도체용 모듈.
  3. 청구항 1에 있어서,
    상기 겔은 에폭시, 실리콘 및 PVC 중 어느 하나인 전력반도체용 모듈.
  4. 청구항 1에 있어서,
    상기 회로부의 하부에 설치되며, 상기 하나 이상의 반도체칩으로부터 발생되는 열을 흡수하여 방출하는 방열수단을 더 포함하는 전력반도체용 모듈.
  5. 청구항 4에 있어서,
    상기 방열수단은 히트 싱크, 방열 기판 및 방열 패드 중 어느 하나인 전력반도체용 모듈.
  6. 기판상에 하나 이상의 반도체칩이 실장된 회로부;
    상기 회로부를 둘러싸도록 형성되며 하나 이상의 겔 주입구가 형성된 케이스; 및
    각각의 겔 주입구로부터 상기 케이스의 내부로 경사지도록 연장되어 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단을 포함하며,
    상기 회로부는,
    상기 하나 이상의 반도체칩이 실장된 하나 이상의 단위회로기판;
    해당 반도체칩들 간 또는 해당 반도체칩과 해당 하나 이상의 반도체칩 간 또는 상기 하나 이상이 반도체해당 반도체칩과 해당 단위회로기판 간을 전기적으로 연결하는 하나 이상의 와이어; 및
    상기 하나 이상의 단위회로기판 하부에 설치되어 상기 케이스와 밀봉되는 하부기판을 포함하는 전력반도체용 모듈.
  7. 청구항 6에 있어서,
    상기 회로부는,
    일단이 상기 케이스에 삽입되어 해당 단위회로기판에 연결되고 타단이 상기 케이스의 상부 방향으로 관통하여 돌출된 하나 이상의 리드 단자를 더 포함하는 전력반도체용 모듈.
  8. 청구항 7에 있어서,
    상기 하나 이상의 리드 단자는 구리(Cu)로 이루어지며, 니켈(Ni)로 도금된 전력반도체용 모듈.
  9. 청구항 6에 있어서,
    상기 하나 이상의 와이어는 금(Au) 및 알루미늄(Al) 중 어느 하나인 전력반도체용 모듈.
  10. 청구항 1에 있어서,
    상기 케이스는 플라스틱으로 이루어진 전력반도체용 모듈.
  11. 기판상에 하나 이상의 반도체칩이 실장된 회로부;
    상기 회로부를 둘러싸도록 형성되며 하나 이상의 겔 주입구가 형성된 케이스; 및
    각각의 겔 주입구로부터 상기 케이스의 내부로 경사지도록 연장되어 겔의 주입 경로를 안내하는 하나 이상의 가이딩 수단을 포함하며,
    상기 하나 이상의 가이딩 수단 각각은,
    일단이 해당 겔 주입구에 연결되어 상기 케이스의 내부로 소정 경사각과 길이를 가지고 경사지도록 연장된 경사부; 및
    상기 경사부와 일체로 형성되어 타단이 소정 높이로 위로 구부러지도록 형성된 오목부를 포함하는 전력반도체용 모듈.
  12. 청구항 11에 있어서,
    상기 경사부는 상기 해당 겔 주입구와 일체로 형성된 전력반도체용 모듈.
  13. 청구항 11에 있어서,
    상기 경사부는 상기 해당 겔 주입구에 대해 회전가능하여 해당 경사각으로 고정되어 체결되도록 형성된 전력반도체용 모듈.
  14. 청구항 11에 있어서,
    상기 경사부에는 다수의 굴곡이 형성된 전력반도체용 모듈.
  15. 청구항 14에 있어서,
    상기 다수의 굴곡은 각 굴곡의 곡률이 일정하게 형성된 전력반도체용 모듈.
  16. 청구항 14에 있어서,
    상기 다수의 굴곡은 각 굴곡의 곡률이 점점 커지도록 형성된 전력반도체 모듈.
  17. 청구항 14에 있어서,
    상기 다수의 굴곡은 각 굴곡의 곡률이 점점 작아지도록 형성된 전력반도체용 모듈.
  18. 청구항 14에 있어서,
    상기 다수의 굴곡은 각 굴곡의 곡률이 랜덤하게 형성된 전력반도체용 모듈.
KR1020120133837A 2012-11-23 2012-11-23 전력반도체용 모듈 KR101432380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120133837A KR101432380B1 (ko) 2012-11-23 2012-11-23 전력반도체용 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120133837A KR101432380B1 (ko) 2012-11-23 2012-11-23 전력반도체용 모듈

Publications (2)

Publication Number Publication Date
KR20140066515A KR20140066515A (ko) 2014-06-02
KR101432380B1 true KR101432380B1 (ko) 2014-08-20

Family

ID=51123221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133837A KR101432380B1 (ko) 2012-11-23 2012-11-23 전력반도체용 모듈

Country Status (1)

Country Link
KR (1) KR101432380B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021241950A1 (ko) * 2020-05-27 2021-12-02 주식회사 아모센스 파워모듈

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198900B (zh) * 2023-11-07 2024-01-26 通富微电子股份有限公司 功率模块封装方法及功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050811A (ko) * 1997-12-17 1999-07-05 김충환 기밀성이 향상된 전력반도체 모듈
JP2004311748A (ja) * 2003-04-08 2004-11-04 Denso Corp 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP2012114455A (ja) * 2012-02-06 2012-06-14 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050811A (ko) * 1997-12-17 1999-07-05 김충환 기밀성이 향상된 전력반도체 모듈
JP2004311748A (ja) * 2003-04-08 2004-11-04 Denso Corp 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP2012114455A (ja) * 2012-02-06 2012-06-14 Mitsubishi Electric Corp 電力用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021241950A1 (ko) * 2020-05-27 2021-12-02 주식회사 아모센스 파워모듈

Also Published As

Publication number Publication date
KR20140066515A (ko) 2014-06-02

Similar Documents

Publication Publication Date Title
US8546933B2 (en) Semiconductor apparatus including resin case
CN102820288B (zh) 功率模块及其制造方法
JP5098301B2 (ja) 電力用半導体装置
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
EP2287898A2 (en) Shrink Package on Board
US20120018884A1 (en) Semiconductor package structure and forming method thereof
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
KR20100120006A (ko) 전력 모듈 패키지
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
KR101343199B1 (ko) 반도체 패키지
CN104282634A (zh) 半导体装置
KR101432380B1 (ko) 전력반도체용 모듈
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
US8896114B2 (en) Semiconductor device
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP4860442B2 (ja) 半導体装置
KR101331737B1 (ko) 반도체 패키지
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
US7692290B2 (en) Heat slug and semiconductor package
US9281257B2 (en) Semiconductor package including a connecting member
US9099451B2 (en) Power module package and method of manufacturing the same
JP5273265B2 (ja) 電力用半導体装置
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
KR200483254Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee