JP2004311748A - 樹脂封止型半導体装置およびその製造方法ならびに成形型 - Google Patents

樹脂封止型半導体装置およびその製造方法ならびに成形型 Download PDF

Info

Publication number
JP2004311748A
JP2004311748A JP2003103862A JP2003103862A JP2004311748A JP 2004311748 A JP2004311748 A JP 2004311748A JP 2003103862 A JP2003103862 A JP 2003103862A JP 2003103862 A JP2003103862 A JP 2003103862A JP 2004311748 A JP2004311748 A JP 2004311748A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor chip
mold
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003103862A
Other languages
English (en)
Other versions
JP4039298B2 (ja
Inventor
Satoshi Hamazaki
智 浜崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003103862A priority Critical patent/JP4039298B2/ja
Priority to US10/814,180 priority patent/US20040203194A1/en
Priority to TW093109501A priority patent/TWI244706B/zh
Priority to KR1020040023850A priority patent/KR100591718B1/ko
Priority to DE102004017197A priority patent/DE102004017197A1/de
Priority to CNB2004100325245A priority patent/CN1299341C/zh
Publication of JP2004311748A publication Critical patent/JP2004311748A/ja
Application granted granted Critical
Publication of JP4039298B2 publication Critical patent/JP4039298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F9/00—Filing appliances with devices clamping file edges; Covers with clamping backs
    • B42F9/001—Clip boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/10—Means for suspending
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/20—Protecting; Reinforcing; Preventing deformations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • B43K23/001—Supporting means
    • B43K23/002—Supporting means with a fixed base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂封止型半導体装置において、樹脂中のボイドの発生防止およびボンディングワイヤ間の短絡不良防止の両立を適切に図ることを目的とする。
【解決手段】リードフレームのアイランド部２０の一面に搭載された半導体チップ１０の表面とリードフレームのリード部３０との間が複数本のボンディングワイヤ４０にて接続されてなる半導体装置１００を、金型３００のキャビティ３４０内に設置し、金型３００のゲート３８０からキャビティ３４０へ樹脂６０を注入することにより、リード部３０の一部を露出させた状態で樹脂６０にて半導体装置１００を封止するにあたって、金型３００として、キャビティ３４０における半導体チップ１０の表面に対向する面３８１にゲート３８０が設けられ、ゲート３８０から半導体チップ１０の表面に向かって樹脂６０が射出されるようになっているものを用いる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置を樹脂で封止してなる樹脂封止型半導体装置およびその製造方法、ならびに当該製造方法における樹脂封止工程に適用される成形型に関し、特に、クワッドフラットパッケージ（ＱＦＰ）やスモールアウトラインパッケージ（ＳＯＰ）等のリードフレームに半導体チップを搭載し半導体チップとリードフレームとをボンディングワイヤで接続してなる樹脂封止型半導体装置に用いて好適である。
【０００２】
【従来の技術】
一般に、この種の樹脂封止型半導体装置は、リードフレームのアイランド部に半導体チップを搭載し、半導体チップの一面とリードフレームのリード部とを複数本のボンディングワイヤにより結線し一体化した半導体装置を、樹脂にて包み込むように封止してなる。
【０００３】
具体的には、上記半導体装置を成形型である金型のキャビティ内に設置した後、ゲートから該キャビティ内に溶融状態の樹脂を注入して充填し、硬化させるという樹脂封止工程（トランスファモールド）を行うことにより、樹脂封止型半導体装置を製造することができる。
【０００４】
図４は、一般的な樹脂封止型半導体装置における樹脂封止工程を説明するための構成図である。図４において、（ａ）は下型９１０に半導体装置１００を設置した状態での上視概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【０００５】
この図４に示す成形型としての金型９００は、上型９２０と下型９１０とを合致させたものであり、それによって、金型９００は、樹脂溜まりとしてのカル９６０から延びたランナー９７０の先端にキャビティ９４０を接続した構造としている。
【０００６】
金型９００のキャビティ９４０内には、半導体装置１００が配置されている。半導体装置１００は、リードフレームのアイランド部２０の一面に搭載された半導体チップ１０の表面とその周囲に位置するリードフレームのリード部３０とが、金線等からなる複数本のボンディングワイヤ４０を介して接続されてなるものである。
【０００７】
そして、図４（ｂ）に示すように、樹脂ポット９５０内の溶融状態の樹脂６０がプランジャー等によりカル９６０へ押し出され、ランナー９７０を流れてゲート９８０からキャビティ９４０へ射出される。それにより、キャビティ９４０が樹脂６０にて充填される。
【０００８】
ここにおいて、従来では図４に示すように、ランナー９７０がリードフレームのリード部３０の面に沿って形成されており、樹脂６０は、ランナー９７０に位置するリード部３０に沿って流れ、ゲート９８０からキャビティ９４０へ射出される。
【０００９】
そして、キャビティ９４０内に注入された樹脂６０は、半導体チップ１０における表面すなわちボンディング面に沿って流れる。すると、図３（ａ）中の矢印に示すように、ワイヤ４０の配列方向に沿って樹脂６０が流動することになるため、樹脂６０に接触したワイヤ４０は、樹脂６０に押されて隣り合うワイヤ４０の方向へ流れてしまう。そのため、ワイヤ４０同士の接触が起こり、短絡不良が生じる。
【００１０】
特に、図５（ａ）に示すようにワイヤ４０の間隔が狭ピッチ化したものや、図５（ｂ）に示すようにワイヤ４０の配列が不規則であるものでは、比較的長いワイヤ４０が存在したり、ワイヤ４０同士の間隔が狭くなる傾向が顕著となり、上述したワイヤ４０同士の接触による短絡不良が発生しやすい。
【００１１】
このような問題を抑制するため、樹脂ポットから伸びたランナーおよびゲートを複数個設けることで、溶融して流動する樹脂の圧力損失を小さくし、充填効率を向上させることによって、ボンディングワイヤの変形を抑える手法が提案されている（例えば、特許文献１、２参照）。
【００１２】
例えば、図６に示すように、一つのキャビティ９４０に対して２個のゲート９８０を設けた金型を用いれば、単一ゲートタイプの金型に対して、充填量を変えずに、キャビティ９４０内を流れる樹脂６０の流速を１／２程度にすることが可能である。そのため、ワイヤ流れを小さくでき、結果、ワイヤの変形やワイヤ間のショート不良を低減することができる。
【００１３】
【特許文献１】
特開平２−２９７９４６号公報
【００１４】
【特許文献２】
特開２０００−５８５７３号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、上記複数ゲートタイプの金型では、図６の（ａ）、（ｂ）、（ｃ）の順に、破線パターンにて示すように樹脂６０は充填されていくが、これからわかるように、樹脂６０の合流点にて空気を巻き込み、ボイドＢが発生しやすい。
【００１６】
できあがった樹脂封止型半導体装置において、このようなボイドＢが樹脂６０中に存在すると、ボイドＢの部分から樹脂６０の亀裂等が発生しやすく、装置の信頼性等に悪影響を与えることになる。
【００１７】
また、上記図４にて述べたように、ランナー９７０がリードフレームのリード部３０の面に沿って形成されており、樹脂６０は、ランナー９７０に位置するリード部３０に沿って流れ、ゲート９８０からキャビティ９４０へ射出される。
【００１８】
そのため、金型９００を取り除いた後、図４に示すように、リード部３０のうちゲート９８０およびランナー９７０の近傍に位置する部位Ｋ１、Ｋ２には樹脂バリが残りやすい。このような樹脂バリは、屑や異物となってリード部３０の切断やフォーミング等の後工程において問題となりやすい。
【００１９】
そこで、本発明は上記問題に鑑み、樹脂封止型半導体装置において、樹脂中のボイドの発生防止およびボンディングワイヤ間の短絡不良防止の両立を適切に図ることを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体チップ（１０）がその裏面側にてリードフレームのアイランド部（２０）の一面に搭載され、半導体チップの表面と半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、成形型（３００）のキャビティ（３４０）内に設置し、成形型のゲート（３８０）からキャビティへ樹脂（６０）を注入することにより、リード部の一部を露出させた状態で樹脂にて半導体装置を封止するようにした樹脂封止型半導体装置の製造方法において、成形型として、キャビティにおける半導体チップの表面に対向する面（３８１）にゲートが設けられ、ゲートから半導体チップの表面に向かって樹脂が射出されるようになっているものを用いることを特徴とする。
【００２１】
それによれば、キャビティ（３４０）内において、半導体チップ（１０）の表面すなわち半導体チップ（１０）のボンディング面の上方から樹脂（６０）を射出して流動させ、充填していくことが可能となる。
【００２２】
すると、流動してくる樹脂（６０）は、半導体チップ（１０）の表面上に存在する複数本のボンディングワイヤ（４０）の配列方向とは略直交する方向に流れるため、隣り合うワイヤ（４０）の方向へワイヤ（４０）が流れることが極力抑制される。そのため、ボイドの発生しやすい複数のゲートを持つ成形型を用いることなく樹脂成形を行ってもワイヤ流れによる短絡の発生を極力防止できる。
【００２３】
また、本発明の成形型（３００）においては、ゲート（３８０）が、半導体チップ（１０）の表面に対向する面に設けられているので、当該ゲート（３８０）につながるランナー（３７０）が、従来のようにリードフレームのリード部（３０）の面に沿って位置することはなくなる。そのため、リード部（３０）に付着する樹脂バリが発生しなくなる。
【００２４】
よって、本発明によれば、樹脂封止型半導体装置において、樹脂中のボイドの発生防止およびボンディングワイヤ間の短絡不良防止の両立を適切に図ることができる。
【００２５】
ここで、請求項２に記載の発明では、請求項１に記載の樹脂封止型半導体装置の製造方法において、半導体装置（１００）として、樹脂（６０）が射出されたときに樹脂の射出方向にアイランド部（２０）が樹脂の圧力によってたわむのを抑制するための支持基板（５０）が、アイランド部の他面側に設けられているものを用いることを特徴とする。
【００２６】
半導体チップ（１０）の表面の上方から樹脂（６０）を射出して流動させる際に、樹脂（６０）の圧力によってアイランド部（２０）が樹脂（６０）の射出方向へ押されてたわむと、それに伴って半導体チップ（１０）とリード部（３０）との位置関係が変化し、両者を結線するボンディングワイヤ（４０）が変形する。
【００２７】
その点、本発明によれば、アイランド部（２０）の他面側に設けられた支持基板（５０）によって、上記したアイランド部（２０）のたわみが抑制されることから、それに伴うワイヤ（４０）の変形を防止することができ、結果、ワイヤ（４０）の断線を防止できるため、好ましい。
【００２８】
請求項３に記載の発明では、リードフレームのアイランド部（２０）の一面に搭載された半導体チップ（１０）の表面と半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、樹脂（６０）にて包み込むように封止する工程に適用されるものであって、半導体装置が設置されるキャビティ（３４０）と、このキャビティへ樹脂を注入するためのゲート（３８０）とを備える成形型において、キャビティにおける半導体チップの表面に対向する面（３８１）にゲートが設けられ、ゲートから半導体チップの表面に向かって樹脂が射出されるようになっていることを特徴とする。
【００２９】
本発明によれば、請求項１および請求項２に記載の製造方法に好適に用いることのできる成形型を提供することができる。
【００３０】
請求項４に記載の発明では、半導体チップ（１０）がその裏面側にてリードフレームのアイランド部（２０）の一面に搭載され、半導体チップの表面と半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、リード部の一部を露出させた状態で樹脂（６０）にて封止してなる樹脂封止型半導体装置において、樹脂における半導体チップの表面に対向する端面（６１）に、樹脂の注入痕（６２）が位置していることを特徴とする。
【００３１】
本発明は、請求項１に記載の製造方法により適切に製造され得るものであり、その効果は請求項１に記載の発明と同様である。
【００３２】
ここで、請求項５に記載の発明では、請求項４に記載の樹脂封止型半導体装置において、アイランド部（２０）の他面に、アイランド部を支持する支持基板（５０）が設けられていることを特徴とする。
【００３３】
本発明は、請求項２に記載の製造方法により適切に製造され得るものであり、その効果は請求項２に記載の発明と同様である。
【００３４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は本発明の実施形態に係る樹脂封止型半導体装置２００の構成図であり、（ａ）は概略断面図、（ｂ）は（ａ）において樹脂封止型半導体装置２００を上方から見たときの概略平面図である。なお、図１（ｂ）では樹脂６０を透視した図としている。
【００３６】
この樹脂封止型半導体装置２００において、樹脂６０を除く構成部分が半導体装置１００として構成されている。半導体装置１００においては、半導体チップ１０がその裏面側にてリードフレームのアイランド部２０の一面に搭載されている。
【００３７】
半導体チップ１０は、シリコンチップにトランジスタ等の素子を形成してなる通常のＩＣチップ等を採用することができる。ここで、半導体チップ１０の裏面とアイランド部２０の一面とは、ダイペースト等の接着材を介して接着されている。
【００３８】
また、半導体チップ１０およびアイランド部２０の周囲には、リードフレームのリード部３０が設けられている。ここでは、リード部３０は、板状の半導体チップ１０における端面側の周囲に複数本設けられている。このリードフレームとしては一般的なもの、例えば、銅や銅合金あるいはニッケルを含む合金等からなる板材を、打ち抜き加工やエッチング加工する等によってアイランド部２０やリード部３０が形成されたものを採用することができる。
【００３９】
そして、半導体チップ１０の表面と半導体チップ１０の周囲に設けられたリード部３０との間が複数本のボンディングワイヤ４０にて接続されている。このボンディングワイヤ４０も一般的なもの、例えば、金やアルミ等からなる線材をワイヤボンディングすることにより形成したものを採用することができる。
【００４０】
また、リードフレームのアイランド部２０の他面には、ヒートシンク５０が設けられている。このヒートシンク５０は、銅やモリブデン等の熱伝導性に優れた材料からなる板材であり、ヒートシンク５０とアイランド部２０とは、かしめや接着等により一体に固定されている。
【００４１】
半導体装置１００においては、このヒートシンク５０が無いものであってもよいが、本実施形態では好ましい形態としてヒートシンク５０を設けた構成としている。このヒートシンク５０によって、半導体チップ１０から発生する熱が放熱される。また、ヒートシンク５０はアイランド部２０を支持する支持基板として構成されている。
【００４２】
このような半導体装置１００は、リード部３０の一部を露出させた状態で樹脂６０にて包み込まれるように封止されている。ここで、リード部３０のうち樹脂６０の内部に位置する部分はインナーリードであり、樹脂６０の外部に位置する部分はアウターリードである。
【００４３】
なお、本例では、より放熱性の向上を図るためにヒートシンク５０の下面も樹脂６０から露出させているが、ヒートシンク５０は必ずしも樹脂６０から露出していなくてもよく樹脂６０で被覆されていてもよい。
【００４４】
ここで、樹脂６０としては、一般的な封止樹脂を採用することができる。例えば、用いられる樹脂６０としては、クレゾール−ノボラック骨格を有するエポキシ系樹脂やビフェニル骨格を有するエポキシ系樹脂等が挙げられる。
【００４５】
この樹脂封止型半導体装置２００は、半導体装置１００を、成形型のキャビティ内に設置し、成形型のゲートからキャビティへ樹脂を注入することにより樹脂にて半導体装置１００を封止することにより製造される。
【００４６】
ここにおいて、図１に示すように、樹脂６０における半導体チップ１０の表面、すなわち半導体チップ１０のボンディング面に対向する端面６１には、樹脂６０の注入痕６２が存在している。
【００４７】
この注入痕６２は、成形型上記成形型におけるゲートに対応する位置に形成されるものであり、樹脂６０による封止を行った後、樹脂封止型半導体装置２００を成形型から取り外す際に、バリのようなものとして残る痕跡である。
【００４８】
次に、この樹脂封止型半導体装置２００の製造方法について、図２、図３を参照して具体的に説明する。
【００４９】
図２、図３は、本実施形態に係る樹脂封止型半導体装置２００の製造方法に使用する成形型としての金型３００の構成を示す図である。この金型３００は下型３１０、中型３２０、上型３３０が積層され合致したものである。
【００５０】
図２において（ａ）は金型３００の概略断面図、（ｂ）は金型３００における下型３１０の概略平面図であり、下型３１０に半導体装置１００を設置した状態として示してある。また、図３において（ａ）は中型３２０の概略平面図、（ｂ）は上型３３０の概略平面図である。
【００５１】
なお、図２（ａ）に示される断面は、図２（ｂ）および図３（ａ）、（ｂ）中のＡ−Ａ線に沿った断面に相当し、また、図３（ｂ）においては、構成要素間の位置関係を表すために、便宜上、上型３３０には形成されていない樹脂ポット３５０やゲート３８０も破線にて示してある。
【００５２】
まず、図２、図３を参照して、金型３００の構成について述べる。この金型３００は、上中下の各型３１０、３２０、３３０を切削加工等により形成し、これら３つの型３１０、３２０、３３０を合致可能としたものである。
【００５３】
下型３１０と中型３２０とに形成された凹部により、キャビティ３４０が形成されている。ここでは、２つのキャビティ３４０が示してあるが、実際には、多連のリードフレーム状態で形成された多数の半導体装置１００を一度に樹脂封止するため、より多数のキャビティ３４０が形成されている。
【００５４】
そして、この金型３００においては、一般のトランスファモールドと同様、樹脂ポット３５０から注入されて軟化した樹脂６０が、加圧されてカル３６０へ送られ、ランナー３７０を通って、ゲート３８０からキャビティ３４０へ注入されるようになっている。
【００５５】
また、本実施形態の金型３００においては、、一つのキャビティ３４０に対して１個のゲート３８０が設けられている。このゲート３８０は、キャビティ３４０における半導体チップ１０の表面（ボンディング面）に対向する面３８１に設けられ、ゲート３８０から半導体チップ１０の表面に向かって樹脂６０が射出されるようになっている。
【００５６】
具体的に本例では、ゲート３８０は、中型３２０においてランナー３７０側の面からキャビティ３４０側の面に貫通するとともに、キャビティ３４０側に向かって細くなった円錐形状の穴として構成されている。そして、この各ゲート３８０をつなぐように、ランナー３７０は上型３３０に形成されている。
【００５７】
本実施形態の樹脂封止型半導体装置２００は、上記金型３００を用いて、次に示す手順にて製造される。
【００５８】
まず、リードフレームを用意する。図示しないが、このリードフレームは、アイランド部２０およびリード部３０が、リードフレームの枠部やタイバー等により一体に連結されたものである。そして、このリードフレームのアイランド部２０にヒートシンク５０をかしめや接着等にて固定する。
【００５９】
次に、リードフレームのアイランド部２０に、半導体チップ１０をその裏面側にて搭載し、ワイヤボンディングを行うことで半導体チップ１０の表面とリードフレームのリード部３０とをボンディングワイヤ４０により結線する。これにより、半導体装置１００が形成される。
【００６０】
次に、図２（ｂ）に示すように、下型３１０に半導体装置１００を設置する。そして、図２（ａ）に示すように、下型３１０と中型３２０と上型３３０とを合致させて閉じる。こうして、半導体装置１００が金型３００のキャビティ３４０内に設置される。
【００６１】
そして、図２（ａ）に示すように、樹脂封止工程を行う。金型３００の外周にヒータ等を設けることにより、金型３００を加熱して樹脂６０の溶融温度以上の温度にする。
【００６２】
次に、プランジャー３９０を用いて樹脂ポット３５０から溶融状態にある樹脂６０を加圧することで、当該樹脂６０をカル１４へ送り、ここからランナー３７０、ゲート３８０を介してキャビティ３４０へ注入する。これにより、キャビティ３４０内において、半導体チップ１０のボンディング面の上方から樹脂６０が射出して放射状に流動し、樹脂６０が充填されていく。
【００６３】
そして、キャビティ３４０内の樹脂６０の充填が終了し、樹脂６０を硬化させた後、半導体装置１００を金型３００から取り出す。樹脂６０の硬化直後では、ゲート３８０内に充填された樹脂６０とキャビティ３４０内に充填された樹脂６０とは、一体につながっているが、金型３００を取り外す際に、ゲート３８０とキャビティ３４０との境界部にて樹脂６０を分断する。
【００６４】
それにより、樹脂６０には上記図１に示したような注入痕６２が形成されるのである。この後、上記リードフレームの枠部やタイバーを分断したり、フォーミングしたりする等の工程を行うことで、上記図１に示した樹脂封止型半導体装置２００ができあがる。
【００６５】
ところで、本実施形態では、金型３００として、キャビティ３４０における半導体チップ１０の表面に対向する面３８１にゲート３８０が設けられ、ゲート３８０から半導体チップ１０の表面に向かって樹脂６０が射出されるようになっているものを用いている。
【００６６】
それによれば、上述したように、キャビティ３４０内において、半導体チップ１０の表面すなわち半導体チップ１０のボンディング面の上方から樹脂６０を射出して流動させ、充填していくことが可能となる。
【００６７】
すると、流動してくる樹脂６０は、半導体チップ１０の表面上に存在する複数本のボンディングワイヤ４０の配列方向とは略直交する方向に流れるため、隣り合うワイヤ４０の方向へワイヤ４０が流れることが極力抑制される。そのため、ボイドの発生しやすい複数のゲートを持つ成形型を用いることなく樹脂成形を行ってもワイヤ流れによる短絡の発生を極力防止できる。
【００６８】
また、本実施形態の金型３００においては、ゲート３８０が、半導体チップ１０の表面に対向する面に設けられているので、当該ゲート３８０につながるランナー３７０が、従来のようにリードフレームのリード部３０の面に沿って位置することはなくなる。そのため、リード部３０に付着する樹脂バリが発生しなくなる。
【００６９】
また、樹脂６０における半導体チップ１０の表面に対向する端面６１には、樹脂６０の注入痕６２が存在するが、図１（ａ）に示すように、端面６１に凹部６３を設け、注入痕６２の頂点を端面６１より低くすることにより、このような位置に注入痕６２が存在しても、後工程にはさほど影響しない。
【００７０】
よって、本実施形態によれば、樹脂封止型半導体装置２００において、樹脂６０中のボイドの発生防止およびボンディングワイヤ４０間の短絡不良防止の両立を適切に図ることができる。
【００７１】
また、本実施形態では、好ましい形態として、半導体装置１００として、リードフレームのアイランド部２０の他面側に、アイランド部２０を支持する支持基板としてのヒートシンク５０を設けられているものを用いている。
【００７２】
一般に、リードフレームは薄肉板状であるため、半導体チップ１０の表面の上方から樹脂６０を射出して流動させる際に、樹脂６０の圧力によってアイランド部２０が樹脂６０の射出方向へ押されてたわむ可能性がある。アイランド部２０がこのようにたわむと、それに伴って半導体チップ１０とリード部３０との位置関係が変化し、両者１０、３０を結線するボンディングワイヤ４０が変形する。
【００７３】
その点、アイランド部２０の他面側に支持基板５０としてのヒートシンク５０設ければ、このヒートシンク５０によって、上記したアイランド部２０のたわみが抑制されることから、それに伴うワイヤ４０の変形を防止することができ、結果、ワイヤ４０の断線を防止できるため、好ましい。
【００７４】
なお、支持基板としてはヒートシンク５０以外にも、リードフレームのアイランド部２０よりも剛直な金属等の板材を用いてもよい。また、場合に応じて、支持基板を設けないものとしてもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る樹脂封止型半導体装置の構成図であり、（ａ）は概略断面図、（ｂ）は概略平面図である。
【図２】上記実施形態に係る樹脂封止型半導体装置の製造方法に使用する金型の構成図であり、（ａ）は金型の概略断面図、（ｂ）は金型における下型の概略平面図である。
【図３】上記実施形態に係る樹脂封止型半導体装置の製造方法に使用する金型の構成図であり、（ａ）は金型における中型の概略平面図、（ｂ）は金型における上型の概略平面図である。
【図４】一般的な樹脂封止型半導体装置における樹脂封止工程を説明するための構成図であり、（ａ）は下型に半導体装置を設置した状態での上視概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【図５】（ａ）はボンディングワイヤの間隔が狭ピッチ化した半導体装置を示す平面図、（ｂ）はボンディングワイヤの配列が不規則である半導体装置を示す平面図である。
【図６】従来の複数ゲートタイプの金型における樹脂の流れを模式的に示す図である。
【符号の説明】
１０…半導体チップ、２０…リードフレームのアイランド部、３０…リードフレームのリード部、４０…ボンディングワイヤ、５０…支持基板としてのヒートシンク、６０…樹脂、６１…樹脂における半導体チップの表面に対向する端面、６２…注入痕、１００…半導体装置、３００…成形型としての金型、３４０…キャビティ、３８０…ゲート、３８１…キャビティにおける半導体チップの表面に対向する面。

Claims (5)

  1. 半導体チップ（１０）がその裏面側にてリードフレームのアイランド部（２０）の一面に搭載され、前記半導体チップの表面と前記半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、成形型（３００）のキャビティ（３４０）内に設置し、前記成形型のゲート（３８０）から前記キャビティへ樹脂（６０）を注入することにより、前記リード部の一部を露出させた状態で前記樹脂にて前記半導体装置を封止するようにした樹脂封止型半導体装置の製造方法において、
    前記成形型として、前記キャビティにおける前記半導体チップの表面に対向する面（３８１）に前記ゲートが設けられ、前記ゲートから前記半導体チップの表面に向かって前記樹脂が射出されるようになっているものを用いることを特徴とする樹脂封止型半導体装置の製造方法。
  2. 前記半導体装置（１００）として、前記樹脂（６０）が射出されたときに前記樹脂の射出方向に前記アイランド部（２０）が前記樹脂の圧力によってたわむのを抑制するための支持基板（５０）が、前記アイランド部の他面側に設けられているものを用いることを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
  3. リードフレームのアイランド部（２０）の一面に搭載された半導体チップ（１０）の表面と前記半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、樹脂（６０）にて包み込むように封止する工程に適用されるものであって、
    前記半導体装置が設置されるキャビティ（３４０）と、このキャビティへ前記樹脂を注入するためのゲート（３８０）とを備える成形型において、
    前記キャビティにおける前記半導体チップの表面に対向する面（３８１）に前記ゲートが設けられ、前記ゲートから前記半導体チップの表面に向かって前記樹脂が射出されるようになっていることを特徴とする成形型。
  4. 半導体チップ（１０）がその裏面側にてリードフレームのアイランド部（２０）の一面に搭載され、前記半導体チップの表面と前記半導体チップの周囲に設けられたリードフレームのリード部（３０）との間が複数本のボンディングワイヤ（４０）にて接続されてなる半導体装置（１００）を、前記リード部の一部を露出させた状態で樹脂（６０）にて封止してなる樹脂封止型半導体装置において、
    前記樹脂における前記半導体チップの表面に対向する端面（６１）に、前記樹脂の注入痕（６２）が位置していることを特徴とする樹脂封止型半導体装置。
  5. 前記アイランド部（２０）の他面に、前記アイランド部を支持する支持基板（５０）が設けられていることを特徴とする請求項４に記載の樹脂封止型半導体装置。
JP2003103862A 2003-04-08 2003-04-08 樹脂封止型半導体装置およびその製造方法ならびに成形型 Expired - Fee Related JP4039298B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003103862A JP4039298B2 (ja) 2003-04-08 2003-04-08 樹脂封止型半導体装置およびその製造方法ならびに成形型
US10/814,180 US20040203194A1 (en) 2003-04-08 2004-04-01 Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
TW093109501A TWI244706B (en) 2003-04-08 2004-04-06 Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
KR1020040023850A KR100591718B1 (ko) 2003-04-08 2004-04-07 수지-밀봉형 반도체 장치
DE102004017197A DE102004017197A1 (de) 2003-04-08 2004-04-07 Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz
CNB2004100325245A CN1299341C (zh) 2003-04-08 2004-04-08 树脂密封半导体器件、树脂密封的方法和成型模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003103862A JP4039298B2 (ja) 2003-04-08 2003-04-08 樹脂封止型半導体装置およびその製造方法ならびに成形型

Publications (2)

Publication Number Publication Date
JP2004311748A true JP2004311748A (ja) 2004-11-04
JP4039298B2 JP4039298B2 (ja) 2008-01-30

Family

ID=33095330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003103862A Expired - Fee Related JP4039298B2 (ja) 2003-04-08 2003-04-08 樹脂封止型半導体装置およびその製造方法ならびに成形型

Country Status (6)

Country Link
US (1) US20040203194A1 (ja)
JP (1) JP4039298B2 (ja)
KR (1) KR100591718B1 (ja)
CN (1) CN1299341C (ja)
DE (1) DE102004017197A1 (ja)
TW (1) TWI244706B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054607A (ja) * 2009-08-31 2011-03-17 Denso Corp 樹脂封止型半導体装置およびその製造方法
WO2013129543A1 (ja) * 2012-02-28 2013-09-06 株式会社村田製作所 高周波モジュール
JP2014036119A (ja) * 2012-08-09 2014-02-24 Apic Yamada Corp 樹脂モールド装置
KR101432380B1 (ko) * 2012-11-23 2014-08-20 삼성전기주식회사 전력반도체용 모듈

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243146A (ja) * 2006-02-09 2007-09-20 Sharp Corp 半導体装置の製造方法、および、半導体装置の製造装置
JP4741383B2 (ja) * 2006-02-17 2011-08-03 富士通セミコンダクター株式会社 電子部品の樹脂封止方法
CN101977749B (zh) * 2008-03-28 2013-06-12 柯尼卡美能达精密光学株式会社 注塑成形方法及注塑成形模具
US9070679B2 (en) 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
TWI445139B (zh) * 2010-06-11 2014-07-11 Advanced Semiconductor Eng 晶片封裝結構、晶片封裝模具與晶片封裝製程
DE102018122515B4 (de) * 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
US5417905A (en) * 1989-05-26 1995-05-23 Esec (Far East) Limited Method of making a card having decorations on both faces
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
JP2778608B2 (ja) * 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
CN1143371C (zh) * 1996-12-26 2004-03-24 株式会社日立制作所 模制塑料型半导体器件及其制造工艺
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2000077444A (ja) * 1998-08-31 2000-03-14 Mitsui High Tec Inc 半導体装置の製造方法
JP3602422B2 (ja) * 2000-09-07 2004-12-15 Ｎｅｃセミコンダクターズ九州株式会社 樹脂封止装置
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054607A (ja) * 2009-08-31 2011-03-17 Denso Corp 樹脂封止型半導体装置およびその製造方法
WO2013129543A1 (ja) * 2012-02-28 2013-09-06 株式会社村田製作所 高周波モジュール
US8692628B2 (en) 2012-02-28 2014-04-08 Murata Manufacturing Co., Ltd. High-frequency module
JP2014036119A (ja) * 2012-08-09 2014-02-24 Apic Yamada Corp 樹脂モールド装置
KR101432380B1 (ko) * 2012-11-23 2014-08-20 삼성전기주식회사 전력반도체용 모듈

Also Published As

Publication number Publication date
DE102004017197A1 (de) 2004-10-28
TWI244706B (en) 2005-12-01
US20040203194A1 (en) 2004-10-14
CN1299341C (zh) 2007-02-07
CN1536633A (zh) 2004-10-13
KR20040087924A (ko) 2004-10-15
KR100591718B1 (ko) 2006-06-22
TW200501282A (en) 2005-01-01
JP4039298B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US9324644B2 (en) Semiconductor device
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP2004311748A (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
US20070004092A1 (en) Semiconductor device manufacturing method
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP4732138B2 (ja) 半導体装置及びその製造方法
JPH10270627A (ja) 半導体装置の製造方法およびリードフレーム
JP3404438B2 (ja) 半導体装置及びその製造方法
JP3402194B2 (ja) リードフレーム
JP2555931B2 (ja) 半導体装置の製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP2001352008A (ja) 半導体装置およびその製造方法
JP2002261198A (ja) 自動車用電子回路装置及びそのパッケージ製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11340401A (ja) 半導体装置およびその製造方法
JP2009049072A (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JPH11260975A (ja) 半導体装置およびその製造方法
KR19980021722A (ko) 고방열 반도체 패키지
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法
JP2007306037A (ja) 半導体装置の製造方法
JP2006294899A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees