JP2009049072A - リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009049072A
JP2009049072A JP2007211611A JP2007211611A JP2009049072A JP 2009049072 A JP2009049072 A JP 2009049072A JP 2007211611 A JP2007211611 A JP 2007211611A JP 2007211611 A JP2007211611 A JP 2007211611A JP 2009049072 A JP2009049072 A JP 2009049072A
Authority
JP
Japan
Prior art keywords
frame
lead
leads
tip
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007211611A
Other languages
English (en)
Inventor
Akira Koga
彰 小賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007211611A priority Critical patent/JP2009049072A/ja
Priority to US12/189,952 priority patent/US8039932B2/en
Priority to CNA2008102104940A priority patent/CN101369570A/zh
Publication of JP2009049072A publication Critical patent/JP2009049072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップの電極と狭ピッチに配列されたリードとをワイヤで接続する構造において、封止樹脂注入時のワイヤ流れによるワイヤと隣接リードの先端とのショートを防止することができるリードフレームを提供する。
【解決手段】リード２のボンディング部２ｃのさらに先端側に、樹脂が流れる方向の上流側の側辺がくびれて細くなっているくびれ部２ａを設ける。
【選択図】図２

Description

本発明は、リードフレームと、そのリードフレームを用いた半導体装置、並びにリードフレームの製造方法と、そのリードフレームの製造方法で製造されたリードフレームを用いた半導体装置の製造方法に関する。
近年、リードフレームを用いた半導体装置の一形態としてクワッド・フラット・パッケージ（以下、ＱＦＰという）が広く用いられている。図５に、従来の一般的なＱＦＰ型半導体装置の断面を示す。
図５に示すように、ＱＦＰ型半導体装置では、集積回路が形成された半導体チップ６がダイパッド１４の上面側に接着剤７により固着され、半導体チップ６の表面に形成された電極（図示せず）とダイパッド１４の周辺に放射状に配置されたリード２とがワイヤ８で接続され、半導体チップ６、ダイパッド１４、ワイヤ８、およびリード２とワイヤ８との接続部分が一括して封止樹脂で樹脂モールドされ、樹脂封止体１８の外部でリード２がガルウィング型に曲げ成形されている（例えば、非特許文献１参照。）。
一方、電子機器の多機能化、小型化、高密度化に対応するために、半導体装置などの半導体部品の高密度、高機能化、システム化が要求されており、ＱＦＰ型半導体装置においても多ピン化、リードの狭ピッチ化、高放熱化が進んできた。
一般に高消費電力の半導体装置は、動作時の発熱を効率的に放散させるために、放熱板の機能を持たせたダイパッドを樹脂封止体から露出させるか、放熱板を別途に内蔵するか、あるいは、その放熱板を露出させる構造を有している（例えば、特許文献１参照。）。図６に、従来の放熱板を内蔵したＱＦＰ型半導体装置の断面を示す。
図６に示すように、このＱＦＰ型半導体装置では、集積回路が形成された半導体チップ６が放熱板５の上面側に接着剤７により固着され、半導体チップ６の表面に形成された電極（図示せず）と放熱板５上に搭載された半導体チップ６の周辺に放射状に配置されたリード２とがワイヤ８で接続され、放熱板５がリード２の先端部の下面側に、所定の枠形状に型抜きした絶縁性テープ材３を挟んで接着され、半導体チップ６、放熱板５、ワイヤ８、およびリード２とワイヤ８との接続部分が一括して封止樹脂で樹脂モールドされ、樹脂封止体１８の外部でリード２がガルウィング型に曲げ成形されている（例えば、非特許文献１参照。）。
また、ＱＦＰ型半導体装置において多ピン化、リードの狭ピッチ化が進んできたことから、リードフレームにおいてもリード幅の狭小化やリードの狭ピッチ化が進んできており、リードの変形が問題となってきた。そのため、リードの変形を低減する目的から、リードフレームの加工方法として、まず、金属板をエッチングまたはプレス加工して、隣接するリードの先端が互いに接続した状態のパターンを加工し、めっき工程やテーピング工程（リード固定用絶縁テープを貼る工程）を経由した後、リードの先端をプレス加工により切断する方法が一般的に用いられるようになってきた（例えば、特許文献２参照。）。
図７は従来の放熱板を内蔵したＱＦＰ型半導体装置の製造工程を説明するための工程断面図および要部平面図である。まず、図７（ａ）に示すように、金属板をエッチング法あるいはプレス法により加工してフレーム枠（図示せず）と、フレーム枠に接続しフレーム枠の中央部に向かって突出する複数のリード２とからなるリードフレーム１を形成する。この際、フレーム枠とリード２とが一体となるように加工し、かつ、隣接するリード２の先端が互いに接続する状態に加工する。また、この金属板の加工工程の前または後に、リード２の先端部（切断加工後に先端部となる部分）またはリードフレーム１全体にめっき処理を施す。
次に、図７（ｂ）に示すように、リード２の先端部（切断加工後に先端部となる部分）の下面側に所定の枠形状に型抜きした絶縁性テープ材３を貼付ける。次に、図７（ｃ）に示すように、絶縁性テープ材３の内枠からはみ出している各リード２の連結された先端を、カット金型４を用いたプレス加工により切断し、各リード２を分離形成する。このとき、リード２群は絶縁性テープ材３で固定されているので、リード２がばらばらに変形することは無い。
次に、図７（ｄ）に示すように、所要の形状に打ち抜いた放熱板５を絶縁性テープ材３の下面側に貼り付け、フレーム枠内に配置する。以上説明した図７（ａ）〜図７（ｄ）に示す工程を経て、リードフレーム１を完成させる。
その後、図７（ｅ）に示すように、表面に複数の電極（図示せず）を有する半導体チップ６を接着材７により放熱板５の上面側に固着させる。次に、図７（ｆ）に示すように、半導体チップ６の表面に形成されている電極（図示せず）とリード２のボンディング部とをワイヤ７で接続する。
次に、図７（ｇ）に示すように、リードフレーム１を封止金型９ａ、９ｂで挟み、ポット１０に入れた封止樹脂を溶融させ、その溶融させた封止樹脂をプランジャー１１で押して、ランナー１２およびゲート１３を介して金型内に注入し、その金型内に注入した封止樹脂を硬化させ、樹脂封止体１８を形成する。図示しないが、その後、樹脂封止体１８から突出するリード２の一部を切断、曲げ形成して、ＱＦＰ型半導体装置を完成する。
以上のように、従来は、隣接するリードの先端が互いに接続した状態のパターンを加工し、リードの先端部（切断加工後に先端部となる部分）の下面側に所定の枠形状に型抜きした絶縁性テープ材３を貼付け、絶縁性テープ材３の内枠からはみ出している各リード２の連結された先端を切断していた。
しかしながら、多ピン化、リードの狭ピッチ化が進んできたＱＦＰ型半導体装置では、以下で説明するように、ワイヤ流れによるショートの発生が顕在化してきた。すなわち、放熱板を内蔵するＱＦＰ型半導体装置に用いるリードフレームの製造工程では、リードの先端部の下面側に所定の枠形状に型抜きした絶縁性テープ材を貼付けた後、各リードの先端をプレス加工で切断するが、硬度の異なる絶縁性テープ材とリードを一緒にカットするとリードをシャープに切断できないため、絶縁性テープ材の内枠より更に内側で切断する必要がある。そのため、カット金型へのリードフレームの設置精度、絶縁性テープ材の型抜き精度や貼り合せ精度を考慮すると、絶縁性テープ材の内枠からリード先端の切断面まで、少なくとも０．１〜０．４ｍｍ程度離す必要がある。
また、ワイヤボンド工程では、半導体チップの電極とリードの先端部をワイヤで接続するが、その接続を確実に行うためには、ボンディング点直下に絶縁性テープ材が確実に接着されていることが必要となる。そのため、放熱板を有するリードフレームのボンディング点は、ダイパッドを有するリードフレームのボンディング点（通常、リードの先端辺から０．１〜０．５ｍｍ程度離れた位置）に比べて、さらに０．１〜０．４ｍｍ程度遠い位置にボンディング点を設定する必要がある。
そのため、樹脂封止工程では、樹脂注入ゲート１３（通常、ＱＦＰでは、４つのパッケージコーナーのうちの一箇所）から流入する封止樹脂の圧力により、樹脂の流れの上流側から下流側にワイヤが流れ、図８（ａ）に示すように平面的に見て円弧状にワイヤが変形するが、このとき、前述したようにリード上のボンディング点がリードの先端辺から遠い位置にあるため、図８（ｂ）に示すように、ワイヤが下流側に隣接するリードの先端に近づき、ワイヤの変形が大きいと、ショートが発生するという不具合が起こる。この不具合は、特にリードのピッチが狭い多ピンのリードフレームを用いた半導体装置で顕著となる。
香山 晋、成瀬 邦彦 監修、「実践講座 ＶＬＳＩパッケージング技術（下）」、株式会社日経ＢＰ、１９９３年５月３１日発行、Ｐ１６５〜Ｐ１７０ 特開平６−２９１２３６号公報 特開平１−１３３３４０号公報
本発明は、上記問題点に鑑み、狭ピッチのリードを有する多ピンのリードフレームを用いた半導体装置において、樹脂封止工程でのワイヤ流れによるワイヤの隣接リードへのショートを抑制することができるリードフレームと、そのリードフレームを用いた半導体装置、並びにリードフレームの製造方法と、そのリードフレームの製造方法で製造されたリードフレームを用いた半導体装置の製造方法を提供することを目的とする。
本発明の請求項１記載のリードフレームは、少なくともフレーム枠と、前記フレーム枠内に配置される支持板と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを備えたリードフレームであって、前記リードのうち、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっていることを特徴とする。
また、本発明の請求項２記載のリードフレームは、少なくともフレーム枠と、前記フレーム枠内に配置される支持板と、前記フレーム枠に接続され前記フレーム枠の中央部に向かって突出する複数のリードとを備えたリードフレームであって、前記リードのうち、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっていることを特徴とする。
また、本発明の請求項３記載のリードフレームは、請求項１もしくは２のいずれかに記載のリードフレームであって、前記支持板はダイパッドであり、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートをさらに備えることを特徴とする。
また、本発明の請求項４記載のリードフレームは、請求項１もしくは２のいずれかに記載のリードフレームであって、前記支持体は放熱板であり、前記放熱板の上面と前記リードの先端部の下面との間に配置される所定の枠形状に型抜きした絶縁性テープ材をさらに備えることを特徴とする。
また、本発明の請求項５記載のリードフレームは、請求項４記載のリードフレームであって、前記リードは、前記絶縁性テープ材の内枠よりも内側に突出していることを特徴とする。
また、本発明の請求項６記載のリードフレームは、請求項１ないし５のいずれかに記載のリードフレームであって、側辺がくびれて細くなっているリードは、先端部の幅が厚さよりも小さいことを特徴とする。
また、本発明の請求項７記載のリードフレームは、請求項１ないし６のいずれかに記載のリードフレームであって、側辺がくびれて細くなっているリードに対し、そのくびれが形成されている側辺に、他のリードが隣接していることを特徴とする。
また、本発明の請求項８記載の半導体装置は、表面に複数の電極を有する半導体チップと、前記半導体チップが搭載される支持板と、前記支持板に搭載された前記半導体チップの周囲に配置され、前記支持板に搭載された前記半導体チップ側へ突出する複数のリードと、前記支持板に搭載された前記半導体チップの前記電極と前記リードとを接続するワイヤと、を少なくとも備え、前記半導体チップ、前記支持板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分が樹脂封止された半導体装置であって、前記リードのうち、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっており、前記ワイヤは、そのくびれている部分を越えて、そのリードに接続していることを特徴とする。
また、本発明の請求項９記載の半導体装置は、表面に複数の電極を有する半導体チップと、前記半導体チップが搭載される支持板と、前記支持板に搭載された前記半導体チップの周囲に配置され、前記支持板に搭載された前記半導体チップ側へ突出する複数のリードと、前記支持板に搭載された前記半導体チップの前記電極と前記リードとを接続するワイヤと、を少なくとも備え、前記半導体チップ、前記支持板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分が樹脂封止された半導体装置であって、前記リードのうち、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっており、前記ワイヤは、そのくびれている部分を越えて、そのリードに接続していることを特徴とする。
また、本発明の請求項１０記載の半導体装置は、請求項８もしくは９のいずれかに記載の半導体装置であって、前記支持板はダイパッドであり、前記ダイパッドを支持するダイパッドサポートをさらに備えることを特徴とする。
また、本発明の請求項１１記載の半導体装置は、請求項８もしくは９のいずれかに記載の半導体装置であって、前記支持体は放熱板であり、前記放熱板の上面と前記リードの先端部の下面との間に配置される所定の枠形状に型抜きした絶縁性テープ材をさらに備えることを特徴とする。
また、本発明の請求項１２記載の半導体装置は、請求項１１記載の半導体装置であって、前記リードは、前記絶縁性テープ材の内枠よりも内側に突出していることを特徴とする。
また、本発明の請求項１３記載の半導体装置は、請求項８ないし１２のいずれかに記載の半導体装置であって、側辺がくびれて細くなっているリードは、先端部の幅が厚さよりも小さいことを特徴とする。
また、本発明の請求項１４記載の半導体装置は、請求項８ないし１３のいずれかに記載の半導体装置であって、側辺がくびれて細くなっているリードに対し、そのくびれが形成されている側辺に、他のリードが隣接していることを特徴とする。
また、本発明の請求項１５記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断して前記各リードを分離するとともに、前記ダイパッドサポートに支持されるダイパッドを形成する工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項１６記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断して前記各リードを分離するとともに、前記ダイパッドサポートに支持されるダイパッドを形成する工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項１７記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠内に配置されるダイパッドと、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断し、前記各リードを分離する工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項１８記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠内に配置されるダイパッドと、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断し、前記各リードを分離する工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項１９記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを一体に形成するに際し、隣接する前記リードの先端が互いに接続する状態に加工する工程と、前記リードの先端部の下面側に、所定の枠形状に型抜きした絶縁性テープ材を貼り付ける工程と、前記絶縁性テープの内枠からはみ出した前記各リードの先端を切断し、前記各リードを分離する工程と、前記絶縁性テープ材の下面側に放熱板を貼り付ける工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項２０記載のリードフレームの製造方法は、金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを一体に形成するに際し、隣接する前記リードの先端が互いに接続する状態に加工する工程と、前記リードの先端部の下面側に、所定の枠形状に型抜きした絶縁性テープ材を貼り付ける工程と、前記絶縁性テープの内枠からはみ出した前記各リードの先端を切断し、前記各リードを分離する工程と、前記絶縁性テープ材の下面側に放熱板を貼り付ける工程と、を具備するリードフレームの製造方法であって、前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とする。
また、本発明の請求項２１記載の半導体装置の製造方法は、請求項１５ないし１８のいずれかに記載のリードフレームの製造方法により製造されたリードフレームのダイパッドの上面側に半導体チップを搭載する工程と、前記ダイパッドに搭載された前記半導体チップの表面に形成された電極と前記リードフレームのリードとをワイヤで接続する工程と、前記半導体チップ、前記ダイパッド、前記ワイヤ、および前記リードと前記ワイヤとの接続部分を一括して樹脂モールドする工程と、を具備することを特徴とする。
また、本発明の請求項２２記載の半導体装置の製造方法は、請求項１９もしくは２０のいずれかに記載のリードフレームの製造方法により製造されたリードフレームの放熱板の上面側に半導体チップを搭載する工程と、前記放熱板に搭載された前記半導体チップの表面に形成された電極と前記リードフレームのリードとをワイヤで接続する工程と、前記半導体チップ、前記放熱板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分を一括して樹脂モールドする工程と、を具備することを特徴とする。
本発明の好ましい形態によれば、封止樹脂注入時のワイヤ流れによるワイヤの隣接リードへのショートを抑制することができ、高信頼性の半導体装置が実現できる。また、従来は、樹脂の流動抵抗を低減するために、樹脂封止に粘度の低い封止樹脂を用いていたため、樹脂注入時間・キュア時間を短縮することができなかった。また、近年生産性向上のため多列化リードフレームが用いられるようになってきたが、この場合ポットから押し出された溶融樹脂はランナーを通り各列のキャビティ（パッケージごとの金型）に流入していくため、注入開始から各キャビティに樹脂が充填する時間にバラツキが生じるため更に封止条件範囲が狭いものとなっていた。これに対して、本発明の好ましい形態によれば、ワイヤ流れによるショートの発生を構造的に抑制できるので、樹脂封止工程での封止条件範囲が広がり、硬化時間の短い封止樹脂の使用による樹脂注入時間・キュア時間の短縮や、リードフレームの多列化が可能となる。よって、生産性を向上させることができ、安定生産に有用である。
（実施の形態１）
図１は本発明の実施の形態１に係る半導体装置の製造工程を説明するための工程断面図および要部平面図、図２は本発明の実施の形態１に係る半導体装置の内部構造を示し、図２（ａ）は樹脂封止後の内部平面図、図２（ｂ）はその要部拡大図である。
本発明の実施の形態１に係る半導体装置の製造工程について、図１を用いて説明する。まず、図１（ａ）に示すように、金属板をエッチング法あるいはプレス法により加工してフレーム枠（図示せず）と、フレーム枠に接続しフレーム枠の中央部に向かって突出する複数のリード２とからなるリードフレーム１を形成する。この際、フレーム枠とリード２とが一体となるように加工し、かつ、隣接するリード２の先端が互いに接続する状態に加工する。
また、このとき、少なくとも後述する樹脂封止時に封止樹脂が流れる方向に対して側辺が略直角となるリード２については、後述する切断加工後に先端部となる部分であって、リード２のワイヤとのボンディング部よりもさらに先端側の部分に、樹脂の流れの上流側の側辺をくびれさせたくびれ部２ａを設ける。例えば、半導体装置の外形が正方形の場合には、少なくとも樹脂封止時に封止樹脂を注入する方向に対して側辺が７５〜１０５°の角度をなすリード２にくびれ部２ａを設ける。図１に示す要部平面図は、封止樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリード２群を示している。
ＱＦＰパッケージでは、金型内に載置された樹脂封止前の半導体装置に対して、４つのパッケージコーナーのうちの一箇所から、そのパッケージの対角線方向（樹脂注入方向）へ封止樹脂が注入される。この注入された封止樹脂は扇状に広がり、その樹脂の流動抵抗の影響で、ワイヤは封止樹脂が流れる方向へおよそ円弧状に変形する。この樹脂の流動抵抗の影響をより大きく受けるのは、樹脂の流れに対して側辺が略直角となるリードに接続するワイヤであり、半導体装置の外形が正方形の場合、樹脂の流れに対して側辺が略直角となるリードは、樹脂注入方向に対して側辺が７５〜１０５°の角度をなすリードである。よって、半導体装置の外形が正方形の場合には、少なくとも樹脂封止時に樹脂注入方向に対して側辺が７５〜１０５°の角度をなすリード２にくびれ部２ａを設ける。
また、リード２のワイヤとのボンディング部は、ワイヤとの接続面積が確保できる幅を少なくとも有する必要がある。一方、くびれ部２ａは、後述する切断加工を行うまでリード２が変形しないようするだけの幅を有すればよい。例えば，リード２の厚さが０．１〜０．１５ｍｍで、リード２の先端（切断加工後に先端となる部分）のピッチが０．１〜０．２５ｍｍの場合、リード２のボンディング部は、使用するワイヤの径（０．０１５〜０．０３ｍｍ）に応じて０．０５〜０．０７ｍｍ以上の幅にする必要がある。一方、くびれ部２ａは、０．０３〜０．０５ｍｍ未満の幅でも構わない。また、くびれ部２ａには、後述する切断加工を考慮して、０．４〜１．５ｍｍ程度の長さを確保しておく必要がある。
なお、全てのリードに対してくびれ部を設けてもよい。また、封止樹脂が流れる方向に対して側辺が略直角となるリードであっても、樹脂の流れの上流側に、ワイヤが接続しないリードが隣接している場合は、くびれ部を設けなくてもよい。
また、この金属板の加工工程の前または後に、少なくともリードのボンディング部に、ワイヤボンド性を高めるためにＮｉ、Ａｇ、Ａｕ、Ｐｄなどのめっき処理を施してもよい。また、この金属板の加工工程では、後述する実施の形態２に係るリードフレームも製作可能なように、フレーム枠内にダイパッド領域も作成している。
次に、図１（ｂ）に示すように、リード２の先端部（切断加工後に先端部となる部分）の下面側に、所定の枠形状に型抜きした絶縁性テープ材３を貼付ける。絶縁性テープ材３には、例えばポリイミド樹脂など耐熱性が高いフィルムの上下に熱硬化性接着剤を塗布したものや、フィルム自体が熱可塑性樹脂であるものなどを用いる。また、型抜きされた絶縁性テープ材３は、その内枠がリード２のくびれ部２ａと交差するように設置する。
次に、図１（ｃ）に示すように、絶縁性テープ材３の内枠からはみ出している各リード２の連結された先端を、カット金型４を用いたプレス加工により切断し、各リード２を分離形成する。このとき、リード２群は絶縁性テープ材３で固定されているので、リード２がばらばらに変形することは無い。
なお、リード２の先端をシャープにカットするには、絶縁性テープ材３と重なり合う部分を避けて切断する必要がある。そのため、カット金型４へのリードフレーム１の設置精度、絶縁性テープ材３の型抜き精度や貼り合せ精度を考慮すると、絶縁性テープ材３の内枠からリード２の切断面２ｂまで、少なくとも０．１〜０．４ｍｍ程度離す必要がある。よって、リード２は、絶縁性テープ材３の内枠よりも内側に突出する。
次に、図１（ｄ）に示すように、所要の形状に打ち抜いた放熱板（支持板）５を絶縁性テープ材３の下面側に貼り付け、フレーム枠内に配置する。以上説明した図１（ａ）〜図１（ｄ）に示す工程を経て、リードフレーム１を完成させる。
その後、図１（ｅ）に示すように、表面に複数の電極（図示せず）を有する半導体チップ６を接着材７により放熱板５の上面側に固着させる。これにより、放熱板５の上面側に搭載された半導体チップ６の周囲に、その半導体チップ６側へ突出する複数のリード２が配置される。
次に、図１（ｆ）に示すように、半導体チップ６の表面に形成されている電極（図示せず）とリード２のボンディング部とをワイヤ７で接続する。このとき、ボンディング部は、ワイヤボンディング条件である熱・超音波・荷重を確実に伝えて接続を確実に行うために、絶縁性テープ材３の直上に設定する。
次に、図１（ｇ）に示すように、リードフレーム１を封止金型９ａ、９ｂで挟み、ポット１０に入れた封止樹脂を溶融させ、その溶融させた封止樹脂をプランジャー１１で押して、ランナー１２およびゲート１３を介して金型内に注入し、その金型内に注入した封止樹脂を硬化させ、樹脂封止体を形成する。この樹脂封止体により、半導体チップ６や放熱板５、ワイヤ８、リード２とワイヤ８との接続部分を樹脂封止（樹脂モールド）する。図示しないが、その後、樹脂封止体から突出するリードの一部を切断、曲げ形成して、ＱＦＰ型半導体装置を完成する。
続いて、本発明の実施の形態１に係る半導体装置について、図２を用いて説明する。ＱＦＰパッケージでは、図１（ｆ）で説明した樹脂成形工程においてゲート１３から金型内に注入される封止樹脂は、図２に示すように、金型内に載置された樹脂封止前の半導体装置に対して、４つのパッケージコーナーのうちの一箇所から、そのパッケージの対角線方向（樹脂注入方向）へ注入される。この注入された封止樹脂は扇状に広がり、その樹脂の流動抵抗の影響で、ワイヤ８は図２に示すように封止樹脂が流れる方向へおよそ円弧状に変形する。図２（ｂ）には、樹脂の流動抵抗がより大きく影響する、樹脂注入方向に対して側辺が７５〜１０５°の角度をなすリード２群を示している。図２（ｂ）に示すように、樹脂の流動抵抗により変形したワイヤ８は、樹脂の流れの方向の下流側のリード２の先端に近づく。
本実施の形態１では、変形したワイヤが近づくリードは、ワイヤが接続するボンディング部２ｃのさらに先端側にくびれ部２ａを有し、樹脂が流れる方向の上流側、すなわちワイヤが近接する側の側辺が、その近接するワイヤから離れるようにくびれて細くなっているため、ショートを起こさない。
以上のように、本実施の形態１によれば、封止樹脂注入時のワイヤ流れによるワイヤの隣接リードへのショートを抑制することができ、高信頼性の半導体装置が実現できる。また、ワイヤ流れによるショートの発生を構造的に抑制できるので、樹脂封止工程での封止条件範囲が広がり、リードフレームの多列化や、硬化時間の短い封止樹脂の使用による樹脂注入時間・キュア時間の短縮が可能となる。よって、生産性を向上させることができ、安定生産に有用である。
（実施の形態２）
図３は本発明の実施の形態２に係るリードフレームの製造工程のうち、リードの先端を切断するとともに、ダイパッドを形成する工程を示す平面図である。また、図４は本発明の実施の形態２に係るリードフレームを示し、（ａ）は平面図、（ｂ）はその要部拡大図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一符号を付して、説明を省略する。
本実施の形態２に係るリードフレームは、フレーム枠１９内に配置される支持板としてダイパッド１４を有する点が、前述した実施の形態１と異なる。本実施の形態２に係るリードフレームの製造工程は、まず、金属板を加工してフレーム枠１９と、フレーム枠１９に接続しフレーム枠１９の中央部に向かって突出する複数のリード２と、フレーム枠１９に接続するダイパッドサポート１５とを一体に形成する。その際、隣接するリード２およびダイパッドサポート１５の先端が互いに接続する状態に加工する。
次に、図３に示すように、カット金型１７を用いたプレス加工により、各リード２の先端を切断して各リード２を分離するとともに、ダイパッドサポート１５に支持されるダイパッド１４を形成する。
なお、ここでは、リード２の先端を切断すると同時にダイパッド１４を形成する場合について説明したが、これに限らず、例えば、金属板を加工してフレーム枠１９やリード２、ダイパッドサポート１５を一体に形成する際にダイパッド１４を形成してもよい。
また、図３に示すように、リード２の先端を切断した後にリード２がばらばらに変形しないようにするために、リード２のボンディング部より外側に、リード固定用絶縁テープ１６を貼り付けてもよい。リード固定用絶縁テープ１６には、例えばポリイミド樹脂など耐熱性が高いフィルムの下面に熱硬化性接着剤を塗布したものなどを用いる。
以上説明した工程を経て、図４に示すリードフレームを完成させることができる。その後、前述した図１（ｅ）〜図１（ｇ）で示す工程と同様の工程を行うことで、ＱＦＰ型半導体装置を完成させることができる。
本実施の形態２によれば、前述した実施の形態１と同様に、ワイヤ流れによるショートの発生を防止できる。また、リードフレームの多列化や、樹脂注入時間・キュア時間の短縮が可能となり、生産性を向上させることができ、安定生産に有用である。
なお、前述したように、図１（ａ）に示す金属板の加工工程で、本実施の形態２に係るリードフレームも製作可能なように、フレーム枠内にダイパッド領域を作成しておけば、エッチング板またはプレス金型の共用が可能となり、求められる放熱性能に応じて作り分けることが可能となる。
本発明にかかるリードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法は、封止樹脂注入時のワイヤ流れによるワイヤと隣接リードの先端とのショートを防止することができ、リードフレームを用いたＱＦＰパッケージ等の生産に有用である。
本発明の実施の形態１に係る半導体装置の製造工程を説明するための工程断面図および要部平面図 本発明の実施の形態１に係る半導体装置の内部構造を示し、（ａ）は樹脂封止後の内部平面図、（ｂ）はその要部拡大図 本発明の実施の形態２に係るリードフレームの製造工程のうち、リードの先端を切断するとともに、ダイパッドを形成する工程を示す平面図 本発明の実施の形態２に係るリードフレームを示し、（ａ）は平面図、（ｂ）はその要部拡大図 従来のＱＦＰ型半導体装置の断面図 従来の放熱板を内蔵するＱＦＰ型半導体装置の断面図 従来の放熱板を内蔵するＱＦＰ型半導体装置の製造工程を説明するための工程断面図および要部平面図 従来の放熱板を内蔵するＱＦＰ型半導体装置の内部構造を示し、（ａ）は樹脂封止後の内部平面図、（ｂ）はその要部拡大図
符号の説明
１ リードフレーム
２ リード
２ａ リードのくびれ部
２ｂ リードの切断面
２ｃ リードのボンディング部
３ 絶縁性テープ材
４、１７ カット金型
５ 放熱板
６ 半導体チップ
６ａ 半導体チップの電極
７ 接着剤
８ ワイヤ
９ａ 封止金型（上型）
９ｂ 封止金型（下型）
１０ ポット
１１ プランジャー
１２ ランナー
１３ ゲート
１４ ダイパッド
１５ ダイパッドサポート
１６ リード固定用絶縁テープ
１８ 樹脂封止体
１９ フレーム枠

Claims (22)

  1. 少なくともフレーム枠と、前記フレーム枠内に配置される支持板と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを備えたリードフレームであって、前記リードのうち、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっていることを特徴とするリードフレーム。
  2. 少なくともフレーム枠と、前記フレーム枠内に配置される支持板と、前記フレーム枠に接続され前記フレーム枠の中央部に向かって突出する複数のリードとを備えたリードフレームであって、前記リードのうち、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっていることを特徴とするリードフレーム。
  3. 前記支持板はダイパッドであり、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートをさらに備えることを特徴とする請求項１もしくは２のいずれかに記載のリードフレーム。
  4. 前記支持体は放熱板であり、前記放熱板の上面と前記リードの先端部の下面との間に配置される所定の枠形状に型抜きした絶縁性テープ材をさらに備えることを特徴とする請求項１もしくは２のいずれかに記載のリードフレーム。
  5. 前記リードは、前記絶縁性テープ材の内枠よりも内側に突出していることを特徴とする請求項４記載のリードフレーム。
  6. 側辺がくびれて細くなっているリードは、先端部の幅が厚さよりも小さいことを特徴とする請求項１ないし５のいずれかに記載のリードフレーム。
  7. 側辺がくびれて細くなっているリードに対し、そのくびれが形成されている側辺に、他のリードが隣接していることを特徴とする請求項１ないし６のいずれかに記載のリードフレーム。
  8. 表面に複数の電極を有する半導体チップと、
    前記半導体チップが搭載される支持板と、
    前記支持板に搭載された前記半導体チップの周囲に配置され、前記支持板に搭載された前記半導体チップ側へ突出する複数のリードと、
    前記支持板に搭載された前記半導体チップの前記電極と前記リードとを接続するワイヤと、を少なくとも備え、前記半導体チップ、前記支持板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分が樹脂封止された半導体装置であって、
    前記リードのうち、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっており、前記ワイヤは、そのくびれている部分を越えて、そのリードに接続していることを特徴とする半導体装置。
  9. 表面に複数の電極を有する半導体チップと、
    前記半導体チップが搭載される支持板と、
    前記支持板に搭載された前記半導体チップの周囲に配置され、前記支持板に搭載された前記半導体チップ側へ突出する複数のリードと、
    前記支持板に搭載された前記半導体チップの前記電極と前記リードとを接続するワイヤと、を少なくとも備え、前記半導体チップ、前記支持板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分が樹脂封止された半導体装置であって、
    前記リードのうち、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードは、先端部の側辺のうち前記樹脂の流れの上流側の側辺がくびれて細くなっており、前記ワイヤは、そのくびれている部分を越えて、そのリードに接続していることを特徴とする半導体装置。
  10. 前記支持板はダイパッドであり、前記ダイパッドを支持するダイパッドサポートをさらに備えることを特徴とする請求項８もしくは９のいずれかに記載の半導体装置。
  11. 前記支持体は放熱板であり、前記放熱板の上面と前記リードの先端部の下面との間に配置される所定の枠形状に型抜きした絶縁性テープ材をさらに備えることを特徴とする請求項８もしくは９のいずれかに記載の半導体装置。
  12. 前記リードは、前記絶縁性テープ材の内枠よりも内側に突出していることを特徴とする請求項１１記載の半導体装置。
  13. 側辺がくびれて細くなっているリードは、先端部の幅が厚さよりも小さいことを特徴とする請求項８ないし１２のいずれかに記載の半導体装置。
  14. 側辺がくびれて細くなっているリードに対し、そのくびれが形成されている側辺に、他のリードが隣接していることを特徴とする請求項８ないし１３のいずれかに記載の半導体装置。
  15. 金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断して前記各リードを分離するとともに、前記ダイパッドサポートに支持されるダイパッドを形成する工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  16. 金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断して前記各リードを分離するとともに、前記ダイパッドサポートに支持されるダイパッドを形成する工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  17. 金属板を加工してフレーム枠と、前記フレーム枠内に配置されるダイパッドと、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断し、前記各リードを分離する工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  18. 金属板を加工してフレーム枠と、前記フレーム枠内に配置されるダイパッドと、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードと、前記フレーム枠に接続し前記ダイパッドを支持するダイパッドサポートを一体に形成するに際し、隣接する前記リードおよび前記ダイパッドサポートの先端が互いに接続する状態に加工する工程と、前記各リードの先端を切断し、前記各リードを分離する工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  19. 金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを一体に形成するに際し、隣接する前記リードの先端が互いに接続する状態に加工する工程と、前記リードの先端部の下面側に、所定の枠形状に型抜きした絶縁性テープ材を貼り付ける工程と、前記絶縁性テープの内枠からはみ出した前記各リードの先端を切断し、前記各リードを分離する工程と、前記絶縁性テープ材の下面側に放熱板を貼り付ける工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂が流れる方向に対して側辺が略直角となるリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  20. 金属板を加工してフレーム枠と、前記フレーム枠に接続し前記フレーム枠の中央部に向かって突出する複数のリードとを一体に形成するに際し、隣接する前記リードの先端が互いに接続する状態に加工する工程と、前記リードの先端部の下面側に、所定の枠形状に型抜きした絶縁性テープ材を貼り付ける工程と、前記絶縁性テープの内枠からはみ出した前記各リードの先端を切断し、前記各リードを分離する工程と、前記絶縁性テープ材の下面側に放熱板を貼り付ける工程と、を具備するリードフレームの製造方法であって、
    前記リードを形成するに際し、少なくとも樹脂の注入方向に対して側辺が７５〜１０５°の角度をなすリードについては、切断後に先端部となる部分の側辺のうち前記樹脂の流れの上流側の側辺をくびれさせることを特徴とするリードフレームの製造方法。
  21. 請求項１５ないし１８のいずれかに記載のリードフレームの製造方法により製造されたリードフレームのダイパッドの上面側に半導体チップを搭載する工程と、
    前記ダイパッドに搭載された前記半導体チップの表面に形成された電極と前記リードフレームのリードとをワイヤで接続する工程と、
    前記半導体チップ、前記ダイパッド、前記ワイヤ、および前記リードと前記ワイヤとの接続部分を一括して樹脂モールドする工程と、
    を具備することを特徴とする半導体装置の製造方法。
  22. 請求項１９もしくは２０のいずれかに記載のリードフレームの製造方法により製造されたリードフレームの放熱板の上面側に半導体チップを搭載する工程と、
    前記放熱板に搭載された前記半導体チップの表面に形成された電極と前記リードフレームのリードとをワイヤで接続する工程と、
    前記半導体チップ、前記放熱板、前記ワイヤ、および前記リードと前記ワイヤとの接続部分を一括して樹脂モールドする工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2007211611A 2007-08-15 2007-08-15 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 Pending JP2009049072A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007211611A JP2009049072A (ja) 2007-08-15 2007-08-15 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US12/189,952 US8039932B2 (en) 2007-08-15 2008-08-12 Lead frame, semiconductor device, method of manufacturing the lead frame, and method of manufacturing the semiconductor device
CNA2008102104940A CN101369570A (zh) 2007-08-15 2008-08-14 引线框、半导体器件以及引线框的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007211611A JP2009049072A (ja) 2007-08-15 2007-08-15 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009049072A true JP2009049072A (ja) 2009-03-05

Family

ID=40362301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211611A Pending JP2009049072A (ja) 2007-08-15 2007-08-15 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8039932B2 (ja)
JP (1) JP2009049072A (ja)
CN (1) CN101369570A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107296A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51109774A (ja) * 1975-03-20 1976-09-28 Nippon Electric Co
JPS54141872U (ja) * 1978-03-24 1979-10-02
JPS625653U (ja) * 1985-06-26 1987-01-14
JPH01133340A (ja) * 1987-11-19 1989-05-25 Mitsui High Tec Inc リードフレームおよびその製造方法
JPH01170034A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd リードフレーム及び半導体装置
JPH0294552A (ja) * 1988-09-30 1990-04-05 Mitsui High Tec Inc リードフレームおよび半導体装置の製造方法
JPH0312448U (ja) * 1989-06-22 1991-02-07
JPH08510092A (ja) * 1993-05-07 1996-10-22 ナショナル・セミコンダクター・コーポレイション プラスチック封止の集積回路パッケージ及びその製造方法
JP2001118977A (ja) * 1999-10-19 2001-04-27 Shinko Electric Ind Co Ltd 複合リードフレームの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312448A (ja) 1989-06-09 1991-01-21 Nippon Zeon Co Ltd 樹脂組成物
JPH06291236A (ja) 1993-03-30 1994-10-18 Hitachi Cable Ltd 半導体装置
JPH07202104A (ja) 1994-01-07 1995-08-04 Sumitomo Metal Mining Co Ltd 半導体装置用ｉｃリードフレームとその製造方法
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
JP2859220B2 (ja) * 1996-10-08 1999-02-17 九州日本電気株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
JP2937960B2 (ja) 1997-08-18 1999-08-23 九州日本電気株式会社 半導体装置
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51109774A (ja) * 1975-03-20 1976-09-28 Nippon Electric Co
JPS54141872U (ja) * 1978-03-24 1979-10-02
JPS625653U (ja) * 1985-06-26 1987-01-14
JPH01133340A (ja) * 1987-11-19 1989-05-25 Mitsui High Tec Inc リードフレームおよびその製造方法
JPH01170034A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd リードフレーム及び半導体装置
JPH0294552A (ja) * 1988-09-30 1990-04-05 Mitsui High Tec Inc リードフレームおよび半導体装置の製造方法
JPH0312448U (ja) * 1989-06-22 1991-02-07
JPH08510092A (ja) * 1993-05-07 1996-10-22 ナショナル・セミコンダクター・コーポレイション プラスチック封止の集積回路パッケージ及びその製造方法
JP2001118977A (ja) * 1999-10-19 2001-04-27 Shinko Electric Ind Co Ltd 複合リードフレームの製造方法

Also Published As

Publication number Publication date
US20090045492A1 (en) 2009-02-19
CN101369570A (zh) 2009-02-18
US8039932B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US7019388B2 (en) Semiconductor device
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP6164895B2 (ja) 半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP2009071154A (ja) 半導体装置
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2006019767A (ja) 半導体装置の製造方法
JP2009049072A (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
US8610253B2 (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2009231322A (ja) 半導体装置の製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP6332053B2 (ja) 半導体装置及びその製造方法
JP2010056138A (ja) 半導体装置とその製造方法
JP2004200719A (ja) 半導体装置
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
JP2011155293A (ja) 半導体装置の製造方法
JP2009295832A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130508