JPH01170034A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH01170034A JPH01170034A JP62327089A JP32708987A JPH01170034A JP H01170034 A JPH01170034 A JP H01170034A JP 62327089 A JP62327089 A JP 62327089A JP 32708987 A JP32708987 A JP 32708987A JP H01170034 A JPH01170034 A JP H01170034A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin flow
- flow interface
- bonding
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000011347 resin Substances 0.000 claims abstract description 43
- 229920005989 resin Polymers 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にトランスファモールド観牛導
体装置に適用して有効な技術に関するものである。
体装置に適用して有効な技術に関するものである。
公知となっているリードフレームについては、特開昭６
０−２６１１６１号公報、特開昭６１−４７６５７号公
報等で知られている。その代表例として第７図を用いて
説明する。このリードフレーム１は２本の平行する横枠
２と、図示しないがこの横枠２と直交する縦枠と、前記
縦枠の内側であってかつ横枠２に対して垂直にタイバー
３が形成されている。この横枠２とタイバー３で囲まれ
た領域の中心位置には半導体チップ４を載置するための
タブ５が横枠２と連結するタブリード６により支持され
ている。７は半導体チップ４上のパッド８と一端がタイ
バー３と連結し、他端がタブ５近傍にまで延在するイン
ナーリード９とを電気的に接続するボンディングワイヤ
である。なお。
０−２６１１６１号公報、特開昭６１−４７６５７号公
報等で知られている。その代表例として第７図を用いて
説明する。このリードフレーム１は２本の平行する横枠
２と、図示しないがこの横枠２と直交する縦枠と、前記
縦枠の内側であってかつ横枠２に対して垂直にタイバー
３が形成されている。この横枠２とタイバー３で囲まれ
た領域の中心位置には半導体チップ４を載置するための
タブ５が横枠２と連結するタブリード６により支持され
ている。７は半導体チップ４上のパッド８と一端がタイ
バー３と連結し、他端がタブ５近傍にまで延在するイン
ナーリード９とを電気的に接続するボンディングワイヤ
である。なお。
タイバー３と図示しない縦枠との間圧はインナーリード
９に対応し、互いに平行なアウターリード１０が配設さ
れている。
９に対応し、互いに平行なアウターリード１０が配設さ
れている。
ところが、第７図に示すようなリードフレーム１にあり
ては、例えばＡ側にあるゲートからレジンな注入すると
、タブ長手側辺に近接したインナーリードのうち、長手
側辺中央からゲート側に配置された短リード側にワイヤ
変形が発生し易いことが分かった。すなわち、ボンディ
ングワイヤ７ａ〜７ｂに比べて、ボンディングワイヤ７
ｅ〜７ｈでワイヤ変形が顕著に生じることを本発明者は
明らかにし、その原因について追求した。その結果、第
８図で示すように、（１）ゲートから中ヤビティ１１内
に注入される溶融レジンの流れ界面Ｒｅは、中央部が突
出した円弧状で流れていき充填されていること。（２）
このレジン流れ界面ＲｅＫ対し、ボンディングワイヤ７
の側面から当たっているボンディングワイヤ、すなわち
、ボンディングワイヤ７ｅ、７ｇで代表されるワイヤに
おいて、ワイヤ変形が集中していること。（３）最もゲ
ートに近いボンディングワイヤ７１や７ｊで代表される
ワイヤにはワイヤ変形が表われていない、などの点が明
らかＫなり、従来リードフレームを設計する際には、は
とんど配慮がなされていなかったモールド金型のキャビ
ティ１１内を流れるレジンの形状が、ボンディングワイ
ヤ７の変形に対して、極めて大きな影響を与えているこ
とを見い出した。
ては、例えばＡ側にあるゲートからレジンな注入すると
、タブ長手側辺に近接したインナーリードのうち、長手
側辺中央からゲート側に配置された短リード側にワイヤ
変形が発生し易いことが分かった。すなわち、ボンディ
ングワイヤ７ａ〜７ｂに比べて、ボンディングワイヤ７
ｅ〜７ｈでワイヤ変形が顕著に生じることを本発明者は
明らかにし、その原因について追求した。その結果、第
８図で示すように、（１）ゲートから中ヤビティ１１内
に注入される溶融レジンの流れ界面Ｒｅは、中央部が突
出した円弧状で流れていき充填されていること。（２）
このレジン流れ界面ＲｅＫ対し、ボンディングワイヤ７
の側面から当たっているボンディングワイヤ、すなわち
、ボンディングワイヤ７ｅ、７ｇで代表されるワイヤに
おいて、ワイヤ変形が集中していること。（３）最もゲ
ートに近いボンディングワイヤ７１や７ｊで代表される
ワイヤにはワイヤ変形が表われていない、などの点が明
らかＫなり、従来リードフレームを設計する際には、は
とんど配慮がなされていなかったモールド金型のキャビ
ティ１１内を流れるレジンの形状が、ボンディングワイ
ヤ７の変形に対して、極めて大きな影響を与えているこ
とを見い出した。
本発明の目的は、ボンディングワイヤの変形を防止でき
るリードフレーム構造を提供するものである。
るリードフレーム構造を提供するものである。
本発明の他の目的は、ボンディングワイヤの変形の低減
した信頼性の高い半導体装置を提供するものである。
した信頼性の高い半導体装置を提供するものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面からあきらかになるであろ
う。
本明細書の記述及び添付図面からあきらかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ボンディングワイヤのループ方向をレジン注
入時のレジン流れ界面と直角あるいは直角に近い角度で
当たるように制御するものである。
入時のレジン流れ界面と直角あるいは直角に近い角度で
当たるように制御するものである。
上記した手段によれば、ボンディングワイヤが変形し易
い横方向から圧力が加わるのを防止し、最も変形に強い
方向から圧力を受けるよ５Ｋしているので、ワイヤ変形
の発生を低減するという目的を達成することができるも
のである。
い横方向から圧力が加わるのを防止し、最も変形に強い
方向から圧力を受けるよ５Ｋしているので、ワイヤ変形
の発生を低減するという目的を達成することができるも
のである。
第１図は、本発明の一実施例であるデュアル・インライ
ン型半導体装置の概略図である。以下、図面に従い詳細
に説明する。１５は平行する２本の横枠であり、この方
向に複数個の半導体装置が得られるように多連状となっ
ている。この横枠１５に対して直交するように図示しな
い縦枠が複数本設けられており、さらに隣り合う縦枠の
内側には、タイバー１６が所定間隔をおいて横枠１５に
対して垂直に設けられている。横枠１５及びタイバー１
６で囲まれた領域の中心部にはおのおの横枠１５と連結
したタブリード１７に支持されたタブ１８が後述する半
導体チップのベースとして設けられている。このタブ１
８上には上面にパッド１９が形成された半導体チップ２
０を固設できるようになっている。また、タイバー１６
の内側にはタブ１８に一端を近接させ他端をタイバー１
６に連結したインナーリード２１が延在しており、その
先端部におい【パッド１９と金線等のボンディングワイ
ヤ２２を介して電気的に接続している。
ン型半導体装置の概略図である。以下、図面に従い詳細
に説明する。１５は平行する２本の横枠であり、この方
向に複数個の半導体装置が得られるように多連状となっ
ている。この横枠１５に対して直交するように図示しな
い縦枠が複数本設けられており、さらに隣り合う縦枠の
内側には、タイバー１６が所定間隔をおいて横枠１５に
対して垂直に設けられている。横枠１５及びタイバー１
６で囲まれた領域の中心部にはおのおの横枠１５と連結
したタブリード１７に支持されたタブ１８が後述する半
導体チップのベースとして設けられている。このタブ１
８上には上面にパッド１９が形成された半導体チップ２
０を固設できるようになっている。また、タイバー１６
の内側にはタブ１８に一端を近接させ他端をタイバー１
６に連結したインナーリード２１が延在しており、その
先端部におい【パッド１９と金線等のボンディングワイ
ヤ２２を介して電気的に接続している。
なお、各インナーリード２１に対応して、タイバー１６
と縦枠との間に実装基板等の外部装置と接続するための
アクタ−リード２３が互いに平行に形成されている。
と縦枠との間に実装基板等の外部装置と接続するための
アクタ−リード２３が互いに平行に形成されている。
ところで、従来第７図に示すようにパッド８の形成位置
がＸ−ｆ線（タブあるいはチップの長手方向の中央ＩＮ
）に対して線対称である場合、インナーリード９のレイ
アウトもｘ−ｘ’線に対して線対称に形成するのが通例
であるが、このようなインナーリード９のレイアウトで
は、ｘ−ｘ’＊ｔｔｃ対して反ゲート側にあるボンディ
ングワイヤ７ａ〜７ｄがゲート方向を向いているとして
も、ボンディングワイヤ７ｅ〜７ｈのループ方向は、レ
ジン流れ界面Ｒｅと平行となってしまう。
がＸ−ｆ線（タブあるいはチップの長手方向の中央ＩＮ
）に対して線対称である場合、インナーリード９のレイ
アウトもｘ−ｘ’線に対して線対称に形成するのが通例
であるが、このようなインナーリード９のレイアウトで
は、ｘ−ｘ’＊ｔｔｃ対して反ゲート側にあるボンディ
ングワイヤ７ａ〜７ｄがゲート方向を向いているとして
も、ボンディングワイヤ７ｅ〜７ｈのループ方向は、レ
ジン流れ界面Ｒｅと平行となってしまう。
従り【、レイアウト的にｘ−ｘ’線に対して左右対称に
設計でき５るスペースを有していたとしても、第１図に
示すように、インナーリード２１ｅ〜２１ｈをボンディ
ングワイヤ２２ｅ〜２２ｆのループ方向がレジン流れ界
面Ｒｅと直角あるいは直角に近い角度（以下、直角とし
て説明する）をもって当たるように、インナーリード２
１ｅ〜２１ｈの先端部をゲート側と反対方向に屈曲させ
、第１ボンディング点であるパッドよりインナーリード
の第２ポンディング点を反ゲート側に位置するようにし
ている。
設計でき５るスペースを有していたとしても、第１図に
示すように、インナーリード２１ｅ〜２１ｈをボンディ
ングワイヤ２２ｅ〜２２ｆのループ方向がレジン流れ界
面Ｒｅと直角あるいは直角に近い角度（以下、直角とし
て説明する）をもって当たるように、インナーリード２
１ｅ〜２１ｈの先端部をゲート側と反対方向に屈曲させ
、第１ボンディング点であるパッドよりインナーリード
の第２ポンディング点を反ゲート側に位置するようにし
ている。
なお、レジン流れ界面Ｒｅの形状はキャビティの形状及
びゲート位置で変わるのであらかじめ解析しておく。ま
た、インナーリード２１ａ〜２１ｄについても、インナ
ーリード２１ｅ〜２１ｈと同形状に形成しても良い。な
お、２４はレジンパッケージで封入される領域を示して
いる。
びゲート位置で変わるのであらかじめ解析しておく。ま
た、インナーリード２１ａ〜２１ｄについても、インナ
ーリード２１ｅ〜２１ｈと同形状に形成しても良い。な
お、２４はレジンパッケージで封入される領域を示して
いる。
次に、本発明の一実施例である半導体装置の製造方法に
ついて説明する。まず、本実施例のリードフレームＬの
各タブ１８上に半導体チップ２０を載置固定したのち、
パッド１９とインナーリード２１の先端部とをボンディ
ングワイヤ２２で連結する。次に、第３図に示すように
モールド金型（モールド金型については、工業調査会発
行電子材料別冊１９８７年版超ＬＳＩ製造・試験装置ガ
イドブックｐ１６０〜１６５参照）の下金型２５にリー
ドフレームＬをセットする。このとき、インナーリード
２１ｅ〜２１ｈと接続したボンディングワイヤ２２ｅ〜
２２ｈのループ方向の大部分がゲート方向へ指向するよ
うにリードフレームＬを下金型２５にセットしている。
ついて説明する。まず、本実施例のリードフレームＬの
各タブ１８上に半導体チップ２０を載置固定したのち、
パッド１９とインナーリード２１の先端部とをボンディ
ングワイヤ２２で連結する。次に、第３図に示すように
モールド金型（モールド金型については、工業調査会発
行電子材料別冊１９８７年版超ＬＳＩ製造・試験装置ガ
イドブックｐ１６０〜１６５参照）の下金型２５にリー
ドフレームＬをセットする。このとき、インナーリード
２１ｅ〜２１ｈと接続したボンディングワイヤ２２ｅ〜
２２ｈのループ方向の大部分がゲート方向へ指向するよ
うにリードフレームＬを下金型２５にセットしている。
次に、図示しない上金型を下降させて金線めし、レジン
をランナー２７、ゲート２６を介してキャビティ２８内
に注入していく。このとき、レジンはキャビティ２８内
を第２図で示すように、中央部が突出した円弧状態で流
れていく。キャビティ２８内へレジンを充填したのち、
所定時間加熱してレジンを硬化させたのち、リードフレ
ーム状態でつながった半導体装置を取り出し、さらに各
半導体装置を各々に分離する。
をランナー２７、ゲート２６を介してキャビティ２８内
に注入していく。このとき、レジンはキャビティ２８内
を第２図で示すように、中央部が突出した円弧状態で流
れていく。キャビティ２８内へレジンを充填したのち、
所定時間加熱してレジンを硬化させたのち、リードフレ
ーム状態でつながった半導体装置を取り出し、さらに各
半導体装置を各々に分離する。
ところで、本実施例では、レジン注入の際、従来のよう
にレジン流れ界面Ｒｅに対してボンディングワイヤ２２
ｅ〜２２ｈは横向きとならないので、圧力を受けると最
もワイヤ変形し易い横方向からの圧力が加わることがな
く、最も抵抗力のあるレジン流れ界面Ｒｅに対して直角
に当たることになる。従って、本実施例のリードフレー
ムを用いた場合、ワイヤ変形を最小限に押えることが可
能となる。
にレジン流れ界面Ｒｅに対してボンディングワイヤ２２
ｅ〜２２ｈは横向きとならないので、圧力を受けると最
もワイヤ変形し易い横方向からの圧力が加わることがな
く、最も抵抗力のあるレジン流れ界面Ｒｅに対して直角
に当たることになる。従って、本実施例のリードフレー
ムを用いた場合、ワイヤ変形を最小限に押えることが可
能となる。
第４図及び第５図は５ＩＰ（シングル・インライン・パ
ッケージ）型やＺＩＰ（ジグザグ・インライン・パッケ
ージ）型の半導体装置に本発明を適用した場合を示す。
ッケージ）型やＺＩＰ（ジグザグ・インライン・パッケ
ージ）型の半導体装置に本発明を適用した場合を示す。
従来の設計思想からでは、半導体チップ２９上のパッド
３０がＸ、−Ｘ、 ａに対してほぼ線対称に設けられて
いる場合、インナーリード３１ａ、３’ｌｂは、Ｘｔ
−Ｘ＋’ １ｌｉｉに対してインナーリード３１ｃ、３
１ｄと線対称となるが、レジン流れ界面に対して、イン
ナーリード３１ａ。
３０がＸ、−Ｘ、 ａに対してほぼ線対称に設けられて
いる場合、インナーリード３１ａ、３’ｌｂは、Ｘｔ
−Ｘ＋’ １ｌｉｉに対してインナーリード３１ｃ、３
１ｄと線対称となるが、レジン流れ界面に対して、イン
ナーリード３１ａ。
３１ｂと接続しているボンディングワイヤ３２ａ。
３２ｂが横向きとなって当たるため変形し易くなる。よ
って、レジン流れ界面に対して直角にボンディングワイ
ヤ３２ａ、３２ｂが当たるように、インナーリード３１
ａ、３１ｂのレイアウトを変更している。
って、レジン流れ界面に対して直角にボンディングワイ
ヤ３２ａ、３２ｂが当たるように、インナーリード３１
ａ、３１ｂのレイアウトを変更している。
第５図は、半導体チップ３３上にパッド３４がＸｓ
Ｘｔ’線に対して非対称に形成されているＤＩＰ（デエ
アル・インライン・パッケージ）Ｗの半導体装置に、本
発明を適用した場合を示している。
Ｘｔ’線に対して非対称に形成されているＤＩＰ（デエ
アル・インライン・パッケージ）Ｗの半導体装置に、本
発明を適用した場合を示している。
本実施例ではパッド３４ａ、３４ｂが極端に図面右寄り
となっているため、それらのパッドと接続するインナー
リード３５ａ、３５ｂの先端部をパッド３４ａ、３４ｂ
より反ゲート方向に配設するスペースがないので本発明
は適用していない。しかし、インナーリード３５．ｃ、
３５ｄでは、その先端部をパッド３４ｃ、３４ｄより反
ゲート方向に配設するスペースがあるので、ボンディン
グワイヤ３６ｃ、３６ｄをレジン流れ界面に対して直角
に当てられるようにインナーリード形状を制御し、ワイ
ヤ変形に対して強くしている。
となっているため、それらのパッドと接続するインナー
リード３５ａ、３５ｂの先端部をパッド３４ａ、３４ｂ
より反ゲート方向に配設するスペースがないので本発明
は適用していない。しかし、インナーリード３５．ｃ、
３５ｄでは、その先端部をパッド３４ｃ、３４ｄより反
ゲート方向に配設するスペースがあるので、ボンディン
グワイヤ３６ｃ、３６ｄをレジン流れ界面に対して直角
に当てられるようにインナーリード形状を制御し、ワイ
ヤ変形に対して強くしている。
第６Ａ図は短リード側のインナーリード３７をＴ字状に
形成したものである。この場合、特にインナーリード形
状を変更せずに、レジン流れ界面Ｒｅに対して直角にボ
ンディングワイヤ３８を張ることが可能となる。
形成したものである。この場合、特にインナーリード形
状を変更せずに、レジン流れ界面Ｒｅに対して直角にボ
ンディングワイヤ３８を張ることが可能となる。
いま、インナーリードとパッドとの相対的位置関係が異
なる場合、例えばインナーリード３７ａとパッド３９ａ
、インナーリード３７ｂとパッド３９ｂとの関係で説明
すると、第６Ｂ図に示すように、インナーリード３７ａ
（あるいは３７ｂ）への第２ボンディング点の位置を、
斜線領域Ｈ内でレジン流れ界面ＲｅＫ対して各ボンディ
ングワイヤ３８ａ、３８ｂが直角に当接できるように第
２ボンディング点の位置を自由に選択できる。従って、
インナーリード３７をＴ字状に形成すると、パッドの位
置に応じてレジン流れ界面Ｒｅと直角にボンディングワ
イヤが当たるように、各インナーリードの先端形状を考
慮する必要はない。
なる場合、例えばインナーリード３７ａとパッド３９ａ
、インナーリード３７ｂとパッド３９ｂとの関係で説明
すると、第６Ｂ図に示すように、インナーリード３７ａ
（あるいは３７ｂ）への第２ボンディング点の位置を、
斜線領域Ｈ内でレジン流れ界面ＲｅＫ対して各ボンディ
ングワイヤ３８ａ、３８ｂが直角に当接できるように第
２ボンディング点の位置を自由に選択できる。従って、
インナーリード３７をＴ字状に形成すると、パッドの位
置に応じてレジン流れ界面Ｒｅと直角にボンディングワ
イヤが当たるように、各インナーリードの先端形状を考
慮する必要はない。
次に本実施例の作用効果について説明する。
（１）ペースの長手側辺に近接しており、かつそのペー
ス長手側辺中央からゲートに近い位置に配設されたイン
ナーリードにおいて、パッドの位置よりもインナーリー
ドの、ボンディング点の位置が反ゲート方向にくるよう
に屈曲させることにより、ボンディングワイヤがレジン
注入時のレジン流れ界面に対し℃直角に当たるので、レ
ジン流れ界面がボンディングワイヤと当接した際の応力
を低減でき、ワイヤ変形を最小限に低減できるという効
果が得られる。
ス長手側辺中央からゲートに近い位置に配設されたイン
ナーリードにおいて、パッドの位置よりもインナーリー
ドの、ボンディング点の位置が反ゲート方向にくるよう
に屈曲させることにより、ボンディングワイヤがレジン
注入時のレジン流れ界面に対し℃直角に当たるので、レ
ジン流れ界面がボンディングワイヤと当接した際の応力
を低減でき、ワイヤ変形を最小限に低減できるという効
果が得られる。
（２）ボンディングワイヤのワイヤループ方向をレジン
注入時のレジン流れ界面に対して直角に当たるように制
御することにより、レジン流れ界面と当接したときにレ
ジン流れ界面から受ける抵抗を最小限にすることができ
るので、ワイヤ変形を防止でき、信頼性が極めて高い半
導体装置が得られるという効果がある。
注入時のレジン流れ界面に対して直角に当たるように制
御することにより、レジン流れ界面と当接したときにレ
ジン流れ界面から受ける抵抗を最小限にすることができ
るので、ワイヤ変形を防止でき、信頼性が極めて高い半
導体装置が得られるという効果がある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、リードフレ
ームではなくテープキャリアにおいても適用することが
できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、リードフレ
ームではなくテープキャリアにおいても適用することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、レジン注入時、レジン流れ界面と当接してボ
ンディングワイヤが変形するのを防止でき、しかも信頼
性が高い半導体装置が得られるという効果がある。
ンディングワイヤが変形するのを防止でき、しかも信頼
性が高い半導体装置が得られるという効果がある。
第１図は、本発明の一実施例である半導体装置の概略図
、 第２図は、本発明の一実施例である半導体装置の作用説
明図、 第３図は、本発明の一実施例である半導体装置の製造方
法説明図、 第４〜第６Ａ図は本発明の他の実施例である半導体装置
の概略説明図、 第６Ｂ図は、第６Ａ図の半導体装置の説明図、第７図は
、従来のリードフレームの概略構成図、第８図は、第７
図のインナーリードの作用説明図である。 １５・・・横枠、１６・・・タイバー、１７・・・タブ
リード、１８・・・タブ、１９，３０，３４．３９・・
・パッド、２０・・・ペレット、２１．３１，３５．３
７・・・インナーリード、２２，３２，３６．３８・・
・ボンディングワイヤ、２３・・・アウターリード、２
４・・・レジンパッケージ、２５・・・下金型、２６・
・・ゲート、２７・・・ランナー、２８・・・キャビテ
ィ、２９・・・半導体チップ。 第 １ 図 第２図 Ｚ／ −イきグーリード Ｚ２−ぶパ〉テ′に７′ワイヤ 第３図 第 ４ 図 Ｙ′ 第 ５ 図 第６８図 第６Ａ図
、 第２図は、本発明の一実施例である半導体装置の作用説
明図、 第３図は、本発明の一実施例である半導体装置の製造方
法説明図、 第４〜第６Ａ図は本発明の他の実施例である半導体装置
の概略説明図、 第６Ｂ図は、第６Ａ図の半導体装置の説明図、第７図は
、従来のリードフレームの概略構成図、第８図は、第７
図のインナーリードの作用説明図である。 １５・・・横枠、１６・・・タイバー、１７・・・タブ
リード、１８・・・タブ、１９，３０，３４．３９・・
・パッド、２０・・・ペレット、２１．３１，３５．３
７・・・インナーリード、２２，３２，３６．３８・・
・ボンディングワイヤ、２３・・・アウターリード、２
４・・・レジンパッケージ、２５・・・下金型、２６・
・・ゲート、２７・・・ランナー、２８・・・キャビテ
ィ、２９・・・半導体チップ。 第 １ 図 第２図 Ｚ／ −イきグーリード Ｚ２−ぶパ〉テ′に７′ワイヤ 第３図 第 ４ 図 Ｙ′ 第 ５ 図 第６８図 第６Ａ図
Claims (1)
- 【特許請求の範囲】 １、上面にパッドが形成されている半導体チップを載置
するためのベースと、前記ベース近傍にまで延在しボン
ディングワイヤを介してパッドと接続するインナーリー
ドを複数本有するリードフレームにおいて、前記ベース
の長手側辺に近接しており、かつそのベース長手側辺中
央からゲートに近い位置に配設されたインナーリードを
反ゲート方向に屈曲させ、レジンを注入した際に、その
レジン流れ界面に対してボンディングワイヤが直角ある
いはほぼ直角に当たるように形成されていることを特徴
とするリードフレーム。 ２、ベース上に取付けられた半導体チップと、前記チッ
プ近傍まで延在形成された複数のインナーリードと、前
記チップ上面に形成されているパッドとインナーリード
の先端部とを接続するボンディングワイヤと、それらを
一体的に封止するレジンパッケージからなる半導体装置
において、前記ベースの長手側辺に近接しており、かつ
長手側辺中央からゲートに近い位置に配設されたインナ
ーリードと接続するボンディングワイヤは、レジン流れ
界面に対して直角あるいはほぼ直角に接するように、そ
のループ方向が制御されていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327089A JPH01170034A (ja) | 1987-12-25 | 1987-12-25 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327089A JPH01170034A (ja) | 1987-12-25 | 1987-12-25 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170034A true JPH01170034A (ja) | 1989-07-05 |
Family
ID=18195172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62327089A Pending JPH01170034A (ja) | 1987-12-25 | 1987-12-25 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170034A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994027320A1 (en) * | 1993-05-07 | 1994-11-24 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
| EP0911874A3 (en) * | 1997-10-22 | 1999-08-18 | Nec Corporation | Management of a lateral deflection amount of a metal wire in a semiconductor device |
| JP2009049072A (ja) * | 2007-08-15 | 2009-03-05 | Panasonic Corp | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 |
| EP3349240A1 (en) * | 2016-12-27 | 2018-07-18 | Renesas Electronics Corporation | A method for manufacturing a semiconductor device |
-
1987
- 1987-12-25 JP JP62327089A patent/JPH01170034A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994027320A1 (en) * | 1993-05-07 | 1994-11-24 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
| US5437095A (en) * | 1993-05-07 | 1995-08-01 | National Semiconductor Corporation | Method of making plastic encapsulated integrated circuit package |
| EP0911874A3 (en) * | 1997-10-22 | 1999-08-18 | Nec Corporation | Management of a lateral deflection amount of a metal wire in a semiconductor device |
| JP2009049072A (ja) * | 2007-08-15 | 2009-03-05 | Panasonic Corp | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 |
| EP3349240A1 (en) * | 2016-12-27 | 2018-07-18 | Renesas Electronics Corporation | A method for manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JPH10214857A (ja) | 半導体装置およびその製造方法 | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| US20060099740A1 (en) | High density direct connect loc assembly | |
| JPH0399445A (ja) | 樹脂封止型半導体装置 | |
| JPH03263334A (ja) | 樹脂封止型半導体装置 | |
| JPH01170034A (ja) | リードフレーム及び半導体装置 | |
| US5780772A (en) | Solution to mold wire sweep in fine pitch devices | |
| JP2000058578A (ja) | 半導体装置 | |
| JPH06302638A (ja) | 半導体装置 | |
| JPS63255953A (ja) | 絶縁物封止型回路装置 | |
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| US5731962A (en) | Semiconductor device free from short-circuit due to resin pressure in mold | |
| JPH08236564A (ja) | 半導体装置 | |
| JP2534545B2 (ja) | 電子部品搭載用基板 | |
| JP2969301B2 (ja) | 半導体装置 | |
| JPS6248375B2 (ja) | ||
| JPH01315149A (ja) | 半導体装置の製造方法 | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JP2002373964A (ja) | リードフレーム | |
| KR950003908B1 (ko) | 반도체 리드 프레임 | |
| JP2581278B2 (ja) | 半導体装置 | |
| JPH1126490A (ja) | 半導体装置 | |
| JPH02281636A (ja) | 樹脂封止型半導体装置 |