JPS6248375B2 - - Google Patents
Info
- Publication number
- JPS6248375B2 JPS6248375B2 JP55164559A JP16455980A JPS6248375B2 JP S6248375 B2 JPS6248375 B2 JP S6248375B2 JP 55164559 A JP55164559 A JP 55164559A JP 16455980 A JP16455980 A JP 16455980A JP S6248375 B2 JPS6248375 B2 JP S6248375B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- wire
- pellet
- injection direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000008188 pellet Substances 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 10
- 230000007547 defect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はレジンモールド型の半導体装置に関す
るものである。
るものである。
従来、トランジスタや集積回路(IC)の如き
半導体装置においては、第1図に示すように、半
導体チツプであるペレツト10を取り付けるため
のリードフレームのタブ部12は通常正方形の形
状を有し、その2辺はパツケージの長さ方向すな
わち矢印Aで示すモールド用レジンの注入方向に
対して平行方向に配置され、かつリードフレーム
のインナーリード部14の先端が正方形の各辺に
対して臨む位置に配置されている。
半導体装置においては、第1図に示すように、半
導体チツプであるペレツト10を取り付けるため
のリードフレームのタブ部12は通常正方形の形
状を有し、その2辺はパツケージの長さ方向すな
わち矢印Aで示すモールド用レジンの注入方向に
対して平行方向に配置され、かつリードフレーム
のインナーリード部14の先端が正方形の各辺に
対して臨む位置に配置されている。
そのため、ペレツト10のボンデイングパツド
部16とインナーリード部14の先端部との間を
結線するワイヤ18は、インナーリード部14が
タブ吊り用リード部20と平行方向に配向されて
いる部分についてはモールド用レジンの注入方向
Aに対してほぼ順方向であるが、他の部分につい
てはモールド用レジンの注入方向Aに対してほぼ
直角またはそれに近い方向に配向されることにな
る。
部16とインナーリード部14の先端部との間を
結線するワイヤ18は、インナーリード部14が
タブ吊り用リード部20と平行方向に配向されて
いる部分についてはモールド用レジンの注入方向
Aに対してほぼ順方向であるが、他の部分につい
てはモールド用レジンの注入方向Aに対してほぼ
直角またはそれに近い方向に配向されることにな
る。
その場合、モールド用レジンがかなり粘性を有
することとも相まつて、レジン注入方向Aに対し
て直角またはそれに近い大きい角度をなすワイヤ
はレジン注入時に相当大きなレジン流れ抵抗を受
ける。
することとも相まつて、レジン注入方向Aに対し
て直角またはそれに近い大きい角度をなすワイヤ
はレジン注入時に相当大きなレジン流れ抵抗を受
ける。
その結果、大きなレジン流れ抵抗を受けたワイ
ヤは二点鎖線で示すようにレジン注入方向Aに向
けて流されたり倒されたりし、隣接するワイヤに
接触してシヨート不良を起したり、あるいは特定
のピン間において絶縁抵抗が小さくなり、所要の
電気特性が得られなくなるという問題が生じるこ
とがあつた。また、ワイヤのボンデイング部がレ
ジンの流れ抵抗により切断されてワイヤが断線
し、不良品となつてしまうというおそれさえある
ので、製品の信頼性にも問題が生じることが考え
られる。
ヤは二点鎖線で示すようにレジン注入方向Aに向
けて流されたり倒されたりし、隣接するワイヤに
接触してシヨート不良を起したり、あるいは特定
のピン間において絶縁抵抗が小さくなり、所要の
電気特性が得られなくなるという問題が生じるこ
とがあつた。また、ワイヤのボンデイング部がレ
ジンの流れ抵抗により切断されてワイヤが断線
し、不良品となつてしまうというおそれさえある
ので、製品の信頼性にも問題が生じることが考え
られる。
本発明はワイヤがモールド用レジンの注入によ
り接触や断線を生じることを阻止し、製品の信頼
性、歩留りを向上させうる半導体装置を提供する
ことを目的とするものである。
り接触や断線を生じることを阻止し、製品の信頼
性、歩留りを向上させうる半導体装置を提供する
ことを目的とするものである。
以下、本発明を図面に示す実施例にしたがつて
さらに説明する。
さらに説明する。
第2図は本発明による半導体装置の一実施例の
ペレツト取付部を示す部分的拡大平面図である。
ペレツト取付部を示す部分的拡大平面図である。
本実施例においては、リードフレームのペレツ
ト取付部であるタブ部12は正方形の形状を有
し、該タブ部12上にペレツト10が取り付けら
れている。このタブ部12はその四辺のすべてが
レジン注入方向Aに対して45゜の角度をなすよう
配置されている。また、タブ部12の四辺の各辺
には、リードフレームのインナーリード部14の
先端が互いに等間隔で臨んでいる。
ト取付部であるタブ部12は正方形の形状を有
し、該タブ部12上にペレツト10が取り付けら
れている。このタブ部12はその四辺のすべてが
レジン注入方向Aに対して45゜の角度をなすよう
配置されている。また、タブ部12の四辺の各辺
には、リードフレームのインナーリード部14の
先端が互いに等間隔で臨んでいる。
したがつて、本実施例の場合、ペレツト10の
ボンデイングパツド部16とインナーリード部1
4とを結線するワイヤ18はレジン注入方向Aに
対して全部ほぼ順方向に配線されている。その結
果、本実施例においては、モールド用レジンの注
入に伴うワイヤ18へのレジンの流れ抵抗は小さ
いので、ワイヤ18の流れや変形、接触、断線を
起こすことを阻止することが可能となる。また、
それにより、ワイヤ18の線径を小さくすること
ができるので、特に金(Au)で作られているワ
イヤの場合には材料費の大幅な低減を図ることも
可能となる。
ボンデイングパツド部16とインナーリード部1
4とを結線するワイヤ18はレジン注入方向Aに
対して全部ほぼ順方向に配線されている。その結
果、本実施例においては、モールド用レジンの注
入に伴うワイヤ18へのレジンの流れ抵抗は小さ
いので、ワイヤ18の流れや変形、接触、断線を
起こすことを阻止することが可能となる。また、
それにより、ワイヤ18の線径を小さくすること
ができるので、特に金(Au)で作られているワ
イヤの場合には材料費の大幅な低減を図ることも
可能となる。
しかも、本発明においては、タブ部12の配置
およびインナーリード部14の先端側の形状を変
更するだけでよく、半導体装置そのものの形状は
第3図に示すように通常のものと同様であり、外
形変更による不具合は何ら発生しない。第3図に
おいて、符号22はモールドされたレジンよりな
るパツケージ、24はリードフレームのアウター
リード部である。
およびインナーリード部14の先端側の形状を変
更するだけでよく、半導体装置そのものの形状は
第3図に示すように通常のものと同様であり、外
形変更による不具合は何ら発生しない。第3図に
おいて、符号22はモールドされたレジンよりな
るパツケージ、24はリードフレームのアウター
リード部である。
なお、前記実施例では、タブ部12を正方形と
し、かつその各辺のすべてがレジン注入方向に対
して45゜の角度となるよう配置したが、タブ部1
2は正方形以外の四角形としたり、レジン注入方
向に対して45゜以外の角度で配置してもよく、勿
論、四角形以外のタブ形状を用いてもよい。
し、かつその各辺のすべてがレジン注入方向に対
して45゜の角度となるよう配置したが、タブ部1
2は正方形以外の四角形としたり、レジン注入方
向に対して45゜以外の角度で配置してもよく、勿
論、四角形以外のタブ形状を用いてもよい。
また、本発明はトランスフアモールド方式によ
るレジンモールドの他、インジエクシヨンモール
ド方式等、粘性物を利用した半導体装置のパツケ
ージ封止に広く適用することができる。
るレジンモールドの他、インジエクシヨンモール
ド方式等、粘性物を利用した半導体装置のパツケ
ージ封止に広く適用することができる。
以上説明したように、本発明によれば、モール
ド用レジンの注入によるワイヤの流れ、変形、接
触、断線等の不具合を阻止できるので、信頼性、
歩留りを大幅に向上させることができ、またワイ
ヤの線径を小さくしてコストの低減を図ることも
可能となる。
ド用レジンの注入によるワイヤの流れ、変形、接
触、断線等の不具合を阻止できるので、信頼性、
歩留りを大幅に向上させることができ、またワイ
ヤの線径を小さくしてコストの低減を図ることも
可能となる。
第1図は従来の半導体装置におけるペレツト取
付部の部分的拡大平面図、第2図は本発明の半導
体装置の一実施例におけるペレツト取付部の部分
的拡大平面図、第3図は本発明の半導体装置の外
形の一例を示す斜視図である。 10……ペレツト、12……リードフレームの
タブ部、14……インナーリード部、16……ボ
ンデイングパツド部、18……ワイヤ、20……
タブ吊り用リード部、22……パツケージ、24
……アウターリード部。
付部の部分的拡大平面図、第2図は本発明の半導
体装置の一実施例におけるペレツト取付部の部分
的拡大平面図、第3図は本発明の半導体装置の外
形の一例を示す斜視図である。 10……ペレツト、12……リードフレームの
タブ部、14……インナーリード部、16……ボ
ンデイングパツド部、18……ワイヤ、20……
タブ吊り用リード部、22……パツケージ、24
……アウターリード部。
Claims (1)
- 【特許請求の範囲】 1 半導体ペレツトを取り付けるリードフレーム
のタブ部を、半導体ペレツトのボンデイングパツ
ド部とリードフレームのインナーリード部とを結
線するワイヤの方向がモールド用レジンの注入方
向に対してほぼ順方向となるよう配置した半導体
装置。 2 前記タブ部が四角形の形状を有し、この四角
形の各辺がモールド用レジンの注入方向に対して
約45゜の角度をなすよう配置されていることを特
徴とする特許請求の範囲第1項記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55164559A JPS5789230A (en) | 1980-11-25 | 1980-11-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55164559A JPS5789230A (en) | 1980-11-25 | 1980-11-25 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19440388A Division JPH01315149A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5789230A JPS5789230A (en) | 1982-06-03 |
JPS6248375B2 true JPS6248375B2 (ja) | 1987-10-13 |
Family
ID=15795458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55164559A Granted JPS5789230A (en) | 1980-11-25 | 1980-11-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5789230A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
US5296743A (en) * | 1993-05-07 | 1994-03-22 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
JP2001168400A (ja) * | 1999-12-09 | 2001-06-22 | Rohm Co Ltd | ケース付チップ型発光装置およびその製造方法 |
-
1980
- 1980-11-25 JP JP55164559A patent/JPS5789230A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5789230A (en) | 1982-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1040747A (en) | Integrated circuit package utilizing novel heat sink structure | |
US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
JPH0783036B2 (ja) | キヤリアテープ | |
KR0174341B1 (ko) | 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법 | |
US5289033A (en) | Packaging of semiconductor chips with resin | |
US5214846A (en) | Packaging of semiconductor chips | |
JPH0455341B2 (ja) | ||
JPS6248375B2 (ja) | ||
JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
JPH01315149A (ja) | 半導体装置の製造方法 | |
JPH0233961A (ja) | リードフレーム | |
JP3218816B2 (ja) | 半導体装置 | |
JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
JPS6244531Y2 (ja) | ||
JPS5812736B2 (ja) | ジユシフウシガタハンドウタイソウチ | |
JPH02278857A (ja) | 樹脂封止型半導体装置 | |
JP2855787B2 (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
KR920004364B1 (ko) | 반도체부품용 리드프레임 패드 | |
JPS60226152A (ja) | リ−ドフレ−ム | |
JPH01206652A (ja) | 半導体装置 | |
JPH05335460A (ja) | Icリードフレーム | |
JPH05259208A (ja) | 半導体装置及びその製造方法 | |
JPS63181358A (ja) | 半導体装置及びその製造方法 | |
JPH0637244A (ja) | 半導体装置 |