JPH01315149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01315149A JPH01315149A JP19440388A JP19440388A JPH01315149A JP H01315149 A JPH01315149 A JP H01315149A JP 19440388 A JP19440388 A JP 19440388A JP 19440388 A JP19440388 A JP 19440388A JP H01315149 A JPH01315149 A JP H01315149A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- resin
- lead
- pellet
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011347 resin Substances 0.000 claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 32
- 239000008188 pellet Substances 0.000 claims abstract description 18
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 abstract description 14
- 239000007924 injection Substances 0.000 abstract description 14
- 239000000725 suspension Substances 0.000 abstract description 5
- 238000009434 installation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体技術分野に属するもので、特にその分野
におけるレジンモールド型の半導体装置の製造方法に関
するものである。
におけるレジンモールド型の半導体装置の製造方法に関
するものである。
［従来技術］
従来、トランジスタや集積回路（ＩＣ）の如き半導体装
置においては、第１図に示すように、半導体チップであ
るペレット１ｏを取り付けるためのリードフレームのタ
ブ部１２は通常正方形の形状を有し、その２辺はパッケ
ージの長さ方向すなわち矢印Ａで示すモールド用レジン
の注入方向に対して平行方向に配置され、かつリードフ
レームのインナーリード部１４の先端が正方形の各辺に
対して臨む位置に配置されている。
置においては、第１図に示すように、半導体チップであ
るペレット１ｏを取り付けるためのリードフレームのタ
ブ部１２は通常正方形の形状を有し、その２辺はパッケ
ージの長さ方向すなわち矢印Ａで示すモールド用レジン
の注入方向に対して平行方向に配置され、かつリードフ
レームのインナーリード部１４の先端が正方形の各辺に
対して臨む位置に配置されている。
そのため、ペレット１０のボンディングパッド部１６と
インナーリード部１４の先端部との間を結線するワイヤ
１８は、インナーリード部１４がタブ吊り用リード部２
０と平行方向に配置されている部分についてはモールド
用レジンの注入方向Ａに対してほぼ順方向であるが、他
の部分についてはモールド用レジンの注入方向Ａに対し
てほぼ直角またはそれに近い方向に配向されることにな
る。
インナーリード部１４の先端部との間を結線するワイヤ
１８は、インナーリード部１４がタブ吊り用リード部２
０と平行方向に配置されている部分についてはモールド
用レジンの注入方向Ａに対してほぼ順方向であるが、他
の部分についてはモールド用レジンの注入方向Ａに対し
てほぼ直角またはそれに近い方向に配向されることにな
る。
［発明が解決しようとする課題］
上述の場合、モールド用レジンがかなりの粘性を有する
ことがゆえに、レジン注入方向Ａに対して直角またはそ
れに近い大きい角度をなすワイヤはレジン注入時に相当
大きなレジン流れ抵抗を受ける。
ことがゆえに、レジン注入方向Ａに対して直角またはそ
れに近い大きい角度をなすワイヤはレジン注入時に相当
大きなレジン流れ抵抗を受ける。
その結果、大きなレジン流れ抵抗を受けたワイヤは二点
鎖線で示すようにレジン注入方向Ａに向けて流されたり
倒されたり゛し、隣接するワイヤに接触してショート不
良を起したりする。さらには特定のピン間において絶縁
抵抗が小さくなり、所要の電気特性が得られなくなると
いう問題が生じることがあった。また、ワイヤのボンデ
ィング部がレジンの流れ抵抗により切断されてワイヤが
断線し、不良品となってしまうというおそれさえあるの
で、製品の信頼性にも問題が生じることが考えられる。
鎖線で示すようにレジン注入方向Ａに向けて流されたり
倒されたり゛し、隣接するワイヤに接触してショート不
良を起したりする。さらには特定のピン間において絶縁
抵抗が小さくなり、所要の電気特性が得られなくなると
いう問題が生じることがあった。また、ワイヤのボンデ
ィング部がレジンの流れ抵抗により切断されてワイヤが
断線し、不良品となってしまうというおそれさえあるの
で、製品の信頼性にも問題が生じることが考えられる。
本発明はワイヤがモールド用レジンの注入により接触
や断線を生じることを阻止し。
や断線を生じることを阻止し。
製品の信頼性、歩留りを向上させつる半導体装置の製造
方法を提供することを目的とするものである。
方法を提供することを目的とするものである。
［課題を解決するための手段］
上記目的を達成するための本発明は、
（１）半導体チップが取り付けられるところの四角形を
成すタブ部と、そのタブ部の互いに隣合う辺が交差する
角部に連接するタブ吊り用リードと。
成すタブ部と、そのタブ部の互いに隣合う辺が交差する
角部に連接するタブ吊り用リードと。
端部がそのタブ部の各辺にそれぞれ近接する複数のリー
ド部とを有するリードフレームを用意する工程。
ド部とを有するリードフレームを用意する工程。
（２）複数のボンディングパッド部を有する半導体ペレ
ットを上記タブ部に取り付ける工程、（３）上記ボンデ
ィングパッド部と上記リード部の端部とをワイヤで結線
する工程。
ットを上記タブ部に取り付ける工程、（３）上記ボンデ
ィングパッド部と上記リード部の端部とをワイヤで結線
する工程。
（４）上記タブ部の各辺に対して約４５°の角度をなす
方向からであって、かつ上記タブ吊り用リードに沿うよ
うにしてモールド用レジンを注入し、上記半導体ペレッ
ト、ワイヤおよび複数のリードの端部をモールドする工
程、 とを含む半導体装置の製造方法にある。
方向からであって、かつ上記タブ吊り用リードに沿うよ
うにしてモールド用レジンを注入し、上記半導体ペレッ
ト、ワイヤおよび複数のリードの端部をモールドする工
程、 とを含む半導体装置の製造方法にある。
［実施例］
本発明の場合、ペレット１０のボンディングパッド部１
６とインナーリード部 １４とを結線するワイヤ１８はレジン注入方向Ａに対し
て全部はぼ順方向に配線されている。その結果、本実施
例においては、モールド用レジンの注入に伴うワイヤ１
８へのレジンの流れ抵抗は小さいので、ワイヤ１８の流
れや変形、接触、断線を起こすことを阻止することが可
能となる。
６とインナーリード部 １４とを結線するワイヤ１８はレジン注入方向Ａに対し
て全部はぼ順方向に配線されている。その結果、本実施
例においては、モールド用レジンの注入に伴うワイヤ１
８へのレジンの流れ抵抗は小さいので、ワイヤ１８の流
れや変形、接触、断線を起こすことを阻止することが可
能となる。
第２図は本発明による半導体装置の一実施例のペレット
取付部を示す部分的拡大平面図であり、特にワイヤボン
ディング後のモールド（レジン注入）状態を示している
。
取付部を示す部分的拡大平面図であり、特にワイヤボン
ディング後のモールド（レジン注入）状態を示している
。
本実施例においては、リードフレームのペレット取付部
であるタブ部１２は正方形の形状を有し、該タブ部１２
上にペレット１０が取り付けられている。このタブ部１
２には互いに隣り合うタブ辺（ａ、ｂ；ｃ、ｄ）が交差
する角部にはそれぞれタブ吊り用リード２０ａ、２０ｂ
が連接している。
であるタブ部１２は正方形の形状を有し、該タブ部１２
上にペレット１０が取り付けられている。このタブ部１
２には互いに隣り合うタブ辺（ａ、ｂ；ｃ、ｄ）が交差
する角部にはそれぞれタブ吊り用リード２０ａ、２０ｂ
が連接している。
そして、第２図から明らかなように、タブ部の四辺（ａ
ｎ ｂ＋ Ｑ＋ ｄ）に対して４５″の角度をなすよう
な方向Ａよりタブ吊り用リード２０ａに沿ってレジンが
注入される。また、タブ部１２の四辺の各辺には、リー
ドフレームのインナーリード部１４の先端が互いに等間
隔で臨んでいる。
ｎ ｂ＋ Ｑ＋ ｄ）に対して４５″の角度をなすよう
な方向Ａよりタブ吊り用リード２０ａに沿ってレジンが
注入される。また、タブ部１２の四辺の各辺には、リー
ドフレームのインナーリード部１４の先端が互いに等間
隔で臨んでいる。
したがって、本実施例の場合、ペレット１０のボンディ
ングパッド部１６とインナーリード部１４とを結線する
ワイヤ１８はレジン注入方向Ａに対して全部はぼ順方向
に配線されている。
ングパッド部１６とインナーリード部１４とを結線する
ワイヤ１８はレジン注入方向Ａに対して全部はぼ順方向
に配線されている。
［発明の効果］
本発明においては、モールド用レジンの注入に伴うワイ
ヤ１８へのレジンの流れ抵抗は小さいので、ワイヤ１８
の流れや変形、接触、断線を起こすことを阻止すること
が可能となる。
ヤ１８へのレジンの流れ抵抗は小さいので、ワイヤ１８
の流れや変形、接触、断線を起こすことを阻止すること
が可能となる。
また、本発明によればタブ吊り用リード２０ａ。
２０ｂに沿ってレジンが注入（圧入）されるため、その
レジン注入時のレジン圧によりタブ吊り用す−ドおよび
タブ部の移動（ゆれ）や変形がなく。
レジン注入時のレジン圧によりタブ吊り用す−ドおよび
タブ部の移動（ゆれ）や変形がなく。
ワイヤの変形や断線が生じにくくなる。この結果信頼性
、歩留りを大幅に向上させることができる。
、歩留りを大幅に向上させることができる。
またさらに、上記作用効果にともなって、ワイヤ１８の
線径を小さくすることができるので、特に金（Ａｕ）で
作られているワイヤの場合には材料費の大幅な低減を図
ることも可能となる。
線径を小さくすることができるので、特に金（Ａｕ）で
作られているワイヤの場合には材料費の大幅な低減を図
ることも可能となる。
本発明においては、タブ部１２の配置およびインナーリ
ード部１４の先端側の形状を変更するだけでよく、半導
体装置そのものの形状は第３図に示すように通常のもの
と同様であり、パッケージ外形の変更による不具合は何
ら発生しない。第３図において、符号２２はモールドさ
れたレジンよりなるパッケージ、２４はリードフレーム
のアウターリード部である。
ード部１４の先端側の形状を変更するだけでよく、半導
体装置そのものの形状は第３図に示すように通常のもの
と同様であり、パッケージ外形の変更による不具合は何
ら発生しない。第３図において、符号２２はモールドさ
れたレジンよりなるパッケージ、２４はリードフレーム
のアウターリード部である。
なお、前記実施例では、タブ部１２を正方形とし、かつ
その各辺のすべてがレジン注入方向に対して４５°の角
度となるよう配置したが、タブ部１２は正方形以外の四
角形としたタブ形状であってもよい。
その各辺のすべてがレジン注入方向に対して４５°の角
度となるよう配置したが、タブ部１２は正方形以外の四
角形としたタブ形状であってもよい。
本発明はレジンを圧入するトランスファモールド方式を
利用した半導体装置のパッケージ封止に広く適用するこ
とができる。
利用した半導体装置のパッケージ封止に広く適用するこ
とができる。
第１図は従来の半導体装置におけるペレット取付部の部
分的拡大平面図、 第２図は本発明の半導体装置の一実施例におけるペレッ
ト取付部の部分的拡大平面図、第３図は本発明の半導体
装置の外形の一例を示す斜視図である。 １０・・・ペレット、１２・・・リードフレームのタブ
部、１４・・・インナーリード部、１６・・・ボンディ
ングパッド部、１８・・・ワイヤ、２０ａ、２０ｂ・・
・タブ吊り用リード部、２２・・・パッケージ、２４・
・・アウターリード部。 峯 １ Ｂ 第 Ｚ 図 第 ３ 閏
分的拡大平面図、 第２図は本発明の半導体装置の一実施例におけるペレッ
ト取付部の部分的拡大平面図、第３図は本発明の半導体
装置の外形の一例を示す斜視図である。 １０・・・ペレット、１２・・・リードフレームのタブ
部、１４・・・インナーリード部、１６・・・ボンディ
ングパッド部、１８・・・ワイヤ、２０ａ、２０ｂ・・
・タブ吊り用リード部、２２・・・パッケージ、２４・
・・アウターリード部。 峯 １ Ｂ 第 Ｚ 図 第 ３ 閏
Claims (1)
- 【特許請求の範囲】 １、（１）半導体チップが取り付けられるところの四角
形を成すタブ部と、そのタブ部の互いに隣合う辺が交差
する角部に連接するタブ吊り用リードと、端部がそのタ
ブ部の各辺にそれぞれ近接する複数のリード部とを有す
るリードフレームを用意する工程、 （２）複数のボンディングパッド部を有する半導体ペレ
ットを上記タブ部に取り付ける工程、（３）上記ボンデ
ィングパッド部と上記リード部の端部とをワイヤで結線
する工程、 （４）上記タブ部の各辺に対して約４５゜の角度をなす
方向からであって、かつ上記タブ吊り用リードに沿うよ
うにしてモールド用レジンを注入し、上記半導体ペレッ
ト、ワイヤおよび複数のリードの端部をモールドする工
程、 とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440388A JPH01315149A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440388A JPH01315149A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55164559A Division JPS5789230A (en) | 1980-11-25 | 1980-11-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01315149A true JPH01315149A (ja) | 1989-12-20 |
Family
ID=16324023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19440388A Pending JPH01315149A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01315149A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
| EP0484992A2 (en) * | 1990-10-29 | 1992-05-13 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| WO1994027320A1 (en) * | 1993-05-07 | 1994-11-24 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
-
1988
- 1988-08-05 JP JP19440388A patent/JPH01315149A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419941A2 (en) * | 1989-09-12 | 1991-04-03 | Kabushiki Kaisha Toshiba | Method of producing a plastic packaged semiconductor device |
| EP0484992A2 (en) * | 1990-10-29 | 1992-05-13 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| WO1994027320A1 (en) * | 1993-05-07 | 1994-11-24 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
| US5437095A (en) * | 1993-05-07 | 1995-08-01 | National Semiconductor Corporation | Method of making plastic encapsulated integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247944B2 (en) | Connector assembly | |
| US6541702B2 (en) | Semiconductor device | |
| US20070004092A1 (en) | Semiconductor device manufacturing method | |
| JPH09129663A (ja) | 半導体素子及びその製作方法 | |
| JPH04269856A (ja) | 半導体集積回路装置 | |
| US5296743A (en) | Plastic encapsulated integrated circuit package and method of manufacturing the same | |
| JPH01315149A (ja) | 半導体装置の製造方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6248375B2 (ja) | ||
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| JPH01170034A (ja) | リードフレーム及び半導体装置 | |
| JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR0156335B1 (ko) | 타이 바를 이용한 반도체 칩 패키지 | |
| JPH06260589A (ja) | 樹脂封止型半導体装置及びその製造方法及びその実装方法 | |
| KR200159005Y1 (ko) | 리드온칩 반도체 패키지 | |
| JPH05259208A (ja) | 半導体装置及びその製造方法 | |
| JPH0737921A (ja) | 半導体装置 | |
| JPH0691118B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6147657A (ja) | リ−ドフレ−ム | |
| JPS5835934A (ja) | 樹脂封止型半導体装置 | |
| JPS63181358A (ja) | 半導体装置及びその製造方法 | |
| KR980012384A (ko) | 내부리드 선단이 차별화된 리드프레임 |