JPH0691118B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0691118B2
JPH0691118B2 JP61284829A JP28482986A JPH0691118B2 JP H0691118 B2 JPH0691118 B2 JP H0691118B2 JP 61284829 A JP61284829 A JP 61284829A JP 28482986 A JP28482986 A JP 28482986A JP H0691118 B2 JPH0691118 B2 JP H0691118B2
Authority
JP
Japan
Prior art keywords
bonding wire
resin
semiconductor device
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61284829A
Other languages
English (en)
Other versions
JPS63137440A (ja
Inventor
靖則 福田
英二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61284829A priority Critical patent/JPH0691118B2/ja
Publication of JPS63137440A publication Critical patent/JPS63137440A/ja
Publication of JPH0691118B2 publication Critical patent/JPH0691118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［概要］ 半導体チップの片方のボンディングワイヤーの長さを、
他方のボンディングワイヤーの長さより短くした半導体
装置の構造にして、短いボンディングワイヤーを接続し
た方向より樹脂を注入する。そうすれば、モールドパッ
ケージ型ICのボンディングワイヤー相互の接触が減少す
る。
［産業上の利用分野］ 本発明は半導体装置の製造方法、特に、プラスチックモ
ールドパッケージング方式の半導体装置とその製造方法
に関する。
IC,LSIなどの半導体装置をパッケージング（封止）する
方法はハーメチックシール型とモールドパッケージ型の
二種に大別されるが、そのうち、モールドパッケージ型
は生産性の高い封止方法で、ICパッケージの主流になつ
ている。
従つて、IC需要の増大と共に、金型の大型化，自動化な
どが進んでいるが、その歩留や品質について、十分に配
慮されなければならない。
［従来の技術と発明が解決しようとする問題点］ さて、モールドパッケージ型ICの組立方法（アッセンブ
リ）はリードフレームを用いておこなつており、第３図
にそのリードフレーム１に組み立てしたIC素子の平面図
を示している。図のように、ICチップ２をリードフレー
ム１のダイステージ11に金錫などの半田で半田付けし、
次に、ICチップ２の電極パッドとリードフレーム１のリ
ード12の先端とを20〜30μｍφの金線３（ボンディング
ワイヤー）で接続（ボンディング）する。第４図はその
ICチップ部分の側面拡大図を示し、図示のように金線３
は弧を描いてICチップ２とリード12とに接続されてい
る。なお、第２図において、13はリード11を保持するタ
イバー、14は外枠で、いずれもモールディング（パッケ
ージング）の後、切断除去されるリードフレーム１の部
材である。且つ、リードフレームは第２図に示すような
素子部分が６〜10個程度連結されており、通常、その全
体をリードフレームと呼んでいる。
次に、上記のようにリードフレームにICチップを組み立
てした後、モールド成形工程によつてモールディングす
るのであるが、それには上型と下型からなる２つの金型
にリードフレームを挟んで、一方向から溶融樹脂を注入
する方法が採られている。
第５図は金型の一部平面図を示しており、20はモールド
成形部（ICチップを封止した樹脂封止成形部；モールド
のキャビティ）,21は溶融樹脂が流れる通路（ランナ
ー）,22は溶融樹脂の入口（ゲート）,10はリードフレー
ムで、本例は６連素子のリードフレームを図示してい
る。図中の矢印は溶融樹脂の流れ方向を示し、例えば、
170℃に加熱した金型にリードフレームを配置し、85〜9
0℃に加熱したエポキシ樹脂のタブレットを湯口（いず
れも図示していない）に入れ、加圧して湯道21を通じて
モールド成形部20に溶融樹脂を流入させて成形する。こ
の封止に用いられる樹脂（エポキシ樹脂やシリコーン樹
脂）は所謂、熱硬化性樹脂（トランスファーモールド樹
脂）で、一度加熱して固化させると、以後は高温に加熱
しても再び溶融することのない材料である。なお、第５
図は金型の一部を示しており、１つの金型には図示のよ
うな注入パターンが複数個、例えば、数十個設けられて
いる。
且つ、組み立てしたIC素子に対するモールド成形部20お
よび通路21,入口22の位置を前記の第３図に点線で示し
ており、このように、一方からモールド成形部20に溶融
樹脂が入つて充填される。
ところで、上記のように粘性のある溶融樹脂を側方から
注入して封止するために、微細なボンディングワイヤー
（金線）３が樹脂の流動に押されて揺らいで変形したま
ま固定されることがあり、その結果、ボンディングワイ
ヤーが相互に接触して不良になつたり、また、極めて近
接して保たれ最後には接触する等、ICの信頼性を低下さ
せる問題がある。
そのため、従来は溶融樹脂の加圧速度を制限し、ボンデ
ィングワイヤーが揺らいで流動で変形することが少ない
いように図つているが、これは量産性を阻害する欠点が
ある。
本発明は、これらの問題点を減少させる半導体装置とそ
の製造方法を提案するものである。
［問題点を解決するための手段］ その目的は、半導体チップ面を左右に２分し、片方の半
導体チップ面に接続するボンディングワイヤーの長さ
を、他方の半導体チップ面に接続するボンディングワイ
ヤーの長さより短くした半導体装置の構造にし、且つ、
短いボンディングワイヤーを接続した半導体チップの方
向より樹脂を注入する製造方法を採れば達成される。
［作用］ 即ち、本発明は半導体装置（IC）のボンディングワイヤ
ーの長さに長短を設け、短いボンディングワイヤーを接
続した方向より樹脂を注入させる。そうすれば、樹脂の
流動の大きい部分のボンディングワイヤーが流動に対す
る抵抗が大きくなるため、ワイヤーの揺れが少なくな
り、歩留や信頼性が改善される。
［実施例］ 以下、図面を参照して実施例によつて詳細に説明する。
第１図は本発明にかかる組み立てした1C素子の平面図、
第２図はそのICチップ部分の側面拡大図を示している。
第３図および第４図と同一部材には同一符号が付けてあ
るが、31は長さの短いボンディングワイヤー（金線）,3
2は長いボンディングワイヤーである。ダイステージ11
には一定の面積があり、それはICチップ２からの熱の逃
げを良くするためなどの目的を有しているが、そのダイ
ステージ11上の溶融樹脂の入口22に近い方に片寄せて、
ICチップを意識的にずらせて半田付け（接着）する。そ
うすると、短いボンディングワイヤー31と長いボンディ
ングワイヤー32が形成されたIC素子の構造となる。
このように組み立てしたIC素子に対して、短いボンディ
ングワイヤー31の方向から樹脂を注入して充填する。第
１図において、点線で示す21は通路,22は入口,20がモー
ルド成形部であるが、上記のIC素子構造に対して、短い
ボンディングワイヤー31を接続した方向を入口22にして
樹脂を注入する。そうすれば、モールド成形部20に接続
する入口22に近い部分のボンディングワイヤーが短く
て、樹脂の流動に対し比較的強靱であり、ワイヤーの揺
らぎが少なくなる。一方、長いボンディングワイヤー32
の部分は樹脂の流れの終端に近くて、流動力が小さく、
多少ワイヤーの長さが長くなつても揺らぎは少ない。従
つて、ボンディングワイヤー全体の揺らぎが少なくな
り、変形が減少する。
従つて、本発明によれば、ボンディングワイヤーの接触
を減少させる効果が得られる。
なお、ボンディングワイヤーの長さは通常、最短距離に
配線することが基本思想であり、リードフレームはその
ような考えでパターンが作成されている。本発明はその
基本技術思想を基盤にした上での考案であることを付記
しておく。
［発明の効果］ 以上の説明から明らかなように、本発明によれば、従来
よりも一層ボンディングワイヤーの接触が減少して、歩
留や信頼性を高めることができ、且つ、樹脂の加圧速度
を速くして量産性を上げることもできる。
【図面の簡単な説明】
第１図は本発明にかかる組み立てしたIC素子の平面図、 第２図はそのICチップ部分の側面図、 第３図は従来の組み立てしたIC素子の平面図、 第４図はその従来のICチップ部分の側面図、 第５図は金型の一部平面図である。 図において、 1,10はリードフレーム、 ２はICチップ、 ３は金線（ボンディングワイヤー）、 11はダイステージ、 12はリード、 20はモールド成形部、 21は通路（ランナー）、 22は入口（ゲート）、 31は短いボンディングワイヤー、 32は長いボンディングワイヤー を示している。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ面を左右に２分して、片方の
    半導体チップ面に接続するボンディングワイヤーの長さ
    を、他方の半導体チップ面に接続するボンディングワイ
    ヤーの長さより短くしたことを特徴とする半導体装置。
  2. 【請求項２】半導体チップを接着し、ボンディングワイ
    ヤーを結線したリードフレームに対して、樹脂を注入し
    て樹脂封止するモールド成形工程において、短いボンデ
    ィングワイヤーを接続した半導体チップ面の方向より樹
    脂を注入するようにしたことを特徴とする半導体装置の
    製造方法。
JP61284829A 1986-11-28 1986-11-28 半導体装置およびその製造方法 Expired - Fee Related JPH0691118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284829A JPH0691118B2 (ja) 1986-11-28 1986-11-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284829A JPH0691118B2 (ja) 1986-11-28 1986-11-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS63137440A JPS63137440A (ja) 1988-06-09
JPH0691118B2 true JPH0691118B2 (ja) 1994-11-14

Family

ID=17683545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284829A Expired - Fee Related JPH0691118B2 (ja) 1986-11-28 1986-11-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0691118B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216228A (ja) * 2014-05-09 2015-12-03 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216228A (ja) * 2014-05-09 2015-12-03 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPS63137440A (ja) 1988-06-09

Similar Documents

Publication Publication Date Title
US5331205A (en) Molded plastic package with wire protection
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP2972096B2 (ja) 樹脂封止型半導体装置
US5733802A (en) Semiconductor device and method of manufacturing the same
US6277225B1 (en) Stress reduction feature for LOC lead frame
JPH1022422A (ja) ２層樹脂封止型集積回路装置及びその製造方法
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
JPH0691118B2 (ja) 半導体装置およびその製造方法
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
JPH10270627A (ja) 半導体装置の製造方法およびリードフレーム
JPS609131A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
JP3077632B2 (ja) 樹脂封止金型とその金型によるマトリクス型リードフレームの樹脂封止方法
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法
JP4065889B2 (ja) Ｂｇａパッケージ構造を有する半導体装置の製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH029158A (ja) 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이
JPH0888312A (ja) 樹脂封止型半導体装置
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JPH0738045A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees