JPH0738045A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0738045A JPH0738045A JP5178776A JP17877693A JPH0738045A JP H0738045 A JPH0738045 A JP H0738045A JP 5178776 A JP5178776 A JP 5178776A JP 17877693 A JP17877693 A JP 17877693A JP H0738045 A JPH0738045 A JP H0738045A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- lead frame
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【目的】 レジンモールドによる封止工程において、半
導体チップ、タブの上下動を抑制して表面露出およびボ
イドの発生を防止し、耐湿性および信頼性の高いレジン
モールドを行うことができる半導体集積回路装置を提供
する。 【構成】 ＴＳＯＰなどのレジン厚が薄い薄型パッケー
ジの半導体集積回路装置であって、リードフレーム１の
上部に半導体チップ２がペレット付け材３を介して搭載
され、この半導体チップ２の電極とリードフレーム１の
リードとがワイヤ４によりボンディング接続され、さら
にレジン５によりモールド封止された後にリード成形さ
れる構造となっている。そして、リードフレーム１のタ
ブには突起１０が設けられ、この突起１０が上方向と下
方向に垂直に折り曲げられ、レジン５の流動バランスの
変化が生じても、モールド金型の底面、上面に突起１０
が当たるところで上下動変動が抑えられるようになって
いる。
導体チップ、タブの上下動を抑制して表面露出およびボ
イドの発生を防止し、耐湿性および信頼性の高いレジン
モールドを行うことができる半導体集積回路装置を提供
する。 【構成】 ＴＳＯＰなどのレジン厚が薄い薄型パッケー
ジの半導体集積回路装置であって、リードフレーム１の
上部に半導体チップ２がペレット付け材３を介して搭載
され、この半導体チップ２の電極とリードフレーム１の
リードとがワイヤ４によりボンディング接続され、さら
にレジン５によりモールド封止された後にリード成形さ
れる構造となっている。そして、リードフレーム１のタ
ブには突起１０が設けられ、この突起１０が上方向と下
方向に垂直に折り曲げられ、レジン５の流動バランスの
変化が生じても、モールド金型の底面、上面に突起１０
が当たるところで上下動変動が抑えられるようになって
いる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にレジン厚が薄い薄型パッケージなどのレジン
モールドによる封止工程において、レジンの流動変化に
対するリードフレームに搭載された半導体チップの上下
動の防止が可能とされる半導体集積回路装置に適用して
有効な技術に関する。
関し、特にレジン厚が薄い薄型パッケージなどのレジン
モールドによる封止工程において、レジンの流動変化に
対するリードフレームに搭載された半導体チップの上下
動の防止が可能とされる半導体集積回路装置に適用して
有効な技術に関する。
【０００２】
【従来の技術】たとえば、従来の半導体集積回路装置に
おいては、特開昭６１−２８７２３７号公報などに記載
されるように、いずれもＩＣなどの半導体チップやリー
ドの内端などをレジンで封止したレジンパッケージ構造
となっている。
おいては、特開昭６１−２８７２３７号公報などに記載
されるように、いずれもＩＣなどの半導体チップやリー
ドの内端などをレジンで封止したレジンパッケージ構造
となっている。
【０００３】この構造では、チップ搭載、ワイヤ張りが
終了したリードフレームを、モールド金型の上型と下型
との間に挟んで型締めした後、金型内に投入されたレジ
ンタブレットを加圧・加熱して溶融させ、溶けたレジン
によりリードフレーム部分を被うようになっている。
終了したリードフレームを、モールド金型の上型と下型
との間に挟んで型締めした後、金型内に投入されたレジ
ンタブレットを加圧・加熱して溶融させ、溶けたレジン
によりリードフレーム部分を被うようになっている。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、近年、急速に増加している薄形
パッケージなどに対して、半導体チップの上面およびタ
ブの下面のレジンが薄いため、モールド時のレジンの流
動バランスの変化によって半導体チップまたはタブが上
下に移動し易くなり、問題点が生じている。
な従来技術においては、近年、急速に増加している薄形
パッケージなどに対して、半導体チップの上面およびタ
ブの下面のレジンが薄いため、モールド時のレジンの流
動バランスの変化によって半導体チップまたはタブが上
下に移動し易くなり、問題点が生じている。
【０００５】たとえば、半導体チップまたはタブの上下
動により、半導体チップ、タブの表面が露出したり、レ
ジンモールドの内部にボイドが発生したり、さらには表
面まで貫通ボイドが発生してボンディングワイヤの露出
につながるというような問題まで発生している。
動により、半導体チップ、タブの表面が露出したり、レ
ジンモールドの内部にボイドが発生したり、さらには表
面まで貫通ボイドが発生してボンディングワイヤの露出
につながるというような問題まで発生している。
【０００６】そこで、本発明の目的は、レジンモールド
による封止工程において、半導体チップ、タブの上下動
を抑制して表面露出およびボイドの発生を防止し、耐湿
性および信頼性の高いレジンモールドを行うことができ
る半導体集積回路装置を提供することにある。
による封止工程において、半導体チップ、タブの上下動
を抑制して表面露出およびボイドの発生を防止し、耐湿
性および信頼性の高いレジンモールドを行うことができ
る半導体集積回路装置を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】すなわち、請求項１記載の半導体集積回路
装置は、半導体用リードフレームのタブ上に半導体チッ
プを搭載し、この半導体チップの電極と半導体用リード
フレームのインナーリードとをワイヤ接続した後にレジ
ンモールドにより封止する半導体集積回路装置であっ
て、リードフレームのタブに垂直方向に折り曲げ可能な
突起を設けるものである。
装置は、半導体用リードフレームのタブ上に半導体チッ
プを搭載し、この半導体チップの電極と半導体用リード
フレームのインナーリードとをワイヤ接続した後にレジ
ンモールドにより封止する半導体集積回路装置であっ
て、リードフレームのタブに垂直方向に折り曲げ可能な
突起を設けるものである。
【００１０】また、請求項２記載の半導体集積回路装置
は、半導体チップの上面とタブの下面にそれぞれ絶縁物
からなるストッパを設けるものである。
は、半導体チップの上面とタブの下面にそれぞれ絶縁物
からなるストッパを設けるものである。
【００１１】さらに、請求項３記載の半導体集積回路装
置は、レジンモールド時のモールド金型に出し入れ可能
なイジェクトピンを設けるものである。
置は、レジンモールド時のモールド金型に出し入れ可能
なイジェクトピンを設けるものである。
【００１２】
【作用】前記した請求項１記載の半導体集積回路装置に
よれば、タブに突起が設けられることにより、この突起
を垂直方向に上下に折り曲げて、レジンモールド時にモ
ールド金型の底面、上面にタブの突起が当たるところで
上下動を抑え、それ以上のリードフレームに搭載された
半導体チップの変動を防止することができる。
よれば、タブに突起が設けられることにより、この突起
を垂直方向に上下に折り曲げて、レジンモールド時にモ
ールド金型の底面、上面にタブの突起が当たるところで
上下動を抑え、それ以上のリードフレームに搭載された
半導体チップの変動を防止することができる。
【００１３】また、前記した請求項２記載の半導体集積
回路装置によれば、半導体チップの上面とタブの下面に
ストッパが設けられることにより、モールド金型の底
面、上面にストッパが当たるところでリードフレームに
搭載された半導体チップの上下動を抑え、前記同様にレ
ジンモールド時における所定範囲以上の変動を防止する
ことができる。
回路装置によれば、半導体チップの上面とタブの下面に
ストッパが設けられることにより、モールド金型の底
面、上面にストッパが当たるところでリードフレームに
搭載された半導体チップの上下動を抑え、前記同様にレ
ジンモールド時における所定範囲以上の変動を防止する
ことができる。
【００１４】さらに、前記した請求項３記載の半導体集
積回路装置によれば、モールド金型にイジェクトピンが
設けられることにより、イジェクトピンを押し出して半
導体チップまたはタブに当たるところでリードフレーム
に搭載された半導体チップの上下動を抑え、前記同様に
レジンモールド時における所定範囲以上の変動を防止す
ることができる。
積回路装置によれば、モールド金型にイジェクトピンが
設けられることにより、イジェクトピンを押し出して半
導体チップまたはタブに当たるところでリードフレーム
に搭載された半導体チップの上下動を抑え、前記同様に
レジンモールド時における所定範囲以上の変動を防止す
ることができる。
【００１５】これにより、従来のような半導体チップ、
タブの表面が露出したり、レジンモールドの内部にボイ
ドが発生したり、さらには表面まで貫通ボイドが発生し
てボンディングワイヤが露出するようなことがなく、レ
ジンモールドにおける耐湿性および信頼性の向上が可能
となる。
タブの表面が露出したり、レジンモールドの内部にボイ
ドが発生したり、さらには表面まで貫通ボイドが発生し
てボンディングワイヤが露出するようなことがなく、レ
ジンモールドにおける耐湿性および信頼性の向上が可能
となる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１７】（実施例１）図１は本発明の実施例１であ
る半導体集積回路装置を示す断面図、図２は本実施例の
半導体集積回路装置に用いられるリードフレームの要部
を示す平面図、図３は本実施例において、リードフレー
ムをモールド金型の間に装着した状態を示す断面図であ
る。
る半導体集積回路装置を示す断面図、図２は本実施例の
半導体集積回路装置に用いられるリードフレームの要部
を示す平面図、図３は本実施例において、リードフレー
ムをモールド金型の間に装着した状態を示す断面図であ
る。
【００１８】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。
路装置の構成を説明する。
【００１９】本実施例の半導体集積回路装置は、たとえ
ばＴＳＯＰ（Thin Small Outline Package）などのレジ
ン厚が薄い薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム１の上部に半導体チップ２が接着材
などのペレット付け材３を介して搭載され、この半導体
チップ２の電極とリードフレーム１のリードとが金線な
どのワイヤ４によりボンディング接続され、さらにエポ
キシ樹脂などのレジン５によりモールド封止された後に
リード成形される構造となっている。
ばＴＳＯＰ（Thin Small Outline Package）などのレジ
ン厚が薄い薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム１の上部に半導体チップ２が接着材
などのペレット付け材３を介して搭載され、この半導体
チップ２の電極とリードフレーム１のリードとが金線な
どのワイヤ４によりボンディング接続され、さらにエポ
キシ樹脂などのレジン５によりモールド封止された後に
リード成形される構造となっている。
【００２０】リードフレーム１は、図２に示すように、
半導体チップ２が搭載されるタブ６、このタブ６をリー
ドフレーム１に接続するタブ吊り７、半導体チップ２の
電極とボンディング接続されるインナーリード８、モー
ルド封止後にリード成形されるアウターリード９などか
ら構成され、タブ６には本実施例の特徴である垂直方向
に折り曲げ可能な突起１０が４箇所に設けられている。
半導体チップ２が搭載されるタブ６、このタブ６をリー
ドフレーム１に接続するタブ吊り７、半導体チップ２の
電極とボンディング接続されるインナーリード８、モー
ルド封止後にリード成形されるアウターリード９などか
ら構成され、タブ６には本実施例の特徴である垂直方向
に折り曲げ可能な突起１０が４箇所に設けられている。
【００２１】次に、本実施例の作用について、実際に半
導体集積回路装置を組み立てる場合を説明する。
導体集積回路装置を組み立てる場合を説明する。
【００２２】まず、半導体チップ２を、リードフレーム
１のタブ６上にペレット付け材３を介して搭載し、この
半導体チップ２の電極とリードフレーム１のインナーリ
ード８とをワイヤ４によりボンディング接続する。
１のタブ６上にペレット付け材３を介して搭載し、この
半導体チップ２の電極とリードフレーム１のインナーリ
ード８とをワイヤ４によりボンディング接続する。
【００２３】さらに、レジン５によりモールド封止する
場合に、たとえば図３に示すようにタブ６の対角位置の
突起１０をそれぞれ上方向と下方向に垂直に折り曲げ、
リードフレーム１をモールド金型１１の上型１２と下型
１３との間に挟んで型締めした後にモールド金型１１内
にレジンタブレットを投入する。
場合に、たとえば図３に示すようにタブ６の対角位置の
突起１０をそれぞれ上方向と下方向に垂直に折り曲げ、
リードフレーム１をモールド金型１１の上型１２と下型
１３との間に挟んで型締めした後にモールド金型１１内
にレジンタブレットを投入する。
【００２４】そして、このレジンタブレットを加圧・加
熱して溶融させ、溶けたレジン５により半導体チップ２
とリードフレーム１のインナーリード８の部分を被った
後、冷却することによってレジン５によるモールド封止
が終了する。
熱して溶融させ、溶けたレジン５により半導体チップ２
とリードフレーム１のインナーリード８の部分を被った
後、冷却することによってレジン５によるモールド封止
が終了する。
【００２５】この場合に、溶けたレジン５の流動バラン
スの変化が生じても、モールド金型１１の底面、上面に
タブ６の突起１０が当たるところで上下動を抑え、それ
以上の変動を防止することができるので、従来のような
上下動による表面露出、ボイドの発生をなくすことがで
きる。
スの変化が生じても、モールド金型１１の底面、上面に
タブ６の突起１０が当たるところで上下動を抑え、それ
以上の変動を防止することができるので、従来のような
上下動による表面露出、ボイドの発生をなくすことがで
きる。
【００２６】最後に、半導体チップ２がモールド封止さ
れたリードフレーム１を切断し、さらにそれぞれリード
フレーム１のアウターリード９をリード成形して図１の
ような半導体集積回路装置が完成される。
れたリードフレーム１を切断し、さらにそれぞれリード
フレーム１のアウターリード９をリード成形して図１の
ような半導体集積回路装置が完成される。
【００２７】従って、本実施例の半導体集積回路装置に
よれば、リードフレーム１のタブ６に垂直方向に折り曲
げ可能な突起１０が設けられることにより、モールド金
型１１の底面および上面に、上方向または下方向に垂直
に折り曲げられた突起１０が当たるところで上下動を抑
えることができるので、上下変動を防止して半導体チッ
プ２およびタブ６などの露出を防止し、さらに内部およ
び表面まで貫通するボイドの発生をなくすことができ
る。
よれば、リードフレーム１のタブ６に垂直方向に折り曲
げ可能な突起１０が設けられることにより、モールド金
型１１の底面および上面に、上方向または下方向に垂直
に折り曲げられた突起１０が当たるところで上下動を抑
えることができるので、上下変動を防止して半導体チッ
プ２およびタブ６などの露出を防止し、さらに内部およ
び表面まで貫通するボイドの発生をなくすことができ
る。
【００２８】（実施例２）図４は本発明の実施例２であ
る半導体集積回路装置を示す断面図である。
る半導体集積回路装置を示す断面図である。
【００２９】本実施例の半導体集積回路装置は、実施例
１と同様に薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム１ａの上部に半導体チップ２がペレ
ット付け材３を介して搭載され、この半導体チップ２の
電極とリードフレーム１ａのリードとがワイヤ４により
ボンディング接続され、さらにレジン５によりモールド
封止された後にリード成形される構造となっており、実
施例１との相違点は、タブ６に突起１０を設ける代わり
に半導体チップ２の上面とタブ６の下面にストッパ１４
を設ける点である。
１と同様に薄型パッケージの半導体集積回路装置とさ
れ、リードフレーム１ａの上部に半導体チップ２がペレ
ット付け材３を介して搭載され、この半導体チップ２の
電極とリードフレーム１ａのリードとがワイヤ４により
ボンディング接続され、さらにレジン５によりモールド
封止された後にリード成形される構造となっており、実
施例１との相違点は、タブ６に突起１０を設ける代わり
に半導体チップ２の上面とタブ６の下面にストッパ１４
を設ける点である。
【００３０】すなわち、本実施例においては、レジン５
によりモールド封止する場合に、たとえば図４に示すよ
うに半導体チップ２の上面とタブ６の下面にそれぞれ絶
縁物からなるストッパ１４が設けられ、これによって溶
けたレジン５の流動バランスの変化が生じても、モール
ド金型１１の底面、上面にストッパ１４が当たるところ
で上下動を抑え、それ以上の変動を防止することができ
る。
によりモールド封止する場合に、たとえば図４に示すよ
うに半導体チップ２の上面とタブ６の下面にそれぞれ絶
縁物からなるストッパ１４が設けられ、これによって溶
けたレジン５の流動バランスの変化が生じても、モール
ド金型１１の底面、上面にストッパ１４が当たるところ
で上下動を抑え、それ以上の変動を防止することができ
る。
【００３１】従って、本実施例の半導体集積回路装置に
よれば、半導体チップ２の上面とタブ６の下面にストッ
パ１４が設けられることにより、モールド金型１１の底
面および上面にストッパ１４が当たるところで上下動を
抑えることができるので、実施例１と同様に上下変動を
防止して半導体チップ２およびタブ６などの露出を防止
し、さらにボイドの発生をなくすことができる。
よれば、半導体チップ２の上面とタブ６の下面にストッ
パ１４が設けられることにより、モールド金型１１の底
面および上面にストッパ１４が当たるところで上下動を
抑えることができるので、実施例１と同様に上下変動を
防止して半導体チップ２およびタブ６などの露出を防止
し、さらにボイドの発生をなくすことができる。
【００３２】（実施例３）図５は本発明の実施例３であ
る半導体集積回路装置とそれを上下から挟んだ状態のモ
ールド金型を示す断面図である。
る半導体集積回路装置とそれを上下から挟んだ状態のモ
ールド金型を示す断面図である。
【００３３】本実施例の半導体集積回路装置は、実施例
１および２と同様に薄型パッケージの半導体集積回路装
置とされ、リードフレーム１ａの上部に半導体チップ２
がペレット付け材３を介して搭載され、この半導体チッ
プ２の電極とリードフレーム１ａのリードとがワイヤ４
によりボンディング接続され、さらにレジン５によりモ
ールド封止された後にリード成形される構造となってお
り、実施例１および２との相違点は、突起１０またはス
トッパ１４を設ける代わりにモールド金型１１ａにイジ
ェクトピン１５を設ける点である。
１および２と同様に薄型パッケージの半導体集積回路装
置とされ、リードフレーム１ａの上部に半導体チップ２
がペレット付け材３を介して搭載され、この半導体チッ
プ２の電極とリードフレーム１ａのリードとがワイヤ４
によりボンディング接続され、さらにレジン５によりモ
ールド封止された後にリード成形される構造となってお
り、実施例１および２との相違点は、突起１０またはス
トッパ１４を設ける代わりにモールド金型１１ａにイジ
ェクトピン１５を設ける点である。
【００３４】すなわち、本実施例においては、図５に示
すようにレジンモールド時のモールド金型１１ａの上型
１２ａおよび下型１３ａにそれぞれ出し入れ可能なイジ
ェクトピン１５が設けられ、レジン５によりモールド封
止する場合に、溶けたレジン５の流動バランスの変化が
生じても、このイジェクトピン１５を押し出すことによ
って半導体チップ２またはタブ６に当たるところで上下
動を抑え、それ以上の変動を防止することができる。
すようにレジンモールド時のモールド金型１１ａの上型
１２ａおよび下型１３ａにそれぞれ出し入れ可能なイジ
ェクトピン１５が設けられ、レジン５によりモールド封
止する場合に、溶けたレジン５の流動バランスの変化が
生じても、このイジェクトピン１５を押し出すことによ
って半導体チップ２またはタブ６に当たるところで上下
動を抑え、それ以上の変動を防止することができる。
【００３５】従って、本実施例の半導体集積回路装置に
よれば、モールド金型１１ａに出し入れ可能なイジェク
トピン１５が設けられることにより、半導体チップ２ま
たはタブ６に当たるところで上下動を抑えることができ
るので、実施例１および２と同様に上下変動を防止して
半導体チップ２およびタブ６などの露出を防止し、さら
にボイドの発生をなくすことができる。
よれば、モールド金型１１ａに出し入れ可能なイジェク
トピン１５が設けられることにより、半導体チップ２ま
たはタブ６に当たるところで上下動を抑えることができ
るので、実施例１および２と同様に上下変動を防止して
半導体チップ２およびタブ６などの露出を防止し、さら
にボイドの発生をなくすことができる。
【００３６】以上、本発明者によってなされた発明を実
施例１〜３に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例１〜３に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３７】たとえば、前記実施例の半導体集積回路装
置については、ＴＳＯＰの薄型パッケージに適用した場
合について説明したが、本発明は前記実施例に限定され
るものではなく、ＴＱＦＰ（Thin Quad Flat Package）
などのレジン厚が薄い薄形パッケージ、さらにはトラン
スファーモールドによる半導体集積回路装置全般に広く
適用可能である。
置については、ＴＳＯＰの薄型パッケージに適用した場
合について説明したが、本発明は前記実施例に限定され
るものではなく、ＴＱＦＰ（Thin Quad Flat Package）
などのレジン厚が薄い薄形パッケージ、さらにはトラン
スファーモールドによる半導体集積回路装置全般に広く
適用可能である。
【００３８】また、実施例１における突起１０の形状、
数量および位置などについては種々の変形が可能であ
り、この場合に半導体チップの搭載、ワイヤボンディン
グなどの作業性を考慮して邪魔にならないように突起を
設けることが望ましい。
数量および位置などについては種々の変形が可能であ
り、この場合に半導体チップの搭載、ワイヤボンディン
グなどの作業性を考慮して邪魔にならないように突起を
設けることが望ましい。
【００３９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４０】すなわち、リードフレームのタブに垂直方
向に折り曲げ可能な突起の配設、半導体チップの上面と
タブの下面にそれぞれ絶縁物からなるストッパの配設、
またはレジンモールド時のモールド金型に出し入れ可能
なイジェクトピンの配設のいずれかにより、リードフレ
ームに搭載された半導体チップの上下動を抑え、レジン
モールド時における所定範囲以上の変動を防止すること
ができるので、半導体チップ、タブ、ボンディングワイ
ヤの表面露出を防止し、かつレジンモールド内部のボイ
ド、さらには貫通ボイドの発生を防止することができ
る。
向に折り曲げ可能な突起の配設、半導体チップの上面と
タブの下面にそれぞれ絶縁物からなるストッパの配設、
またはレジンモールド時のモールド金型に出し入れ可能
なイジェクトピンの配設のいずれかにより、リードフレ
ームに搭載された半導体チップの上下動を抑え、レジン
モールド時における所定範囲以上の変動を防止すること
ができるので、半導体チップ、タブ、ボンディングワイ
ヤの表面露出を防止し、かつレジンモールド内部のボイ
ド、さらには貫通ボイドの発生を防止することができ
る。
【００４１】この結果、樹脂封止型半導体集積回路装置
において、レジンモールド工程における耐湿性および信
頼性を高め、生産歩留まりの向上および品質の安定化が
可能とされる半導体集積回路装置を得ることができる。
において、レジンモールド工程における耐湿性および信
頼性を高め、生産歩留まりの向上および品質の安定化が
可能とされる半導体集積回路装置を得ることができる。
【図１】本発明の実施例１である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図２】実施例１の半導体集積回路装置に用いられるリ
ードフレームの要部を示す平面図である。
ードフレームの要部を示す平面図である。
【図３】実施例１において、リードフレームをモールド
金型の間に装着した状態を示す断面図である。
金型の間に装着した状態を示す断面図である。
【図４】本発明の実施例２である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図５】本発明の実施例３である半導体集積回路装置と
それを上下から挟んだ状態のモールド金型を示す断面図
である。
それを上下から挟んだ状態のモールド金型を示す断面図
である。
１，１ａ リードフレーム ２ 半導体チップ ３ ペレット付け材 ４ ワイヤ ５ レジン ６ タブ ７ タブ吊り ８ インナーリード ９ アウターリード １０ 突起 １１，１１ａ モールド金型 １２，１２ａ 上型 １３，１３ａ 下型 １４ ストッパ １５ イジェクトピン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ａ 8617−4Ｍ // Ｂ２９Ｌ 31:34
Claims (3)
- 【請求項１】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、前記リードフレームのタブに垂直方向に折り
曲げ可能な突起を設け、該突起を垂直方向に折り曲げて
レジンモールド時の上下動を抑制することを特徴とする
半導体集積回路装置。 - 【請求項２】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、前記半導体チップの上面と前記タブの下面に
それぞれ絶縁物からなるストッパを設けてレジンモール
ド時の上下動を抑制することを特徴とする半導体集積回
路装置。 - 【請求項３】 半導体用リードフレームのタブ上に半導
体チップを搭載し、該半導体チップの電極と前記半導体
用リードフレームのインナーリードとをワイヤ接続した
後にレジンモールドにより封止する半導体集積回路装置
であって、レジンモールド時のモールド金型に出し入れ
可能なイジェクトピンを設け、該イジェクトピンを押し
出してレジンモールド時の上下動を抑制することを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178776A JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178776A JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738045A true JPH0738045A (ja) | 1995-02-07 |
Family
ID=16054434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5178776A Pending JPH0738045A (ja) | 1993-07-20 | 1993-07-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192930A (ja) * | 2010-04-30 | 2010-09-02 | Rohm Co Ltd | アイランド露出型半導体装置 |
| DE102004060378B4 (de) * | 2003-12-24 | 2014-08-28 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung |
-
1993
- 1993-07-20 JP JP5178776A patent/JPH0738045A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004060378B4 (de) * | 2003-12-24 | 2014-08-28 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung |
| JP2010192930A (ja) * | 2010-04-30 | 2010-09-02 | Rohm Co Ltd | アイランド露出型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| JPH1167809A (ja) | 半導体装置 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| US20010045643A1 (en) | Semiconductor device keeping structural integrity under heat-generated stress | |
| JPH0738045A (ja) | 半導体集積回路装置 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH05291459A (ja) | 半導体装置及びその製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
| JP4764608B2 (ja) | 半導体装置 | |
| JPH11330343A (ja) | 樹脂封止型半導体装置 | |
| JP2755719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0637126A (ja) | レジンモールド型半導体装置及びその製法 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 |