DE102004060378B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102004060378B4
DE102004060378B4 DE102004060378.2A DE102004060378A DE102004060378B4 DE 102004060378 B4 DE102004060378 B4 DE 102004060378B4 DE 102004060378 A DE102004060378 A DE 102004060378A DE 102004060378 B4 DE102004060378 B4 DE 102004060378B4
Authority
DE
Germany
Prior art keywords
potting material
thick
mold
semiconductor device
metal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004060378.2A
Other languages
English (en)
Other versions
DE102004060378A1 (de
Inventor
Kuniaki Mamitsu
Yoshimi Nakase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102004060378A1 publication Critical patent/DE102004060378A1/de
Application granted granted Critical
Publication of DE102004060378B4 publication Critical patent/DE102004060378B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung (S1), mit den Schritten: Bereitstellen von Halbleiterelementen (10, 11), welche an einer vorderen Hauptoberfläche und einer rückwärtigen Hauptoberfläche jeweils Elektroden aufweisen, Bereitstellen eines ersten Metallteils (20), welches an der rückwärtigen Hauptoberflächenseite der Halbleiterelemente (10, 11) angeordnet ist und als Elektrode und als Abstrahlungsteil dient, Bereitstellen eines zweiten Metallteils (30), welches an der vorderen Hauptoberflächenseite der Halbleiterelemente (10, 11) angeordnet ist und als eine Elektrode und ein Abstrahlungsteil dient, wobei die Halbleiterelemente (10, 11), das erste Metallteil (20) und das zweite Metallteil (30) eine Verbundeinheit (90) bilden, Anordnen der Verbundeinheit (90) in einer Gußform mit Einspritzöffnungen derart, dass bei einem Einspritzen von Vergußmaterial (80) in die Gußform ein dickwandiger Abschnitt um die Verbundeinheit herum und ein dünnwandiger Abschnitt innerhalb der Verbundeinheit gebildet werden, Anordnen von wenigstens einem Behinderungsabschnitt (81, 82, 83, 84, 85) in dem dickwandigen Abschnitt, um den Fluß des Vergußmaterials (80) während eines Vergußvorgangs in dem dickwandigen Abschnitt an den Fluß des Vergußmaterials (80) in dem dünnwandigen Abschnitt anzugleichen, so daß das Auftreten von eingeschlossenen Luftblasen in dem dünnwandigen Abschnitt verhindert wird, wobei der zuletzt zu füllende Teil der dickwandige Abschnitt gegenüber den Einspritzöffnungen wird, Einfüllen des Vergußmaterials (80) in die Gußform, um die Verbundeinheit (90) zu verkapseln, und Entnehmen der Halbleitervorrichtung (S1) aus der Gußform nach einem Aushärten des Vergußmaterials (80).

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem ersten Metallteil und einem zweiten Metallteil, die jeweils an der rückwärtigen Hauptoberflächenseite und der vorderen Hauptoberflächenseite von Halbleiterelementen angeordnet sind, welche Elektroden an den rückwärtigen und vorderen Hauptoberflächenseiten haben, wobei diese Anordnung als Gesamtheit in einem Kunststoff oder Kunstharz eingekapselt ist.
  • Die Verringerung der Größe eines Halbleiterelements ist in der letzten Zeit immer dringender geworden, um die Forderungen nach verringerten Kosten erfüllen zu können.
  • Da jedoch die Miniaturisierung von Halbleiterelementen Anstiege in der Wärmeerzeugungsdichte und der Stromdichte mit sich bringt, ergeben sich die nachfolgend noch aufzuführenden Probleme bei Anordnungen nach dem Stand der Technik, bei denen Drahtbondierungsverbindungen zu dem Halbleiterelement verwendet werden und bei denen Wärme durch Anordnung einer Wärmesenke an einer Oberfläche des Halbleiterelements abgestrahlt werden soll.
  • Zunächst, was die Drahtbondierungsverbindungen betrifft, werden aufgrund der Miniaturisierung der Halbleiterelemente diejenigen Bereiche, an denen Drähte angebondet werden können, klein, und durch die Drähte selbst wird der Maximalstrom begrenzt. Dies kann zu dem Problem führen, daß ein durch das Halbleiterelement zu führender hoher Strom schwierig oder nicht zu erreichen ist.
  • Weiterhin, was den Aufbau betrifft, bei dem Wärme durch Anordnung einer Wärmesenke an einer Oberfläche des Halbleiterelements abgeführt werden soll, so verringert sich die Wärmeabstrahlungsleistung aufgrund der Miniaturisierung des Halbleiterelements. Ein weiteres Problem ist, daß, da die Wärmeerzeugungsdichte des Halbleiterelements ansteigt, auch die Temperatur hiervon ansteigt. Infolgedessen wird die Lebensdauer von Bondierungsdrähten oder Lötverbindungen und hier insbesondere die thermisch begrenzte Lebensdauer nachteilig beeinflußt.
  • Um diese Probleme zu beseitigen, wurde bereits eine Anordnung vorgeschlagen, bei der Metallteile oder Metallbauteile, welche als Elektroden und Abstrahlungselemente dienen, auf beide Seiten von Halbleiterelementen gelötet werden, so daß mit dieser Anordnung eine verbesserte Wärmeabstrahlungsleistung aufgrund der beidseitigen Abstrahlung, sowie elektrische Verbindungen auf der Grundlage von Löten zusammen möglich werden.
  • Die 9A, 9B zeigen den Aufbau einer Halbleitervorrichtung dieses Typs, wobei 9A eine schematische Draufsicht ist und 9B eine schematische Schnittdarstellung entlang Linie IXB-IXB in 9A ist.
  • Eine Halbleitervorrichtung ist beispielsweise in der JP 2001-156219 A oder JP 2003-110064 A beschrieben, welche einer Halbleitervorrichtung gemäß den 9A und 9B entspricht.
  • Die in den 9A und 9B gezeigte Halbleitervorrichtung beinhaltet Halbleiterelemente 10 und 11, welche an einer vorderen Hauptoberfläche und einer hinteren oder rückwärtigen Hauptoberfläche Elektroden aufweisen, ein erstes Metallteil 20, das an der rückwärtigen Hauptoberflächenseite der Halbleiterelemente 10 und 11 angeordnet ist und als Elektrode und Abstrahlungsteil dient und ein zweites Metallteil 30, welches an einer vorderen Hauptoberflächenseite der Halbleiterelemente 10 und 11 angeordnet ist und als Elektrode und als Abstrahlungsteil dient, so daß eine doppelseitige, abstrahlende vergossene Struktur gebildet wird, bei der die Vorrichtung im wesentlichen vollständig mit einem Kunstharz oder Kunststoff 80, also einem geeigneten Vergußmaterial vergossen ist.
  • Bei der Halbleitervorrichtung gemäß den 9A und 9B wird das zweite Metallteil 30 in einem Zustand angebracht, in welchem ein drittes Metallteil 40 zwischen diesem zweiten Metallteil 30 und der vorderen Hauptoberfläche der Halbleiterelemente 10 und 11 zu liegen kommt. Weiterhin ist eine Seite der Halbleiterelemente 10 mit Signalanschlüssen 60 verbunden, welche zu sog. Leadframes oder dergleichen gehören, was über Bondierungsdrähte 70 innerhalb des Vergußmaterials 80 erfolgt.
  • Weiterhin sind die Halbleiterelemente 10 und 11 und die Metallteile 20, 30 und 40 miteinander über leitfähige Verbindungsteile 50 aus einem Lot oder dergleichen verbunden und diese Verbindungen sind sowohl elektrische als auch thermische Verbindungen.
  • Bei der Halbleitervorrichtung mit der vergossenen beidseitigen Abstrahlungsstruktur ist es somit den Halbleiterelementen 10 und 11 möglich, Wärme sowohl von der vorderen als auch der rückwärtigen Hauptoberfläche abzustrahlen und auch ein elektrischer Abgriff von den beiden Hauptoberflächen ist möglich. Somit ist eine derartige Halbleitervorrichtung vorteilhaft dahingehend, daß die Wärmeabstrahlungsleistung verbessert und die Stromdichte erhöht wird.
  • Im Fall der Halbleitervorrichtung der 9A und 9B wird ein sich nicht in dem Kunstharz oder Kunststoff 80 befindliches Teil 90 (nachfolgend wird dieses Teil ”angeordneter Abschnitt 90” bezeichnet) in eine Gußform, insbesondere eine Gußform aus Metall gesetzt und der Kunststoff 80 wird in die Gußform eingefüllt, um diese metallische Gußform zu füllen. D. h., es erfolgt ein Vergußvorgang durch den (noch) fließfähigen Kunststoff 80.
  • Im Fall des Ausfüllens der metallischen Form mit dem fließfähigen Kunstharz oder Kunststoff 80 ergibt sich jedoch das Problem bei der Herstellung, daß aus den folgenden Gründen Luftblasen innerhalb des Vergußmaterials verbleiben:
    Bei der vergossenen, beidseitig abstrahlenden Struktur sind die Metallteile 20 und 30 jeweils an den vorderen und rückwärtigen Oberflächen des Kunstharzes oder Kunststoffes 80 freiliegend. Da die Metallteile 20 und 30 auch als Elektroden arbeiten, wirkt über die freiliegenden Teile hinweg ein elektrisches Feld.
  • Daher wird gemäß 9B das Vergußmaterial 80 aus Kunstharz oder Kunststoff mit einem dickwandigen Abschnitt um die Metallteile 20 und 30 herum, d. h. im Bereich des Außenumfangs des Vergußteils 80 ausgebildet, um entlang den Oberflächen einen Abstand oder ein Intervall zu erhalten, das für die elektrische Isolation zwischen dem rückwärtigen Metallteil 20 und dem vorderen Metallteil 30 notwendig ist. Infolgedessen wird ein Abstand (Wa + t + Wb) bei der Gestaltung sichergestellt, der die Summe der einzelnen Abmessungen Wa, t und Wb ist, wie in 9B gezeigt.
  • Auf diese Weise wird bei der Halbleitervorrichtung dieses Typs der äußere Umfangsteil des Kunstharzes oder Kunststoffes 80 ein dickwandiger Abschnitt und der Teil des Kunstharzes oder Kunststoffs 80, der innerhalb des angeordneten Abschnitts 90 liegt, ist im Vergleich zu dem dickwandigen Abschnitt ein eher dünnwandiger Abschnitt.
  • Wird nun das Vergießen oder Eingießen des fließfähigen Kunstharzes oder Kunststoffes 80 betrachtet, so ist gemäß 10 in dem dickwandigen Abschnitt, der in Fließrichtung des Kunststoffes 80 gesehen eine große Querschnittsfläche hat, das Fließverhalten des Kunstharzes oder Kunststoffes 80 bei dem Gußvorgang problemlos, wohingegen in dem angeordneten Abschnitt 90 aufgrund des Vorhandenseins der vorderen und rückwärtigen Metallteile 20 und 30 und der Halbleiterelemente 10 und 11 die Querschnittsfläche vergleichsweise klein ist, so daß der Fluß des Kunstharzes oder Kunststoffes 80 behindert wird.
  • Daher wird gemäß 10 das Einfüllen mit dem Kunstharz oder Kunststoff 80 unausgewogen oder unausgeglichen derart, daß das Kunstharz in dem dickwandigen Abschnitt innerhalb der metallischen Gußform vergleichsweise schnell fließt. Der zuletzt mit dem Kunstharz 80 zu verfüllende Teil erstreckt sich in das Innere des angeordneten Abschnitts 90 und Luftblasen verbleiben in dem Kunstharz innerhalb dieses Teils im Inneren des angeordneten Abschnitts 90. Solche Luftblasen beeinflussen die Spannungsfestigkeit etc. der Halbleitervorrichtung und werden ein Problem für die Zuverlässigkeit.
  • Aus der US 2003/0132530 A1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, bei welchem in einem ersten Abschnitt Halbleiterelemente auf einem ersten Metallteil angeordnet und in einem zweiten Abschnitt ein zweites Metallteil angeordnet werden. Vor dem Vergießen der Halbleitervorrichtung werden die zwei Abschnitte aufeinander positioniert, wobei der Abstand zueinander durch am Rande angebrachte Abstandshalter definiert wird.
  • Die US 5 369 550 A offenbart die Herstellung einer Mehrfachchip-Baugruppe, bei welcher Löcher (through holes) gebildet werden.
  • Aus der US 5 672 910 A ist ein Halbleitervorrichtung bekannt, bei der am Rande eines Abdichtungsharzes Vertiefungen gebildet sind.
  • Die JP 03-53551 A offenbart, in einem Kanal, welcher der Zufuhr von Harz für die Abdichtung einer Halbleitervorrichtung dient, einen Stift (core pin) anzuordnen.
  • Aus der JP 07-38045 A ist es schließlich noch bekannt, eine mit Harz abgedichtete Halbleitervorrichtung bereitzustellen, bei der ein Halbleiterchip auf einem Leiterrahmen angeordnet ist, wobei an dem Leiterrahmen Vorsprünge gebildet sind.
  • Angesichts der obigen Probleme ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer vergossenen beidseitig abstrahlenden Struktur bereitzustellen, bei dem das Auftreten von Luftblasen in einem Kunstharz oder Kunststoff innerhalb eines angeordneten Abschnitts so weit als möglich verhindert wird.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1.
  • Die Erfindung wurde unter Berücksichtigung der Erkenntnis gemacht, daß beim Gußvorgang von Kunstharz oder Kunststoff dieses Material im dickwandigen Abschnitt um einen angeordneten Abschnitt herum schneller als im dünnwandigen Abschnitt innerhalb des angeordneten Abschnitts fließt, so daß das Innere des angeordneten Abschnitts der zuletzt zu füllende Teil beim Vergußvorgang wird und hier Luftblasen eingeschlossen werden können, so daß Abschnitte, welche das Fließen des Kunstharzes oder Kunststoffes auf geeignete Weise behindern, im dickwandigen Abschnitt vorgesehen werden, um die Fließgeschwindigkeit des Kunstharzes oder Kunststoffs im dickwandigen Abschnitt und dünnwandigen Abschnitt so weit als möglich aneinander anzugleichen.
  • Demnach wird ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung bereitgestellt, wobei die Halbleitervorrichtung aufweist: Halbleiterelemente mit Elektroden an einer vorderen Hauptoberfläche und einer rückwärtigen Hauptoberfläche; ein erstes Metallteil, welches an einer rückwärtigen Hauptoberflächenseite der Halbleiterelemente befestigt ist und als Elektrode und als Abstrahlungsteil dient; und ein zweites Metallteil, welches an einer vorderen Hauptoberflächenseite der Halbleiterelemente befestigt ist und als Elektrode und als Abstrahlungsteil dient, wobei im wesentlichen die gesamte Vorrichtung in einem Vergußmaterial, also z. B. einem gegossenen Kunstharz oder Kunststoff gekapselt ist, wobei die Halbleitervorrichtung dadurch gekennzeichnet ist, daß sie mindestens einen Behinderungsabschnitt für den Kunstharz- oder Kunststoffluß zum Behindern des Flusses von Kunstharz oder Kunststoff während des Gießvorgangs aufweist, wobei dieser Abschnitt in einem dickwandigen Abschnitt des Kunstharzes oder Kunststoffs am Umfangsteil der Halbleitervorrichtung angeordnet ist.
  • Bei der erfindungsgemäß hergestellten Halbleitervorrichtung ist oder sind somit der oder die Behinderungsabschnitt(e) zum Behindern des Flusses von Kunstharz oder Kunststoff während des Gießvorgangs im dickwandigen Abschnitt des Kunstharzes oder Kunststoffes angeordnet, der am Umfangsteil der Halbleitervorrichtung liegt. Beim Gießvorgang kann somit das Fließen des Kunstharzes oder Kunststoffs langsamer als im Stand der Technik an dem Abschnitt gemacht werden, der später der dickwandige Abschnitt ist, so daß die Fließgeschwindigkeiten des Kunstharzes oder Kunststoffes an demjenigen Teil, der der dickwandige Abschnitt wird und demjenigen Teil, der der dünnwandige Abschnitt wird, so weit als möglich einander angeglichen werden können.
  • Infolgedessen kann das Auftreten von eingeschlossenen Luftblasen in dem angeordneten Abschnitt in der gesamten Halbleitervorrichtung mit der vergossenen beidseitig abstrahlenden Struktur verhindert werden.
  • Gemäß einem zweiten Aspekt können bei der Halbleitervorrichtung nach dem ersten Aspekt der oder die Behinderungsabschnitte für den Fluß von Kunstharz oder Kunststoff Löcher sein, welche innerhalb dieses Kunstharzes oder Kunststoffes im dickwandigen Abschnitt ausgebildet sind.
  • In diesem Fall können die Löcher in dem dickwandigen Abschnitt einfach durch eine metallische Gußform geschaffen werden, welche konvexe Teile entsprechend den Löchern hat. Weiterhin wird in diesem Fall der Fluß des Kunstharzes oder Kunststoffs derart behindert, daß das Kunstharz oder der Kunststoff an den konvexen Teilen der metallischen Gußform aufläuft.
  • Gemäß einem dritten Aspekt können bei der Halbleitervorrichtung nach dem zweiten Aspekt die Löcher Vertiefungen sein, welche innerhalb des Kunstharzes oder Kunststoffs in den Endoberflächen des dickwandigen Abschnitts ausgebildet sind.
  • Weiterhin können bei der Halbleitervorrichtung nach dem ersten Aspekt gemäß einem vierten Aspekt der Erfindung die Behinderungsabschnitte für den Fluß von Kunstharz oder Kunststoff Isolatorabschnitte sein, die in Durchgangsöffnungen eingebettet sind, welche die Vorrichtung in Dickenrichtung in dem dickwandigen Abschnitt innerhalb des Kunstharzes oder Kunststoffes durchtreten.
  • Wenn in diesem Fall die Isolatorabschnitte zwischen den oberen und unteren Hälften der metallischen Gußform eingeschlossen sind, können sie in die Gußform eingelegt werden und das Kunstharz oder der Kunststoff wird dann in die Gußform eingebracht, so daß der Fluß durch die Isolatorabschnitte behindert ist.
  • Nach dem Gießvorgang des Kunstharzes oder Kunststoffs sind die Behinderungsabschnitte für den Fluß des Vergußmittels oder der Vergußmasse, wo die Isolatorabschnitte in den Durchgangsöffnungen eingebettet sind, folglich innerhalb des Vergußmittels im dickwandigen Abschnitt ausgebildet.
  • Somit hat eine Halbleitervorrichtung gemäß den obigen Aspekten den Vorteil, daß eine metallische Gußform nach dem Stand der Technik ohne besondere Änderungen ihres Aufbaus weiterhin verwendet werden kann.
  • Gemäß einem fünften Aspekt können bei der Halbleitervorrichtung nach dem ersten Aspekt die Behinderungsabschnitte für den Fluß des Kunstharzes oder Kunststoffs dünnwandige Abschnitte sein, welche gebildet werden, wenn die äußeren Umfangsteile des dickwandigen Abschnitts im Kunstharz oder Kunststoff ausgedünnt, d. h. dünner gestaltet werden.
  • Auch in diesem Fall, wenn die Form der Metallgußform entsprechend den dünnwandigen Abschnitten geändert wird, können diese dünnwandigen Abschnitte, welche die Behinderungsabschnitte für den Fluß des Kunstharzes oder Kunststoffes sind, problemlos in den äußeren Umfangsteilen des dickwandigen Abschnitts ausgebildet werden. Wenn hierbei die Abmessungen in Breitenrichtung der dünnwandigen Abschnitte geeignet gewählt werden, kann ein Abstand entlang den Oberflächen (für Isolationszwecke) problemlos sichergestellt werden.
  • Gemäß einem sechsten Aspekt können bei der Halbleitervorrichtung gemäß dem ersten Aspekt die Behinderungsabschnitte für den Fluß des Kunstharzes oder Kunststoffes Metallstücke sein, welche in dem Kunstharz oder den Kunststoff in dem dortigen dickwandigen Abschnitt eingebettet werden.
  • Da die Behinderungsabschnitte die Metallstücke sind, können sie an den Metallteilen im Befestigungsabschnitt angelötet sein, oder sie können einstückig mit den dortigen Metallteilen ausgebildet sein, wodurch sie am Befestigungsabschnitt festgelegt sind. Durch diese Metallstücke wird dann der Fluß des Kunstharzes oder Kunststoffes behindert.
  • Auch in diesem Fall können somit die Behinderungsabschnitte für den Fluß des Kunstharzes oder Kunststoffs einfach dadurch gebildet werden, in dem der angeordnete Abschnitt, an welchem die Metallstücke befestigt sind, in eine Gußform eingelegt wird, wonach dann diese vergossen wird. Somit ergibt sich der Vorteil, daß eine Gußform nach dem Stand der Technik, d. h. eine bereits bestehende Gußform unverändert bleiben kann, ohne daß ihre Konstruktion entsprechend abgeändert werden muß.
  • Gemäß einem siebten Aspekt können bei der Halbleitervorrichtung nach dem sechsten Aspekt die Metallteile einstückig mit dem ersten Metallteil und/oder dem zweiten Metallteil ausgebildet werden.
  • Wenn bei der so ausgestalteten Halbleitervorrichtung die Metallstücke oder Metallteile einstückig mit dem ersten Metallteil oder dem zweiten Metallteil ausgebildet sind, wodurch das Volumen des ersten Metallteils oder des zweiten Metallteils, welches jeweils als Abstrahlteil dient, erhöht wird, ergibt sich der Vorteil, daß der thermische Widerstand des Metallteils abgesenkt wird.
  • Bei einem achten Aspekt kann bei der Halbleitervorrichtung nach einem der ersten bis siebten Aspekte das zweite Metallteil in einem Zustand hinzugefügt werden, bei dem dritte Metallteile zwischen dem zweiten Metallteil und der vorderen Hauptoberfläche der Halbleiterelemente liegen.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsformen anhand der Zeichnung.
  • Es zeigt:
  • 1A und 1B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer ersten Ausführungsform, wobei 1A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 1B eine schematische Schnittdarstellung entlang Linie IB-IB in 1A ist;
  • 2A und 2B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer zweiten Ausführungsform, wobei 2A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 2B eine schematische Schnittdarstellung entlang Linie IIB-IIB in 2A ist;
  • 3A und 3B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer dritten Ausführungsform, wobei 3A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 3B eine schematische Schnittdarstellung entlang Linie IIIB-IIIB in 3A ist;
  • 4A und 4B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer vierten Ausführungsform, wobei 4A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 4B eine schematische Schnittdarstellung entlang Linie IVB-IVB in 4A ist;
  • 5A und 5B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer fünften Ausführungsform, wobei 5A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 5B eine schematische Schnittdarstellung entlang Linie VB-VB in 5A ist;
  • 6A und 6B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer sechsten Ausführungsform, wobei 6A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 6B eine schematische Schnittdarstellung entlang Linie VIB-VIB in 6A ist;
  • 7 eine schematische Schnittdarstellung durch eine erfindungsgemäß hergestellte Halbleitervorrichtung der sechsten Ausführungsform zusammen mit Vorsprüngen in einer metallischen Gußform während des Gießvorgangs;
  • 8A und 8B schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer siebten Ausführungsform, wobei 8A eine schematische Draufsicht auf die Anordnung einzelner Teile in einer Ebene ist und 8B eine schematische Schnittdarstellung entlang Linie VIIIB-VIIIB in 8A ist;
  • 9A und 9B schematisch den Aufbau einer Halbleitervorrichtung nach dem Stand der Technik, wobei 9A eine schematische Draufsicht und 9B eine schematische Schnittdarstellung entlang Linie IXB-IXB in 9A ist; und
  • 10 eine schematische Draufsicht auf eine Halbleitervorrichtung der 9A und 9B während eines Vergußvorgangs mit Kunstharz oder Kunststoff.
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beschrieben. In der gesamten Zeichnung bezeichnen gleiche Bezugszeichen oder sonstige Bezeichnungen gleiche oder einander identische oder äquivalente Teile oder Abschnitte, wobei auf wiederholte Beschreibungen hiervon in der Regel verzichtet wird.
  • In jeder der nachfolgenden Draufsichten bezeichnen weiße Pfeile die Positionen von Kunstharz- oder Kunstharzeinfüllanschlüssen, also Anschlüssen in oder an einer Gußform für einen Gußvorgang, sowie die Strömungs- oder Flußsituation (die Fließwege) eines Kunstharzes oder Kunststoffs, welcher oder welches durch die Anschlüsse eingegeben wird.
  • In jeder nachfolgenden Draufsicht hat ein Beispiel der aus Metall gebildeten Gußform drei Anschlüsse oder Einlässe, die Erfindung ist jedoch nicht auf dieses Beispiel beschränkt. Weiterhin ist in jeder der nachfolgenden Draufsichten ein drittes leitfähiges Verbindungsteil 53, welches unterhalb des Halbleiterchips 10 und 11 liegt, aus Gründen der Übersichtlichkeit der Darstellung weggelassen.
  • Schließlich sei in der nachfolgenden Beschreibung unter ”Kunstharz” oder ”Kunststoff” ein geeignetes gießfähiges Vergußmaterial verstanden, welches nach dem Gußvorgang unter Einbettung der entsprechenden Abschnitte und Teile ausreichend aushärtet. ”Vergußmaterial” wird nachfolgend als Oberbegriff für derartige Kunststoffe oder Kunstharze verwendet.
  • Die 1A und 1B zeigen schematisch den Aufbau einer Halbleitervorrichtung S1 gemäß der ersten Ausführungsform, wobei 1A eine schematische Draufsicht auf die ebene Anordnung der einzelnen Abschnitte ist und 1B eine schematische Schnittdarstellung entlang Linie IB-IB in 1A ist.
  • Gemäß den 1A und 1B weist die erfindungsgemäß hergestellte Halbleitervorrichtung S1 dieser Ausführungsform Halbleiterchips 10 und 11 auf, welche Halbleiterelemente sind, sowie eine untere Wärmesenke 20, welche ein erstes Metallteil ist, eine obere Wärmesenke 30, welche ein zweites Metallteil ist, und ein Vergußmaterial 80.
  • In dieser Ausführungsform sind Wärmesenkenblöcke 40 zwischen die Halbleiterchips 10 und 11 und die obere Wärmesenke 30 gesetzt und die Halbleiterchips 10 und 11 sind mit der oberen Wärmesenke 30 über die Wärmesenkenblöcke 40 verbunden.
  • Obgleich in 1B nicht gezeigt, ist der zweite Halbleiterchip 11 mit der oberen Wärmesenke 30 über den Wärmensenkenblock 40 auf ähnliche Weise wie der erste Halbleiterchip 10 in Verbindung. Was die Situation des zweiten Halbleiterchips 11 betrifft, sei Bezug genommen auf 5 ff., wie nachfolgend beschrieben wird.
  • Im Fall des dargestellten Aufbaus sind die unteren Oberflächen der Halbleiterchips 10 und 11 und die obere Oberfläche der unteren Wärmesenke 20 mit einem ersten leitfähigen Verbindungsteil 51 verbunden.
  • Die oberen Oberflächen der Halbleiterchips 10 und 11 und die untere Oberfläche eines jeden Wärmensenkenblocks 40 sind mit einem zweiten leitfähigen Verbindungsteil 52 verbunden.
  • Weiterhin ist die obere Oberfläche eines jeden Wärmensenkenblocks 40 und ist die untere Oberfläche der oberen Wärmesenke 30 mit einem dritten leitfähigen Verbindungsteil 53 verbunden.
  • Für die ersten, zweiten und dritten leitfähigen Verbindungsteile 51, 52 und 53 kann ein Lot, ein leitfähiger Klebstoff oder dergleichen verwendet werden. Bei der Halbleitervorrichtung des dargestellten Beispiels wird ein Lot auf Sn-Basis (Zinnbasis) für die ersten, zweiten und dritten leitfähigen Verbindungsteile 51, 52 und 53 verwendet.
  • Somit wird bei diesem Aufbau an der oberen Oberfläche der Halbleiterchips 10 und 11 Wärme über das zweite leitfähige Verbindungsteil 52, die Wärmesenkenblöcke 40, das dritte leitfähige Verbindungsteil 53 und die obere Wärmesenke 30 abgeführt, während an der unteren Oberfläche der Halbleiterchips 10 und 11 Wärme über die untere Wärmesenke 20 von dem ersten leitfähigen Verbindungsteil 51 abgestrahlt wird.
  • Beispielsweise und nicht einschränkend kann der erste Halbleiterchip 10 aus einem IGBT (bipolarer Transistor mit isoliertem Gate), einem Leistungshalbleiterelement, beispielsweise einem Thyristor oder dergleichen aufgebaut sein. Der zweite Halbleiterchip 11 kann beispielsweise aus einer FWD (Freilaufdiode) gebildet werden.
  • Jeder der Halbleiterchips 10 und 11 hat beispielsweise die Form einer rechteckförmigen dünnen Platte. In 1B bildet die obere Oberflächenseite der Halbleiterchips 10 und 11 eine vordere Hauptfläche, welche eine Elemente ausbildende Oberfläche ist und die untere Oberfläche hiervon bildet eine rückwärtige Hauptoberfläche. Jeder der Halbleiterchips 10 und 11 hat an den vorderen und rückwärtigen Hauptoberflächen Elektroden.
  • D. h., in dieser Ausführungsform sind Elektroden der Halbleiterchips 10 und 11 an den rückwärtigen Hauptoberflächenseiten elektrisch über das erste leitfähige Verbindungsteil 51 mit der unteren Wärmesenke 20 verbunden, welche das erste Metallteil ist, während die Hauptelektroden der Halbleiterchips 10 und 11 auf der vorderen Hauptoberflächenseite über das zweite leitfähige Verbindungsteil 52 elektrisch mit den Wärmesenkenblöcken 40 verbunden sind.
  • Weiterhin sind auf der Seite der Wärmesenkenblöcke 40 entfernt von den Halbleiterchips 10 und 11 diese Wärmesenkenblöcke 40 und die obere Wärmesenke 30, welche das zweite Metallteil ist, über das dritte leitfähige Verbindungsteil 53 elektrisch verbunden.
  • Hierbei sind die untere Wärmesenke 20, die obere Wärmesenke 30 und sind die Wärmesenkenblöcke 40 aus einem Metall mit hoher thermischer Leitfähigkeit und elektrischer Leitfähigkeit, beispielsweise aus einer Kupferlegierung oder einer Aluminiumlegierung. Alternativ kann eine übliche Eisenlegierung ebenfalls für die Wärmensenkenblöcke 40 verwendet werden.
  • Die untere Wärmesenke 20 kann beispielsweise aus einem plattenförmigen Bauteil sein, welches insgesamt langgestreckte Formgebung hat. Zusätzlich können die Wärmesenkenblöcke 40 aus beispielsweise rechteckförmigen Plattenbauteilen sein, welche etwas kleiner als die Halbleiterchips 10 und 11 sind, welche jeweils hiermit in Verbindung sind.
  • Die Wärmesenkenblöcke 40 dienen zur thermischen und elektrischen Verbindung speziell des ersten Halbleiterchips 10 und der oberen Wärmesenke 30 miteinander und zur Festlegung der Höhenlage eines Abstands zwischen den Halbleiterchips 10 und 11 und der oberen Wärmesenke 30, um die Höhenlage von Bondierungsdrähten 70 sicherzustellen, welche nachfolgend noch erläutert werden, wenn diese Drähte 70 aus dem ersten Halbleiterchip 10 herausgeführt werden.
  • Die obere Wärmesenke 30 kann beispielsweise aus einer im wesentlichen langgestreckten durchgehenden Platte gebildet sein.
  • Die untere Wärmesenke 20 und die obere Wärmesenke 30 wirken dahingehend, die Elektroden der Halbleiterchips 10 und 11 herauszuführen, d. h., die Halbleiterchips 10 und 11 mit dem äußeren der Halbleitervorrichtung S1 elektrisch zu verbinden. Dies kann beispielsweise dadurch erfolgen, daß (nicht gezeigte) Anschlußabschnitte an den beiden Wärmesenken 20 und 30 vorgesehen werden.
  • Auf diese Weise dienen die untere Wärmesenke 20 bzw. die obere Wärmesenke 30, welche als das erste Metallteil bzw. das zweite Metallteil aufgebaut sind, als Elektroden und Abstrahlungsteile. In der Halbleitervorrichtung S1 haben die untere Wärmesenke 20 und die obere Wärmesenke 30 die Funktion der Wärmeabstrahlung von den Halbleiterchips 10 und 11 und weiterhin die Funktion der Elektroden der Halbleiterchips 10 und 11.
  • Signalanschlüsse 60, welche als sog. Leadframe oder dergleichen ausgebildet sind, sind um den ersten Halbleiterchip 10 herum ausgebildet. Die Signalanschlüsse 60 sind mit Signalelektroden (beispielsweise Gateelektroden) verbunden, welche an der vorderen Hauptoberfläche des ersten Halbleiterchips 10 angeordnet sind.
  • In dieser Ausführungsform sind der erste Halbleiterchip 10 und die Signalanschlüsse 60 über Drähte 70 verbunden und elektrisch in Verbindung. Die Drähte 70 werden durch ein Drahtbondierungsverfahren oder dergleichen verlegt und sind aus Gold, Aluminium oder dergleichen.
  • Weiterhin ist in dieser Ausführungsform im wesentlichen die gesamte Halbleitervorrichtung S1 mit der Vergußmasse oder dem Vergußmaterial 80 gekapselt. Genauer gesagt, gemäß 1B ist der Raum zwischen dem Paar von Wärmesenken 20 und 30 und ist ein Teil um den Halbleiterchip 10, sowie der Umfang um den Wärmesenkenblock 40 herum mit dem Vergußmaterial 80 ausgefüllt und vergossen.
  • Als Vergußmaterial kommt beispielsweise Epoxyharz zur Anwendung. Das Verkapseln der Wärmesenken 20, 30, etc. mit dem Vergußmaterial 80 kann problemlos durch Preßspritzen erfolgen, wobei eine Formanordnung (nicht gezeigt) verwendet wird, die aus oberen und unteren Formteilen besteht.
  • Auf diese Weise ist die Halbleitervorrichtung S1 dieser Ausführungsform im wesentlichen aufgebaut als eine Halbleitervorrichtung des harz- oder kunststoffvergossenen Typs, bei dem die Metallteile 20, 30 und 40 elektrisch und thermisch mit den vorderen und rückwärtigen Hauptoberflächen des Halbleiterchips 10, der das Leistungselement ist, über die leitfähigen Verbindungsteile oder Kleber 51 bis 53 verbunden sind.
  • Hierbei sei derjenige Teil der Halbleitervorrichtung S1, der in den 1A und 1B nicht durch das Vergußmaterial 80 gebildet ist, d. h., der laminierte oder geschichtete Körper, der in den 1A und 1B nicht mit dem Vergußmaterial 80 ausgegossen ist, als ”angeordneter Abschnitt” bezeichnet.
  • Das Vergußmaterial 80 spielt weiterhin zwei Rollen, nämlich einmal die Rolle des Versiegelns des angeordneten Abschnitts 90 sowie der umgebenden Teile hiervon in engem Kontakt hiermit, so daß die Halbleiterchips 10 und 11 geschützt sind und zum anderen die Rolle des Sicherstellens eines Abstands entlang der Oberflächen, um eine elektrische Isolation zwischen den oberen und unteren Wärmesenken 20 und 30 aufrechtzuerhalten, welche jeweils an den rückwärtigen und vorderen Seiten der Halbleitervorrichtung S1 freiliegen. Um hierbei den Abstand entlang den Oberflächen beizubehalten, ist um den angeordneten Abschnitt 90 herum ein dickwandiger Abschnitt ausgebildet, der nur aus dem Vergußmaterial 80 gebildet ist.
  • In den erfindungsgemäßen Ausführungsformen befindet sich wenigstens ein Behinderungsabschnitt 81 zur Behinderung des Flusses des Vergußmaterials 80 beim Vergießvorgang in dem dickwandigen Abschnitt, d. h., im Umfangsbereich des Vergußmaterials 80. In dieser Ausführungsform ist eine Mehrzahl von Behinderungsabschnitten 81 gebildet durch Öffnungen oder Löcher 81, die in dem dickwandigen Abschnitt des Vergußmaterials 80 ausgebildet sind.
  • Im dargestellten Beispiel ist jedes der Löcher 81, welches einen Behinderungsabschnitt für den Vergußmaterialfluß bildet, so ausgebildet, daß es sich von der Oberfläche der Halbleitervorrichtung S1 auf Seiten der oberen Wärmesenke 30 bis zu einem Mittelteil der Halbleitervorrichtung S1 in Dickenrichtung erstreckt. In der gezeigten Ausführungsform sind zwei Löcher 81 auf der Einspritzzufuhrseite des dickwandigen Abschnitts ausgebildet, wie in 1A gezeigt.
  • Die Löcher 81 sind durch Stifte (konvexe Teile) gebildet, welche von der Gußform vorstehen, die zum Vergießen des Vergußmaterials 80 verwendet wird.
  • Nachfolgend wird ein Verfahren zur Herstellung der Halbleitervorrichtung S1 mit obigem Aufbau unter Bezugnahme auf die 1A und 1B beschrieben.
  • Zunächst wird der Schritt des Lötens der Halbleiterchips 10 und 11 und der Wärmesenkenblöcke 40 auf die obere Oberfläche der unteren Wärmesenke 20 durchgeführt.
  • Hierbei werden die Halbleiterchips 10 und 11 auf die obere Oberfläche der unteren Wärmesenke 20 unter Zwischenlage einer Lotfolie aus beispielsweise Lot auf Sn-Basis gesetzt und die Wärmesenkenblöcke 40 werden auf die jeweiligen Halbleiterchips 10 und 11 gesetzt, wobei Lotfolien der gleichen Art eingeschlossen werden.
  • Danach wird der sich so ergebende Aufbau über den Schmelzpunkt des Lots durch eine Heizvorrichtung (Reflow-Vorrichtung) erwärmt, um die Lotfolien aufzuschmelzen, wonach dann die Lotfolien aushärten können.
  • Nachfolgend wird der Schritt der Drahtbondierung des ersten Halbleiterchips 10 und der Signalanschlüsse 60 durchgeführt. Somit sind der erste Halbleiterchip 10 und die Signalanschlüsse 60 durch die Drähte 70 elektrisch miteinander in Verbindung.
  • Danach erfolgt der Schritt des Verlötens der oberen Wärmesenke 30 auf den Wärmensenkenblöcken 40. Hierbei wird die obere Wärmesenke 30 unter Zwischenlage einer Lotfolie auf die Wärmesenkenblöcke 40 gesetzt. Danach wir die Lotfolie durch die Heizvorrichtung aufgeschmolzen und danach wieder ausgehärtet.
  • Wenn die aufgeschmolzenen Lotfolien ausreichend ausgehärtet sind, bilden die ausgehärteten Lotabschnitte die ersten, zweiten und dritten leitfähigen Verbindungsteile 51, 52 und 53.
  • Zusätzlich können Verbindungen und elektrische und thermische Anschlüsse zwischen der unteren Wärmesenke 20, den Halbleiterchips 10 und 11, den Wärmesenkenblöcken 40 und der oberen Wärmesenke 30 über die leitfähigen Verbindungsteile 51 bis 53 realisiert werden.
  • Wenn ein leitfähiger Kleber für die ersten, zweiten und dritten leitfähigen Verbindungsteile 51, 52 und 53 verwendet wird, lassen sich die Verbindungen und elektrischen und thermischen Anschlüsse zwischen der unteren Wärmesenke 20, den Halbleiterchips 10 und 11, den Wärmesenkenblöcken 40 und der oberen Wärmesenke 30 durch Ersatz des Lotes mit dem leitfähigen Kleber im obigen Schritt und somit durch Aufbringen und Aushärtenlassen des leitfähigen Klebers realisieren.
  • Danach wird der Schritt des Ausfüllens des Freiraums zwischen den Wärmesenken 20 und 30 und der Umgebung hiervon mit dem Vergußmaterial 80 unter Verwendung einer nicht dargestellten Gußform aus beispielsweise Metall durchgeführt. Hierbei ist bei dieser Ausführungsform die Gußform mit Stiften entsprechend den Löchern 81 versehen, um in dem Vergußmaterial 80 die späteren Löcher 81 zu bilden.
  • Nachdem der angeordnete Abschnitt 90 der Halbleitervorrichtung korrekt in die Gußform eingelegt worden und diese geschlossen worden ist, wird das Vergußmaterial 80 durch die Einspritzöffnungen der Gußform eingebracht. Hierbei zeigt eine gestrichelte Linie in 1A den anfänglichen Füllzustand mit Vergußmaterial 80, welches durch die Einspritzöffnungen eingebracht wird. An dem Teil des Vergußmaterials 80, der später der dickwandige Abschnitt wird, wird der Fluß oder die Strömung des Vergußmaterials 80 durch die Stifte entsprechend den späteren Löchern 81 behindert.
  • Somit kann in der Gußform die Fließ- oder Strömungsgeschwindigkeit des Vergußmaterials 80 an dem Teil, der der dickwandige Abschnitt wird und an dem Teil, der der dünnwandige Abschnitt wird, annähernd gleich gemacht werden. Somit kann eine Ungleichmäßigkeit oder unausgewogene Verteilung bei der Füllung mit dem Vergußmaterial 80 in der Form weitestgehend unterdrückt werden.
  • Weiterhin wird der zuletzt zu füllende Teil im wesentlichen der dickwandige Abschnitt gegenüber den Einspritzöffnungen, d. h., der äußere Teil oder der Teil außerhalb des angeordneten Abschnitts 90, so daß verhindert wird, daß Luftblasen innerhalb des angeordneten Abschnitts 90 in dem Vergußmaterial 80 verbleiben.
  • Auf diese Weise wird gemäß den 1A und 1B das Intervall oder der Freiraum zwischen den Wärmesenken 20 und 30 und dem umgebenden Teil hiervon mit dem Vergußmaterial 80 sauber verfüllt und vergossen. Nachdem das Vergußmaterial 80 ausgehärtet ist, wird die Halbleitervorrichtung S1 aus der Form genommen, so daß die Halbleitervorrichtung S1 fertiggestellt ist. Hierbei dienen die Löcher 81 als Ausziehöffnungen für die Stifte an der Form.
  • Im Fall des obigen Aufbaus ist die Halbleitervorrichtung S1 in dem Vergußmaterial 80 so gekapselt, daß die untere Oberfläche der unteren Wärmesenke 20 und die obere Oberfläche der oberen Wärmesenke 30 jeweils freiliegen. Die Wärmeabstrahlleistungen der Wärmesenken 20 und 30 werden so verbessert.
  • Gemäß der bisher beschriebenen Ausführungsform wird somit eine Halbleitervorrichtung S1 geschaffen mit Halbleiterchips 10 und 11, welche jeweils Elektroden an einer vorderen und rückwärtigen Hauptoberfläche aufweisen, sowie mit einer untere Wärmesenke 20, die ein erstes Metallteil ist, die mit der rückwärtigen Hauptoberflächenseite der Halbleiterchips 10 und 11 verbunden ist und als eine Elektrode und ein Abstrahlungsteil dient und mit einer oberen Wärmesenke 30, die ein zweites Metallteil ist, welche mit der vorderen Hauptoberflächenseite der Halbleiterchips 10 und 11 in Verbindung ist und als Elektrode und als Abstrahlungsteil dient, wobei im wesentlichen die gesamte Vorrichtung in einem Vergußmaterial 80 verkapselt ist, wobei erfindungsgemäß der dickwandige Abschnitt des Vergußmaterials 80, der am Umfangsteil hiervon liegt, wenigstens eine Öffnung 81 aufweist, welche ein Behinderungsabschnitt für den Vergußmaterialfluß ist, der dazu dient, den Fluß des Vergußmaterials 80 beim Vergießen des Vergußmaterials 80 zu behindern.
  • Da bei dieser Ausführungsform die Löcher 81, welche die Behinderungsabschnitte für den Vergußmaterialfluß sind, im dickwandigen Abschnitt des Vergußmaterials 80 angeordnet sind, wobei dieser dickwandige Abschnitt im Umfangsteil oder Umfangsbereich des gesamten Vergußmaterials liegt, kann der Fluß des Vergußmaterials 80 an dem Teil, der später der dickwandige Abschnitt wird, langsamer gemacht werden und die Flußgeschwindigkeiten des Teils des Vergußmaterials 80, der später der dickwandige Abschnitt wird und des Teils, der später der dünnwandige Abschnitt wird, können während des Vergießvorgangs im wesentlichen gleichförmig gemacht werden.
  • Es kann daher bei dieser Ausführungsform verhindert werden, daß sich Luftblasen in dem Vergußmaterial 80 im Bereich des angeordneten Abschnitts 90 der Halbleitervorrichtung S1, welche die vergossene beidseitig abstrahlende Struktur hat, bilden.
  • Weiterhin sind in dieser Ausführungsform die Behinderungsabschnitte für den Vergußmaterialfluß Löcher 81, welche in dem dickwandigen Abschnitt innerhalb des Vergußmaterials 80 ausgebildet werden. In diesem Fall können die Löcher 81 in dem dickwandigen Abschnitt des Vergußmaterials 80 besonders einfach durch Stifte gebildet werden, welche konvexe Teile sind, die den Löchern 81 entsprechen und in der Gußform ausgebildet sind. In diesem Fall wird der Fluß des Vergußmaterials 80 dadurch behindert, daß das Vergußmaterial 80 im Zuge des Vergießens an diesen Stiften aufläuft.
  • Die 2A und 2B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S2 gemäß einer zweiten Ausführungsform, wobei 2A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte ist und 2B eine schematische Schnittdarstellung entlang Linie IIB-IIB in 2A ist.
  • Gemäß den 2A und 2B weist diese Ausführungsform eine Mehrzahl von Löchern 81 als Behinderungsabschnitte 81 für den Vergußmaterialfluß auf, wobei die Anzahl größer als in der ersten Ausführungsform ist. Im in 2A gezeigten Beispiel sind jeweils vier Löcher 81 an den oberen und unteren Seiten von 2A in dem dickwandigen Abschnitt des Vergußmaterials 80 ausgebildet. Die Größen und/oder Tiefen der einzelnen Löcher 81 können entweder gleich oder unterschiedlich zueinander sein.
  • Bei dieser Ausführungsform ist somit eine größere Anzahl von Löchern 81 in der dargestellten Weise ausgebildet, wobei der Effekt der Behinderung des Vergußmaterialflusses weiter verbessert werden kann.
  • Die 3A und 3B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S3 gemäß einer dritten Ausführungsform, wobei 3A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte ist und 3B eine schematische Schnittdarstellung entlang Linie IIIB-IIIB in 3A ist.
  • Gemäß den 3A und 3B ist die Anzahl von Löchern 81, welche die Behinderungsabschnitte für den Fluß des Vergußmaterials bilden, gegenüber der ersten Ausführungsform ebenfalls erhöht.
  • Gemäß 3B sind bei dieser dritten Ausführungsform die Löcher 81 so ausgebildet, daß sie sich von der Oberfläche der Halbleitervorrichtung S3 auf Seiten der oberen Wärmesenke 30 und von der Oberfläche auf Seiten der unteren Wärmesenke 20 aus in das Innere oder den Mittenbereich des Vergußmaterials 80 in dessen Dickenrichtung erstrecken.
  • Auch hier können die Größen und/oder Tiefen der einzelnen Löcher 81 entweder gleich oder unterschiedlich zueinander sein. Auch bei dieser Ausführungsform kann durch Ausbilden der größeren Anzahl von Löchern 81 der Behinderungseffekt für den Fluß des Vergußmaterials verbessert werden.
  • Die 4A und 4B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S4 gemäß der vierten Ausführungsform, wobei 4A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte und 4B eine schematische Schnittdarstellung entlang Linie IVB-IVB in 4A ist.
  • Bei dieser Ausführungsform ist die Form der Behinderungsabschnitte für den Fluß des Vergußmaterials im Vergleich zur ersten Ausführungsform abgewandelt. Gemäß den 4A und 4B ist in dieser Ausführungsform jeder der Behinderungsabschnitte durch einen Isolator 82 gebildet, der in eine Durchgangsöffnung eingebettet ist, welche die Halbleitervorrichtung S4 in dem dickwandigen Abschnitt des Vergußmaterials 80 in Dickenrichtung durchtritt.
  • Der Isolator 82 ist aus Kunstharz, Kunststoff, Keramik oder dergleichen, wobei der Schmelzpunkt hiervon höher als derjenige des Vergußmaterials 80 ist. Im dargestellten Beispiel ist der Isolator 82 säulenförmig mit rundem Querschnitt.
  • Wenn in diesem Fall die Isolatorabschnitte 82 zwischen den oberen und unteren Gußformteilen eingeschlossen werden, können sie in dieser Gußform bestehend aus den oberen und unteren Teilen befestigt werden. Das Vergußmaterial 80 wird durch die Einspritzöffnungen der Gußform eingebracht, wobei der Fluß des Vergußmaterials 80 durch die Isolatorabschnitte 82 wie im Fall der Stifte der Gußform gemäß der ersten Ausführungsform behindert wird.
  • Die Behinderungsabschnitte für den Fluß des Vergußmaterials, bei denen das Isolatormaterial 82 in den Durchgangsöffnungen eingebettet ist, werden somit in dem dickwandigen Abschnitt innerhalb des Vergußmaterials 80 nach dem Vergußvorgang gebildet.
  • Bei dieser Ausführungsform können somit die gleichen funktionellen Auswirkungen wie bei der ersten Ausführungsform erreicht werden. Weiterhin ergibt sich der Vorteil, daß eine Gußform nach dem Stand der Technik intakt bleiben kann, d. h., sie kann ohne besondere Abänderungen in ihrem Aufbau auch im Rahmen der vorliegenden Erfindung verwendet werden.
  • Die 5A und 5B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S5 gemäß einer fünften Ausführungsform, wobei 5A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte ist und 5B eine schematische Schnittdarstellung entlang Linie VB-VB in 5A ist.
  • Bei dieser Ausführungsform ist die Form der Behinderungsabschnitte für den Fluß des Vergußmaterials im Vergleich zur ersten Ausführungsform abgeändert. Gemäß den 5A und 5B sind die Behinderungsabschnitte in dieser Ausführungsform dünnwandige Abschnitte 83, an denen die äußeren Umfangsteile des dickwandigen Abschnitts des Vergußmaterials 80 verdünnt sind. In diesem Beispiel sind die dünnwandigen Abschnitte 83 an denjenigen Endflächen des Vergußmaterials 80 ausgebildet, welche sich entlang des Flusses oder der Strömung des Vergußmaterials 80 von den Einspritzöffnungen einer Gußform aus erstrecken.
  • Auch in diesem Fall können die dünnwandigen Abschnitte 83, welche die Behinderungsabschnitte bilden, problemlos an den Umfangsteilen des dickwandigen Abschnitts im Vergußmaterial 80 ausgebildet werden, indem die Form der Gußform entsprechend diesen dünnwandigen Abschnitten 83 abgeändert wird. Nebenbei gesagt, der Abstand entlang den oben genannten Oberflächen kann durch geeignetes Festlegen der Breitenabmessung der dünnwandigen Abschnitte 83 festgelegt werden.
  • Bei dieser Ausführungsform können die gleichen funktionellen Effekte wie in der ersten Ausführungsform erreicht werden. Weiterhin kann eine Konzentration des Vergußmaterials 80 im dickwandigen Abschnitt vermieden werden und die Füllmenge des Vergußmaterials 80 läßt sich verringern, so daß die Ausführungsform auch sparsam, d. h. ökonomisch ist.
  • Die 6A und 6B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S6 gemäß einer sechsten Ausführungsform, wobei 6A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte ist und 6B eine schematische Schnittdarstellung entlang Linie VIB-VIB in 6A ist.
  • Auch mit dieser Ausführungsform ist die Form der Löcher, welche die Behinderungsabschnitte für den Fluß des Vergußmaterials bilden, im Vergleich zur ersten Ausführungsform abgeändert. Gemäß den 6A und 6B sind diese Löcher als Behinderungsabschnitte gemäß dieser Ausführungsform Vertiefungen oder Rücksprünge 84, die in den Endoberflächen des dickwandigen Abschnitts des Vergußmaterials 80 ausgebildet sind. Beispielsweise sind diese Vertiefungen 84 jeweils an denjenigen Endoberflächen des Vergußmaterials 80 ausgebildet, welche sich entlang des Flusses des Vergußmaterials 80 von den Einspritzöffnungen der Gußform erstrecken.
  • Diese Vertiefungen 84 können derart realisiert werden, daß die Gußform für den Vergußvorgang mit Vorsprüngen in Form von Einlagen oder Schiebern versehen wird. 7 ist eine schematische Schnittdarstellung eines Zustands, bei dem die Halbleitervorrichtung S6 der sechsten Ausführungsform zusammen mit Vorsprüngen K1 in der Gußform vergossen wird.
  • Auch in dieser Ausführungsform weist die Gußform konvexe Teile auf, welche den späteren Vertiefungen 84 entsprechen, also z. B. die Vorsprünge K1, so daß die Vertiefungen 84 in den dickwandigen Abschnitten innerhalb des Vergußmaterials 80 problemlos ausgebildet werden können.
  • Auch in diesem Fall wird der Fluß des Vergußmaterials 80 durch ein Auflaufen hiervon an den Vorsprüngen K1 der Gußform behindert, so daß gleiche Effekte wie in der ersten Ausführungsform erhalten werden können.
  • (Siebte Ausführungsform)
  • Die 8A und 8B zeigen schematisch den Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung S7 gemäß einer siebten Ausführungsform, wobei 8A eine schematische Draufsicht auf die Ebenenanordnung einzelner Abschnitte ist und 8B eine schematische Schnittdarstellung entlang Linie VIIIB-VIIIB in 8A ist.
  • Bei dieser Ausführungsform sind die Behinderungsabschnitte für den Fluß des Vergußmaterials im Vergleich zur ersten Ausführungsform wiederum modifiziert. Gemäß den 8A und 8B sind die Behinderungsabschnitte in dieser Ausführungsform Metallstücke 85, die im dickwandigen Abschnitt des Vergußmaterials 80 eingebettet sind. Beispielsweise sind in denjenigen dickwandigen Abschnitten des Vergußmaterials 80, welche sich entlang des Flusses von Vergußmaterial 80 von den Einspritzöffnungen der Gußform her erstrecken, die Metallstücke 85 so angeordnet, daß sie sich in gleicher Richtung erstrecken.
  • Da hierbei die Behinderungsabschnitte für den Fluß des Vergußmaterials die Metallstücke 85 sind, können sie an metallischen Teilen angelötet werden, nämlich insbesondere den Wärmesenken 20 und/oder 30 im angeordneten Abschnitt 90 oder sie können einstückig an den Wärmesenken 20 und/oder 30 ausgebildet sein.
  • Im dargestellten Beispiel sind die Metallstücke 85 an der oberen Wärmesenke 30 angelötet, um somit an dem angeordneten Abschnitt 90 befestigt zu sein. In diesem Fall wird der Fluß des Vergußmaterials 80 durch die Metallstücke 85 bei dem Vergußvorgang behindert.
  • Auch bei dieser Ausführungsform lassen sich die gleichen funktionellen Effekte wie in der ersten Ausführungsform erreichen. Weiterhin können die Behinderungsabschnitte für den Fluß des Vergußmaterials einfach durch Einlegen des angeordneten Abschnitts 90, an dem die Metallstücke 85 befestigt sind, in die Gußform und dann durch Eingießen des Vergußmaterials 80 ausgebildet werden, was den Vorteil mit sich bringt, daß eine Gußform nach dem Stand der Technik intakt bleiben kann, d. h., es sind keine speziellen Änderungen an ihrem Aufbau notwendig.
  • Für den Fall, daß die Metallstücke 85 einstückig mit der Wärmesenke 20 und/oder 30 ausgebildet sind, wird das Volumen dieser Wärmesenke 20 und/oder 30, welche als Abstrahlungsteil dient, erhöht, was den Vorteil mit sich bringt, daß der thermische Widerstand bzw. das Abstrahlungsvermögen der Wärmensenke 20 und/oder 30 verringert bzw. verbessert wird.
  • In jeder der obigen Ausführungsformen liegen die Wärmesenkenblöcke 40 zwischen den Halbleiterchips 10 und 11 und der oberen Wärmesenke 30. Die Wärmesenkenblöcke verbinden die Halbleiterelemente und die Wärmesenke (Abstrahlungsplatte) sowohl thermisch als auch elektrisch und legen die Höhe eines Abstands zwischen den Halbleiterelementen und der Abstrahlungsplatte zum Zweck der Sicherstellung eines Raums für die Drahtbondierungen fest, wenn die Drähte beim Bondieren aus den ersten Halbleiterelementen herausgeführt werden.
  • Bei einem Aufbau, der die Wärmesenkenblöcke nicht benötigt, können diese Wärmesenkenblöcke weggelassen werden.
  • Die siebte Ausführungsform kann so abgewandelt werden, daß ein angeordneter Abschnitt vorliegt, an dem elektrisch isolierende Teile, beispielsweise Keramikteile anstelle der Metallteile durch Kleben oder dergleichen befestigt sind, welche dann in der Gußform beim Vergußvorgang die Behinderungsabschnitte bilden.
  • Mit ein wesentlicher Punkt der vorliegenden Erfindung ist, daß gemäß der obigen Beschreibung die Behinderungsabschnitte im dickwandigen Abschnitt des Vergußmaterials vorgesehen sind, der an dem Umfangsteil der Halbleitervorrichtung vorhanden ist, um zu verhindern, daß Luftblasen in dem Vergußmaterial innerhalb eines angeordneten Abschnitts der Halbleitervorrichtung mit vergossener doppelseitiger Abstrahlungsstruktur auftreten.

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (S1), mit den Schritten: Bereitstellen von Halbleiterelementen (10, 11), welche an einer vorderen Hauptoberfläche und einer rückwärtigen Hauptoberfläche jeweils Elektroden aufweisen, Bereitstellen eines ersten Metallteils (20), welches an der rückwärtigen Hauptoberflächenseite der Halbleiterelemente (10, 11) angeordnet ist und als Elektrode und als Abstrahlungsteil dient, Bereitstellen eines zweiten Metallteils (30), welches an der vorderen Hauptoberflächenseite der Halbleiterelemente (10, 11) angeordnet ist und als eine Elektrode und ein Abstrahlungsteil dient, wobei die Halbleiterelemente (10, 11), das erste Metallteil (20) und das zweite Metallteil (30) eine Verbundeinheit (90) bilden, Anordnen der Verbundeinheit (90) in einer Gußform mit Einspritzöffnungen derart, dass bei einem Einspritzen von Vergußmaterial (80) in die Gußform ein dickwandiger Abschnitt um die Verbundeinheit herum und ein dünnwandiger Abschnitt innerhalb der Verbundeinheit gebildet werden, Anordnen von wenigstens einem Behinderungsabschnitt (81, 82, 83, 84, 85) in dem dickwandigen Abschnitt, um den Fluß des Vergußmaterials (80) während eines Vergußvorgangs in dem dickwandigen Abschnitt an den Fluß des Vergußmaterials (80) in dem dünnwandigen Abschnitt anzugleichen, so daß das Auftreten von eingeschlossenen Luftblasen in dem dünnwandigen Abschnitt verhindert wird, wobei der zuletzt zu füllende Teil der dickwandige Abschnitt gegenüber den Einspritzöffnungen wird, Einfüllen des Vergußmaterials (80) in die Gußform, um die Verbundeinheit (90) zu verkapseln, und Entnehmen der Halbleitervorrichtung (S1) aus der Gußform nach einem Aushärten des Vergußmaterials (80).
  2. Verfahren nach Anspruch 1, wobei die Gussform mit einem oder mehreren Stiften ausgebildet wird, welche von der Gußform vorstehen, und nach dem Entnehmen der Halbleitervorrichtung (S1) aus der Gußform durch Entfernen der Stifte aus dem ausgehärteten Vergußmaterial (80) Löcher (81) verbleiben.
  3. Verfahren nach Anspruch 2, wobei an einer oder zwei gegenüberliegenden Hauptoberflächen des ausgehärteten Vergußmaterials (80) eine Mehrzahl von Löchern (81) ausgebildet werden, deren Größen und/oder Tiefen gleich oder unterschiedlich zueinander sind.
  4. Verfahren nach Anspruch 1, wobei der oder die Behinderungsabschnitte als Isolatorabschnitte (82) ausgebildet werden, die in Durchgangsöffnungen eingebettet sind, welche die Halbleitervorrichtung (S1) in ihrer Dickenrichtung im dickwandigen Abschnitt innerhalb des Vergußmaterials (80) durchdringen.
  5. Verfahren nach Anspruch 1, wobei der oder die Behinderungsabschnitte als weitere dünnwandige Abschnitte (83) derart ausgebildet werden, dass äußere Umfangsabschnitte des dickwandigen Abschnitts im Vergußmaterial sich verjüngen.
  6. Verfahren nach Anspruch 1, wobei der oder die Behinderungsabschnitte als Metallstücke (85) ausgebildet werden, welche in dem dickwandigen Abschnitt eingebettet sind.
  7. Verfahren nach Anspruch 6, wobei die Metallstücke (85) einstückig mit dem ersten Metallteil (20) und/oder dem zweiten Metallteil (30) ausgebildet werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein drittes Metallteil (40) zwischen den Halbleiterelementen (10, 11) und dem zweiten Metallteil (30) angeordnet wird.
DE102004060378.2A 2003-12-24 2004-12-15 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE102004060378B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-427311 2003-12-24
JP2003427311A JP4254527B2 (ja) 2003-12-24 2003-12-24 半導体装置

Publications (2)

Publication Number Publication Date
DE102004060378A1 DE102004060378A1 (de) 2005-07-28
DE102004060378B4 true DE102004060378B4 (de) 2014-08-28

Family

ID=34708890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004060378.2A Expired - Fee Related DE102004060378B4 (de) 2003-12-24 2004-12-15 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US7091603B2 (de)
JP (1) JP4254527B2 (de)
CN (1) CN100565850C (de)
DE (1) DE102004060378B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US8421198B2 (en) * 2007-09-18 2013-04-16 Stats Chippac Ltd. Integrated circuit package system with external interconnects at high density
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
TWI405307B (zh) * 2009-09-18 2013-08-11 Novatek Microelectronics Corp 晶片封裝及其製程
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
DE102010030838A1 (de) * 2010-07-02 2012-01-05 Robert Bosch Gmbh Halbleiterbauteil mit verbesserter Wärmeabfuhr
JP2012094592A (ja) * 2010-10-25 2012-05-17 Elpida Memory Inc 半導体装置及びその製造方法
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5692377B2 (ja) 2011-06-16 2015-04-01 富士電機株式会社 半導体ユニットおよび半導体装置
JP6028810B2 (ja) * 2012-11-20 2016-11-24 トヨタ自動車株式会社 半導体装置
JP2014116366A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6160508B2 (ja) * 2014-02-25 2017-07-12 株式会社デンソー モールドパッケージ
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構
JP6384406B2 (ja) * 2015-06-18 2018-09-05 株式会社デンソー 半導体装置
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
JP2019087555A (ja) * 2017-11-01 2019-06-06 トヨタ自動車株式会社 半導体装置の製造方法
US11621204B2 (en) * 2021-02-17 2023-04-04 Infineon Technologies Ag Molded semiconductor module having a mold step for increasing creepage distance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353551A (ja) * 1989-07-21 1991-03-07 Nec Corp 絶縁型半導体装置用放熱板
US5369550A (en) * 1992-09-02 1994-11-29 Vlsi Technology, Inc. Method and apparatus for cooling a molded-plastic integrated-circuit package
JPH0738045A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置
US5672910A (en) * 1995-11-30 1997-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor module
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755440B2 (ja) * 1989-07-28 1998-05-20 関西日本電気株式会社 樹脂モールド型半導体装置及び樹脂モールド装置
JPH04107931A (ja) * 1990-08-29 1992-04-09 Fujitsu Ltd 半導体装置
JP2526787B2 (ja) 1993-07-01 1996-08-21 日本電気株式会社 半導体装置用リ―ドフレ―ム
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US7145254B2 (en) 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353551A (ja) * 1989-07-21 1991-03-07 Nec Corp 絶縁型半導体装置用放熱板
US5369550A (en) * 1992-09-02 1994-11-29 Vlsi Technology, Inc. Method and apparatus for cooling a molded-plastic integrated-circuit package
JPH0738045A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置
US5672910A (en) * 1995-11-30 1997-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor module
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
US20030132530A1 (en) * 1999-11-24 2003-07-17 Takanori Teshima Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN1638105A (zh) 2005-07-13
CN100565850C (zh) 2009-12-02
JP4254527B2 (ja) 2009-04-15
JP2005191071A (ja) 2005-07-14
US20050145999A1 (en) 2005-07-07
DE102004060378A1 (de) 2005-07-28
US7091603B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102010038826B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE112014006660B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112016002302B4 (de) Leistungs-Halbleitervorrichtung
DE112008000229T5 (de) Leistungshalbleitervorrichtung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE1951583A1 (de) Halbleitervorrichtungen mit einem laenglichen Koerper aus formbarem Material
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE112015000183T5 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102015209977A1 (de) Halbleitervorrichtung
DE112020004809T5 (de) Vorrichtung zur Halbleiterfertigung, Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung dieser Vorrichtung und Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023280000

Ipc: H01L0021560000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023280000

Ipc: H01L0021560000

Effective date: 20140502

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee