JP2019087555A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019087555A
JP2019087555A JP2017212175A JP2017212175A JP2019087555A JP 2019087555 A JP2019087555 A JP 2019087555A JP 2017212175 A JP2017212175 A JP 2017212175A JP 2017212175 A JP2017212175 A JP 2017212175A JP 2019087555 A JP2019087555 A JP 2019087555A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
conductor plate
surface side
side conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017212175A
Other languages
English (en)
Inventor
智弘 宮崎
Toshihiro Miyazaki
智弘 宮崎
裕理 今井
Hiromichi Imai
裕理 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017212175A priority Critical patent/JP2019087555A/ja
Publication of JP2019087555A publication Critical patent/JP2019087555A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の放熱性を著しく低下させることなく、半導体素子近傍に気泡が生じることを抑制するための技術を提供すること。【解決手段】 本明細書が開示する半導体装置の製造方法は、半導体素子と導体板とを有する積層体を準備する工程と、積層体を金型内に配置するとともに、金型に設けられたゲートから樹脂を注入することによって、積層体を樹脂で封止する工程と、を備える。導体板には、積層体において半導体素子の周囲に位置する表面に、凹凸形状が形成されている。凹凸形状は、封止する工程において半導体素子を二方向から回り込んで合流する樹脂の流速が、半導体素子から離間した部分よりも、半導体素子に近接する部分において速くなるように構成されている。【選択図】図4

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献1に、半導体装置の製造方法が開示されている。この製造方法は、半導体素子と放熱板とが積層された積層体を金型内に配置するとともに、金型内に樹脂を注入することによって、積層体を樹脂で封止する工程を有する。放熱板には切り欠き部が設けられており、金型内に注入された樹脂に生じる気泡は、放熱板の切り欠き部から金型外に排出される。これによって、樹脂の内部に気泡が生じることが抑制される。
特開2016−134591号公報
上記の技術では、放熱板の放熱面(即ち、外部に露出する面)に切り欠き部が設けられるので、放熱板による半導体装置の放熱効果が著しく低下し得る。本明細書では、半導体装置の放熱性を著しく低下させることなく、半導体素子近傍に気泡が生じることを抑制するための技術を開示する。
本明細書が開示する半導体装置の製造方法は、半導体素子と導体板とを有する積層体を準備する工程と、積層体を金型内に配置するとともに、金型に設けられたゲートから樹脂を注入することによって、積層体を樹脂で封止する工程と、を備える。導体板には、積層体において半導体素子の周囲に位置する表面に、凹凸形状が形成されている。この凹凸形状は、封止する工程において半導体素子を二方向から回り込んで合流する樹脂の流速が、半導体素子から離間した部分よりも、半導体素子に近接する部分において速くなるように構成されている。
積層体を配置した金型内へ樹脂を注入していくと、金型内を流動する樹脂は半導体素子を二方向から回り込んで合流する。その合流箇所において、樹脂の内部に気泡が形成されやすい。この点に関して、本発明者らは、当該合流箇所における樹脂の挙動を詳細に検証し、以下に説明する知見を得た。半導体素子を回り込んで流動する樹脂の流速は、半導体素子との接触に起因する流動抵抗により、半導体素子に近接する部分で遅くなり、半導体素子から離間する部分で速くなる傾向がある。この場合、半導体素子を二方向から回り込んだ樹脂の合流は、半導体素子から離間した部分で開始され、その後に半導体素子に近接する部分に向かって進展していく。その結果、樹脂と半導体素子との間に空気が巻き込まれ、半導体素子の近傍において樹脂の内部に気泡が形成されてしまう。
上記の知見に基づいて、本明細書が開示する製造方法では、導体板に凹凸形状が形成されている。この凹凸形状は、積層体において半導体素子の周囲に位置しており、半導体素子を回り込んで流動する樹脂に接触して、樹脂の流速や流動方向を調整することができる。このような凹凸形状を適宜設けることにより、半導体素子を二方向から回り込んで合流する樹脂の流速を、半導体素子から離間した部分よりも、半導体素子に近接する部分において速くすることができる。これにより、樹脂は、半導体素子に近接する部分から半導体素子から離間した部分に向かって順に合流するので、樹脂の内部に気泡が形成されにくい。従って、半導体素子近傍に気泡が生じることを抑制することができる。なお、凹凸形状の具体的な構成は特に限定されない。また、上記の構成によると、前述したような放熱面に及ぶ切り欠き部を必ずしも必要としないので、半導体装置の放熱性を比較的に維持することができる。
半導体装置の断面図を示す。 金型に配置された積層体の上面図を示す。 封止する工程における比較例の下面側導体板の拡大図を示す。 封止する工程における第1実施例の下面側導体板の拡大図を示す。 第2〜6実施例の積層体の上面図を示す。 参考例の積層体の上面図を示す。
(第1実施例)
図面を参照して、実施例の半導体装置10の説明をする。図1は、半導体装置10の断面図である。半導体装置10は、積層体12と、モールド樹脂36と、を備える。積層体12は、モールド樹脂36内に封止されている。モールド樹脂36は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂36を構成する材料は、例えば、エポキシ樹脂といった熱硬化性の樹脂材料である。積層体12は、上面側導体板20と、スペーサ26と、半導体素子30と、下面側導体板34と、が積層された構造を有する。
半導体素子30は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、又はIGBT(Insulated Gate Bipolar Transistor)などのパワー半導体素子である。また半導体素子30は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成される。また、図示省略しているが、半導体素子30の上面及び下面には、例えばアルミニウム系又はその他の金属によって構成される上面電極及び下面電極が形成されている。
スペーサ26は、例えば銅、又はその他の金属といった導電性を有する材料を用いて構成されている。スペーサ26は、概して板形状あるいはブロック形状の部材である。スペーサ26の上面は、上面側導体板20の下面と、はんだ層22によって接合されている。また、スペーサ26の下面は、半導体素子30の上面と、はんだ層28によって接合されている。これにより、半導体素子30は、スペーサ26を介して上面側導体板20に電気的、及び、熱的に接続されている。
上面側導体板20及び下面側導体板34は、例えば銅、又は、その他の金属といった導電性を有する材料を用いて構成されている。上面側導体板20は、概して板形状の部材である。上面側導体板20の下面は、モールド樹脂36の内部において、スペーサ26の上面とはんだ層22を介して接合されている。これにより、上面側導体板20は、スペーサ26を介して、半導体素子30と電気的に接続されている。一方、上面側導体板20の上面は、モールド樹脂36の外部に露出しており、放熱面として機能する。上面側導体板20は、スペーサ26を介して、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は上面側導体板20の上面から半導体装置10外へと放熱される。
同様に、下面側導体板34もまた、概して板形状の部材である。下面側導体板34の上面は、モールド樹脂36の内部において、半導体素子30の下面とはんだ層32を介して接合されている。これにより、下面側導体板34は、半導体素子30と電気的に接続されている。一方、下面側導体板34の下面は、モールド樹脂36の外部に露出しており、放熱面として機能する。下面側導体板34は、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は下面側導体板34の下面から半導体装置10外へと放熱される。
下面側導体板34には、半導体素子30の周囲に位置する表面に4本の凸形状34aが形成されている(図2参照)。凸形状34aは、後述の封止する工程において半導体素子30を二方向から回り込んで合流する樹脂36の流速が、半導体素子30から離間した部分よりも、半導体素子30に近接する部分において速くなるように構成されている。一例ではあるが、本実施例では、半導体素子30から離間した位置にのみ、凸形状34aが設けられている。凸形状34aは、例えば、プレス加工、噴射加工、表面粗化加工によって形成されてもよいし、ワイヤを接合することによって形成されてもよい。なお、変形例として、下面側導体板34には、凸形状34aに代えて、又は加えて、凹形状が形成されていてもよい。凸形状34a及び凹形状の数や具体的な構造については、特に限定されない。
続いて、図2〜図4を参照して、半導体装置10の製造方法を説明する。なお、積層体12を準備する工程では、上面側導体板20、スペーサ26、半導体素子30及び下面側導体板34が、例えば一又は複数のリフロー工程によって、互いに接合される。この点については、既知の方法により行われるため、その詳細な説明は省略する。そのため、以下では、積層体12をモールド樹脂36で封止する工程のみを説明する。
まず、積層体12をモールド樹脂36で封止する工程では、既知の方法で準備した積層体12を金型60内に配置する。図2は、金型60に配置された積層体12を上面視した図である。金型60は、モールド樹脂36を形成する樹脂を金型60内に注入するためのゲート62を備える。なお、理解の容易化のために、図2では、積層体12が備える上面側導体板20と、はんだ層22の図示を省略している。一般的に、ゲート62から金型60内にモールド樹脂36を形成するための樹脂(以下では、「樹脂36」と記載する)を注入すると、樹脂36は半導体素子30を二方向から回り込んで合流する。本実施例では、下面側導体板34の4本の凸形状34aが、樹脂が合流すると予想される合流予定箇所に位置するように、積層体12を金型60内に配置する。樹脂の合流予定箇所は、積層体12及び金型60の具体的な構成や、樹脂の流動性等に応じて定まるものであり、実験やシミュレーションによって比較的に正確に予想することができる。
ここで、下面側導体板34に凸形状34aが形成されていない比較例を想定する。図3は、金型60内に樹脂36が注入されている状態における、比較例の下面側導体板34の拡大図である。理解の容易化のため、図3及び図4では、注入された樹脂36にハッチングを付している。図3(a)に示すように、積層体12を配置した金型60内へ樹脂36を注入していくと、金型60内を流動する樹脂36は半導体素子30を二方向から回り込む。ここで、半導体素子30を回り込んで流動する樹脂36の流速は、半導体素子30との接触に起因する流動抵抗により、半導体素子30に近接する近接部36aで遅くなり、半導体素子30から離間する離間部36bで速くなる傾向がある。図3では、近接部36aにおける樹脂36の流速をVa、離間部36bにおける樹脂36の流速をVbで示している。即ち、離間部36bの流速Vbは、近接部36aの流速Vaよりも速い。これにより、図3(b)に示すように、半導体素子30を二方向から回り込んだ樹脂36の合流は、離間部36bで開始され、その後に近接部36aに向かって進展していく。その結果、樹脂36と半導体素子30との間に空気が巻き込まれ、半導体素子30の近傍において樹脂36の内部に気泡が形成されてしまう。
上記に対して、本実施例では下面側導体板34に凸形状34aが形成されている。図4は、金型60内に樹脂36が注入されている状態における、本実施例の下面側導体板34の拡大図である。図4(a)に示すように、積層体12を配置した金型60内へ樹脂36を注入していくと、金型60内を流動する樹脂36は半導体素子30を二方向から回り込む。上記のように、樹脂36の離間部36bの流速Vbは、樹脂36の近接部36aの流速Vaよりも速い。しかしながら、本実施例では、図4(b)に示すように、離間部36bが凸形状34aに接触することにより、離間部36bの流速Vbが、近接部36aの流速Vaよりも遅くなる。即ち、半導体素子30を二方向から回り込んで合流する樹脂36の流速が、離間部36bよりも近接部36aにおいて速くなる。これにより、半導体素子30を二方向から回り込んだ樹脂36の合流は、近接部36aで開始され、その後に離間部36bに向かって進展していくので、半導体素子30の近傍において樹脂36の内部に気泡が形成されない。
(本実施例の効果)
本実施例では、下面側導体板34に凸形状34aが形成されている。凸形状34aは、積層体12において半導体素子30の周囲に位置しており、半導体素子30を回り込んで流動する樹脂36に接触して、樹脂36の流速を調整することができる。これにより、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。これにより、樹脂36は、近接部36aから離間部36bに向かって順に合流するので、樹脂36の内部に気泡が形成されにくい。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例では、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
本実施例における下面側導体板34は、本明細書が開示する技術における「導体板」の一例である。なお、変形例として、凸形状34aが上面側導体板20に形成されていてもよく、この場合、上面側導体板20が「導体板」の一例に該当する。また、別の変形例では、上面側導体板20及び下面側導体板34の双方に凸形状34aが形成されていてもよい。当該変形例では、上面側導体板20及び下面側導体板34の双方が「導体板」の一例に該当する。
(第2実施例)
続いて、図5を参照して、他のいくつかの実施例を説明する。図5(a)に示す第2実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34bが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(a)は、本実施例の積層体12の上面図である。なお、理解の容易化のために、図5では、積層体12の上面側導体板20と、はんだ層22の図示を省略している。
図5(a)に示すように、下面側導体板34には、複数本の凸形状34bが形成されている。複数本の凸形状34bは、下面側導体板34の中心から近いほど長く、下面側導体板34の中心から遠いほど短くされている。言い換えれば、複数本の凸形状34bは、半導体素子30から離間した部分よりも、半導体素子30に近接する部分において少ない。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
(第3実施例)
図5(b)に示す第3実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34cが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(b)は、本実施例の積層体12の上面図である。図5(b)に示すように、下面側導体板34には、複数本の凸形状34cが形成されている。複数本の凸形状34cは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって細くなるように形成されている。言い換えれば、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36が接触する凸形状34cの表面積が、離間部36bよりも近接部36aにおいて小さくなるように形成されている。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
(第4実施例)
図5(c)に示す第4実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34dが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(c)は、本実施例の積層体12の上面図である。図5(c)に示すように、下面側導体板34には、複数本の凸形状34dが形成されている。複数本の凸形状34dは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって合流予定箇所方向に変位している。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34dによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
(第5実施例)
図5(d)に示す第5実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34eが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(d)は、本実施例の積層体12の上面図である。図5(d)に示すように、下面側導体板34には、複数本の凸形状34eが形成されている。本実施例では、封止する工程における合流予定箇所は、コーナー部(図5(d)中における左上)である。複数本の凸形状34eは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって合流予定箇所方向に変位している。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34eによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
(第6実施例)
図5(e)に示す第6実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34fが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(e)は、本実施例の積層体12の上面図である。図5(e)に示すように、下面側導体板34には、複数本の凸形状34fが形成されている。本実施例では、封止する工程における合流予定箇所は、コーナー部(図5(e)中における左上)である。複数本の凸形状34fは、合流予定箇所に最も近い半導体素子30の角に対向するように形成されており、半導体素子30に近接する部分に形成された凸形状34fの長さは、半導体素子30から離間した部分に形成された凸形状34fの長さよりも短い。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34fによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
(参考例)
続いて、図6を参照して、いくつかの参考例を説明する。図6(a)〜(f)は、参考例の積層体12の上面図を示す。なお、理解の容易化のために、図6では、積層体12の上面側導体板20と、はんだ層22の図示を省略している。第1実施例では、凸形状34aは、封止する工程において半導体素子30を二方向から回り込んで合流する樹脂36の流速が、半導体素子30から離間した部分よりも、半導体素子30に近接する部分において速くなるように構成されていた。図5に示す他の実施例についても同様である。それに対して、図6に示す各参考例では、凸形状34g〜34lが、封止する工程において半導体素子30を二方向から回り込んだ樹脂36が、コーナー部(図6(a)〜(f)中の左上)で合流するように構成されている。
図6(a)に示す下面側導体板34は、複数本の凸形状34gが形成されている。例えば、封止する工程において、金型60内を流動する樹脂36が経路X及びYを通過し、かつ、経路Xを通過する樹脂36の流速Vxが、経路Yを通過する樹脂36の流速Vyよりも速いケースを想定する。図6(a)に示す下面側導体板34では、経路Xを通過する樹脂が凸形状34gに接触することにより、流速Vxを流速Vyと同じ速さに調節することができる。これにより、封止する工程において半導体素子30を二方向から回り込んだ樹脂36をコーナー部で合流させることができる。従来から、半導体素子30を二方向から回り込んだ樹脂36がコーナー部で合流することにより、樹脂36内に気泡が生じにくいことが知られている。従って、参考例によっても、上記の実施例と同様に、半導体素子30近傍に気泡が生じることを抑制することができる。また、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
なお、図6(a)では、経路X上にのみ凸形状34gが形成されているが、変形例では、経路Y上にのみ凸形状34gが形成されてもよいし、経路X及び経路Yの双方の経路上に凸形状34gが形成されてもよい。この場合、経路X及び経路Yとの間で凸形状34gを非対称的に形成することによって、樹脂36の合流箇所をコーナー部へ近づくように移動させることができる。また、図6(b)〜(f)に示す各凸形状34h,34i,34j,34k,34lが採用されてもよく、凸形状間の幅、凸形状の大きさ等は適宜変更可能である。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:積層体
20:上面側導体板
22,28,32:はんだ層
26:スペーサ
30:半導体素子
34:下面側導体板
34a,34b,34c,34d,34e,34f,34g,34h,34i,34j,34k,34l:凸形状
36:モールド樹脂
36a:近接部
36b:離間部
60:金型
62:ゲート

Claims (1)

  1. 半導体装置の製造方法であって、
    半導体素子と導体板とを有する積層体を準備する工程と、
    前記積層体を金型内に配置するとともに、前記金型に設けられたゲートから樹脂を注入することによって、前記積層体を前記樹脂で封止する工程と、を備え、
    前記導体板には、前記積層体において前記半導体素子の周囲に位置する表面に、凹凸形状が形成されており、
    前記導体板の前記凹凸形状は、前記封止する工程において前記半導体素子を二方向から回り込んで合流する前記樹脂の流速が、前記半導体素子から離間した部分よりも、前記半導体素子に近接する部分において速くなるように構成されている、製造方法。
JP2017212175A 2017-11-01 2017-11-01 半導体装置の製造方法 Pending JP2019087555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017212175A JP2019087555A (ja) 2017-11-01 2017-11-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017212175A JP2019087555A (ja) 2017-11-01 2017-11-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019087555A true JP2019087555A (ja) 2019-06-06

Family

ID=66763375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017212175A Pending JP2019087555A (ja) 2017-11-01 2017-11-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019087555A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104364A (ja) * 1992-09-22 1994-04-15 Sony Corp リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP2005191071A (ja) * 2003-12-24 2005-07-14 Denso Corp 半導体装置
KR20090081038A (ko) * 2008-01-23 2009-07-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지몰딩 방법
JP2015159249A (ja) * 2014-02-25 2015-09-03 株式会社デンソー モールドパッケージ
JP2017147316A (ja) * 2016-02-17 2017-08-24 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104364A (ja) * 1992-09-22 1994-04-15 Sony Corp リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP2005191071A (ja) * 2003-12-24 2005-07-14 Denso Corp 半導体装置
KR20090081038A (ko) * 2008-01-23 2009-07-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지몰딩 방법
JP2015159249A (ja) * 2014-02-25 2015-09-03 株式会社デンソー モールドパッケージ
JP2017147316A (ja) * 2016-02-17 2017-08-24 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP5845336B2 (ja) 半導体装置及びその製造方法
JP6610590B2 (ja) 半導体装置とその製造方法
JP4254527B2 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
US20190198422A1 (en) Semiconductor apparatus and manufacturing method thereof
JP6129355B2 (ja) 電力半導体装置
KR102033521B1 (ko) 반도체 장치의 제조 방법
JP2017147316A (ja) 半導体装置
JP6551432B2 (ja) 半導体装置とその製造方法
JP6595325B2 (ja) 半導体装置
JP2019087555A (ja) 半導体装置の製造方法
US9355999B2 (en) Semiconductor device
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019146260A1 (ja) 半導体装置
JP6160508B2 (ja) モールドパッケージ
JP6992406B2 (ja) 半導体装置の製造方法
KR200483254Y1 (ko) 반도체 패키지
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP2008187143A (ja) 回路装置およびその製造方法
JPWO2019146259A1 (ja) 半導体装置
JP7017098B2 (ja) 半導体装置
JP2018082005A (ja) 半導体装置
JP7136367B2 (ja) 半導体パッケージ
JP2020098892A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220705