JP2019087555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019087555A JP2019087555A JP2017212175A JP2017212175A JP2019087555A JP 2019087555 A JP2019087555 A JP 2019087555A JP 2017212175 A JP2017212175 A JP 2017212175A JP 2017212175 A JP2017212175 A JP 2017212175A JP 2019087555 A JP2019087555 A JP 2019087555A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- conductor plate
- surface side
- side conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
図面を参照して、実施例の半導体装置10の説明をする。図1は、半導体装置10の断面図である。半導体装置10は、積層体12と、モールド樹脂36と、を備える。積層体12は、モールド樹脂36内に封止されている。モールド樹脂36は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂36を構成する材料は、例えば、エポキシ樹脂といった熱硬化性の樹脂材料である。積層体12は、上面側導体板20と、スペーサ26と、半導体素子30と、下面側導体板34と、が積層された構造を有する。
本実施例では、下面側導体板34に凸形状34aが形成されている。凸形状34aは、積層体12において半導体素子30の周囲に位置しており、半導体素子30を回り込んで流動する樹脂36に接触して、樹脂36の流速を調整することができる。これにより、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。これにより、樹脂36は、近接部36aから離間部36bに向かって順に合流するので、樹脂36の内部に気泡が形成されにくい。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例では、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
続いて、図5を参照して、他のいくつかの実施例を説明する。図5(a)に示す第2実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34bが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(a)は、本実施例の積層体12の上面図である。なお、理解の容易化のために、図5では、積層体12の上面側導体板20と、はんだ層22の図示を省略している。
図5(b)に示す第3実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34cが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(b)は、本実施例の積層体12の上面図である。図5(b)に示すように、下面側導体板34には、複数本の凸形状34cが形成されている。複数本の凸形状34cは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって細くなるように形成されている。言い換えれば、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36が接触する凸形状34cの表面積が、離間部36bよりも近接部36aにおいて小さくなるように形成されている。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
図5(c)に示す第4実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34dが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(c)は、本実施例の積層体12の上面図である。図5(c)に示すように、下面側導体板34には、複数本の凸形状34dが形成されている。複数本の凸形状34dは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって合流予定箇所方向に変位している。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34dによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
図5(d)に示す第5実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34eが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(d)は、本実施例の積層体12の上面図である。図5(d)に示すように、下面側導体板34には、複数本の凸形状34eが形成されている。本実施例では、封止する工程における合流予定箇所は、コーナー部(図5(d)中における左上)である。複数本の凸形状34eは、半導体素子30から離間した部分から半導体素子30に近接する部分に向かって合流予定箇所方向に変位している。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34eによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
図5(e)に示す第6実施例は、下面側導体板34に、凸形状34aに代えて、凸形状34fが形成されている点が、第1実施例とは異なる。以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図5(e)は、本実施例の積層体12の上面図である。図5(e)に示すように、下面側導体板34には、複数本の凸形状34fが形成されている。本実施例では、封止する工程における合流予定箇所は、コーナー部(図5(e)中における左上)である。複数本の凸形状34fは、合流予定箇所に最も近い半導体素子30の角に対向するように形成されており、半導体素子30に近接する部分に形成された凸形状34fの長さは、半導体素子30から離間した部分に形成された凸形状34fの長さよりも短い。これにより、封止する工程において、半導体素子30を二方向から回り込んだ樹脂36の離間部36bが、凸形状34fによって、近接部36a側に変位する。これにより、本実施例においても、半導体素子30を二方向から回り込んで合流する樹脂36の流速を、離間部36bよりも、近接部36aにおいて速くすることができる。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例においても、上面側導体板20及び下面側導体板34の放熱面に及ぶ切り欠き部を必要としないので、半導体装置10の放熱性を比較的に維持することができる。
続いて、図6を参照して、いくつかの参考例を説明する。図6(a)〜(f)は、参考例の積層体12の上面図を示す。なお、理解の容易化のために、図6では、積層体12の上面側導体板20と、はんだ層22の図示を省略している。第1実施例では、凸形状34aは、封止する工程において半導体素子30を二方向から回り込んで合流する樹脂36の流速が、半導体素子30から離間した部分よりも、半導体素子30に近接する部分において速くなるように構成されていた。図5に示す他の実施例についても同様である。それに対して、図6に示す各参考例では、凸形状34g〜34lが、封止する工程において半導体素子30を二方向から回り込んだ樹脂36が、コーナー部(図6(a)〜(f)中の左上)で合流するように構成されている。
12:積層体
20:上面側導体板
22,28,32:はんだ層
26:スペーサ
30:半導体素子
34:下面側導体板
34a,34b,34c,34d,34e,34f,34g,34h,34i,34j,34k,34l:凸形状
36:モールド樹脂
36a:近接部
36b:離間部
60:金型
62:ゲート
Claims (1)
- 半導体装置の製造方法であって、
半導体素子と導体板とを有する積層体を準備する工程と、
前記積層体を金型内に配置するとともに、前記金型に設けられたゲートから樹脂を注入することによって、前記積層体を前記樹脂で封止する工程と、を備え、
前記導体板には、前記積層体において前記半導体素子の周囲に位置する表面に、凹凸形状が形成されており、
前記導体板の前記凹凸形状は、前記封止する工程において前記半導体素子を二方向から回り込んで合流する前記樹脂の流速が、前記半導体素子から離間した部分よりも、前記半導体素子に近接する部分において速くなるように構成されている、製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212175A JP2019087555A (ja) | 2017-11-01 | 2017-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212175A JP2019087555A (ja) | 2017-11-01 | 2017-11-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019087555A true JP2019087555A (ja) | 2019-06-06 |
Family
ID=66763375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017212175A Pending JP2019087555A (ja) | 2017-11-01 | 2017-11-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019087555A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104364A (ja) * | 1992-09-22 | 1994-04-15 | Sony Corp | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 |
JP2005191071A (ja) * | 2003-12-24 | 2005-07-14 | Denso Corp | 半導体装置 |
KR20090081038A (ko) * | 2008-01-23 | 2009-07-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지몰딩 방법 |
JP2015159249A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社デンソー | モールドパッケージ |
JP2017147316A (ja) * | 2016-02-17 | 2017-08-24 | トヨタ自動車株式会社 | 半導体装置 |
-
2017
- 2017-11-01 JP JP2017212175A patent/JP2019087555A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104364A (ja) * | 1992-09-22 | 1994-04-15 | Sony Corp | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 |
JP2005191071A (ja) * | 2003-12-24 | 2005-07-14 | Denso Corp | 半導体装置 |
KR20090081038A (ko) * | 2008-01-23 | 2009-07-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지몰딩 방법 |
JP2015159249A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社デンソー | モールドパッケージ |
JP2017147316A (ja) * | 2016-02-17 | 2017-08-24 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101915873B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
JP5845336B2 (ja) | 半導体装置及びその製造方法 | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP4254527B2 (ja) | 半導体装置 | |
JP2019071412A (ja) | チップパッケージ | |
US20190198422A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
JP6129355B2 (ja) | 電力半導体装置 | |
KR102033521B1 (ko) | 반도체 장치의 제조 방법 | |
JP2017147316A (ja) | 半導体装置 | |
JP6551432B2 (ja) | 半導体装置とその製造方法 | |
JP6595325B2 (ja) | 半導体装置 | |
JP2019087555A (ja) | 半導体装置の製造方法 | |
US9355999B2 (en) | Semiconductor device | |
JP5892184B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2019146260A1 (ja) | 半導体装置 | |
JP6160508B2 (ja) | モールドパッケージ | |
JP6992406B2 (ja) | 半導体装置の製造方法 | |
KR200483254Y1 (ko) | 반도체 패키지 | |
JP2017191807A (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
JP2008187143A (ja) | 回路装置およびその製造方法 | |
JPWO2019146259A1 (ja) | 半導体装置 | |
JP7017098B2 (ja) | 半導体装置 | |
JP2018082005A (ja) | 半導体装置 | |
JP7136367B2 (ja) | 半導体パッケージ | |
JP2020098892A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220705 |