JP6129355B2 - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP6129355B2
JP6129355B2 JP2015556691A JP2015556691A JP6129355B2 JP 6129355 B2 JP6129355 B2 JP 6129355B2 JP 2015556691 A JP2015556691 A JP 2015556691A JP 2015556691 A JP2015556691 A JP 2015556691A JP 6129355 B2 JP6129355 B2 JP 6129355B2
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
lead frame
outer peripheral
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015556691A
Other languages
English (en)
Other versions
JPWO2015104834A1 (ja
Inventor
慶太郎 市川
慶太郎 市川
武敏 鹿野
武敏 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015104834A1 publication Critical patent/JPWO2015104834A1/ja
Application granted granted Critical
Publication of JP6129355B2 publication Critical patent/JP6129355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、電力半導体装置、特にパワーチップなどの電力用の半導体素子を含む電力半導体装置に関する。
電力半導体装置として、絶縁基板に積層接合された導体板（金属板）と、当該導体板に接合された電力半導体素子と、当該電力半導体素子と電気的に導通するワイヤと、これらを覆うモールド樹脂と、モールド樹脂よりも放熱性が高い絶縁基板（絶縁層）とを備えたトランスファーモールド型パワーモジュールが提案されている（例えば特許文献１）。
特開２００９−２０６４０６号公報
従来の電力半導体装置では、電力半導体素子が搭載されている導体板の面積よりも絶縁基板の面積を大きくしている。このように、モールド樹脂よりも放熱性が高い絶縁基板の面積を大きくする構成によれば、電力半導体装置全体（パッケージ全体）の放熱性を高めることができる。
しかし、絶縁基板は、モールド樹脂と比較してコストが高い。このため、絶縁基板の面積を大きくすると、電力半導体装置全体（パッケージ全体）のコストが高くなるという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、放熱性をなるべく維持しつつ、電力半導体装置の低コスト化を実現可能な技術を提供することを目的とする。
本発明に係る電力半導体装置は、リードフレームと、前記リードフレームの第１主面上に配設された電力用の半導体素子と、前記リードフレームの前記第１主面と逆側の第２主面上に配設された絶縁部材とを備える。前記第２主面にて前記絶縁部材が配設された領域の外周線である絶縁領域外周線の全部の線が、前記第１主面にて前記半導体素子が配設された領域の外周線を、前記リードフレームの厚み分だけ広げた場合に得られる拡大外周線の全部の線と上面視にて一致する。
本発明によれば、放熱性をなるべく維持しつつ、電力半導体装置の低コスト化を実現することができる。
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る電力半導体装置の構成を示す上面図である。 実施の形態１に係る電力半導体装置の構成を示す断面図である。 実施の形態１に係る電力半導体装置の構成を示す断面図である。 実施の形態１に係る電力半導体素子及び絶縁層の関係を示す上面図である。 実施の形態２に係る電力半導体装置の構成を示す上面図である。 実施の形態２に係る電力半導体装置の構成を示す断面図である。 実施の形態２に係る電力半導体装置の構成を示す上面図である。 実施の形態３に係る電力半導体装置の構成を示す断面図である。 実施の形態４に係る電力半導体装置の構成を示す上面図である。 実施の形態４に係る電力半導体装置の構成を示す断面図である。 実施の形態５に係る電力半導体装置の構成を示す上面図である。 実施の形態５に係る電力半導体装置の構成を示す上面図である。 実施の形態６に係る電力半導体装置の構成を示す上面図である。 実施の形態６に係る電力半導体装置の構成を示す上面図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る電力半導体装置の構成を示す上面図であり、図２は当該構成を示すＸＺ平面に沿った断面図である。この電力半導体装置は、金属（例えば銅）からなるリードフレーム１ａ，１ｂ，１ｃ，１ｄと、パワーチップなどの電力用の半導体素子（以下「電力半導体素子」と記す）２と、ＩＣ（Integrated Circuit）チップなどの制御用の半導体素子（以下「制御半導体素子」と記す）３と、第１ワイヤ４と、第２ワイヤ５と、絶縁部材である絶縁層６と、導電板７と、これらを封止するモールド樹脂８とを備えている。
以下図１及び図２などを用いて、トランスファーモールド型のパッケージが適用された電力半導体装置の構成要素について詳細に説明する。なお、本発明はこれに限ったものではなく、トランスファーモールド型であれば、他の構造のパッケージが適用された電力半導体装置であってもよい。
リードフレーム１ａ〜１ｄのうち、リードフレーム１ａ，１ｂは平板状に形成され、上面（＋Ｚ側の面）及び下面（−Ｚ側の面）ともに平坦化されている。リードフレーム１ｃ、１ｄはＬ字状に形成される。リードフレーム１ａ〜１ｄは、例えば０．５ｍｍの厚さを有するように形成される。
電力半導体素子２は、リードフレーム１ａの上面（第１主面）上に配設（接合）されている。ここでは、２つの電力半導体素子２が、リードフレーム１ａが有するダイパッドの上面上に配設されている。
制御半導体素子３は、リードフレーム１ｂが有するダイパッドの上面上に配設（接合）されている。この制御半導体素子３は、例えば、外部からリードフレーム１ｄに入力された制御信号に応じて電力半導体素子２の動作を制御する。
第１ワイヤ４は、電力半導体素子２同士の間、及び、電力半導体素子２とリードフレーム１ｃとの間を電気的に接続する。この第１ワイヤ４は細い金属線であり、第１ワイヤの材質には、例えばアルミニウムが用いられる。
第２ワイヤ５は、電力半導体素子２と制御半導体素子３との間、及び、制御半導体素子３とリードフレーム１ｄとの間を電気的に接続する。この第２ワイヤ５は第１ワイヤ４よりも細い金属線であり、第２ワイヤ５の材質には、例えば金などが用いられる。
絶縁層６は、リードフレーム１ａの上面と逆側の下面（第２主面）上に配設（接合）されている。図１では、絶縁層６は二点鎖線（想像線）で示されている。なお、以降の図においても同様に絶縁層６を二点鎖線で示すことがある。絶縁層６は比較的高い熱伝導性を有しており、絶縁層６の材質には、例えば、高伝導性フィラーを含有するエポキシ樹脂などが用いられる。なお、絶縁層６の代わりに、他の絶縁部材（例えば絶縁シートまたは絶縁基板）を備えてもよい。
導電板７は、絶縁層６の下面上に配設（接合）されて一体化されている。導電板７は、絶縁層６と同一の形状に形成されており、絶縁層６及び導電板７のＸ方向における幅は互いに等しく、Ｙ方向における幅は互いに等しくなっている。導電板７は放熱板として用いられ、導電板７の材質には、例えば、銅、アルミニウムなどの金属が用いられる。
モールド樹脂８は、リードフレーム１ｃ，１ｄの一部及び導電板７の下面を除いて、リードフレーム１ａ〜１ｄ、電力半導体素子２、制御半導体素子３、第１ワイヤ４、第２ワイヤ５、絶縁層６及び導電板７を覆っている。リードフレーム１ｃ，１ｄの一部をモールド樹脂８で覆わない理由は、電力半導体素子２などを外部と電気的に接続するためである。導電板７の下面をモールド樹脂８で覆わない理由は、図示しない外部の放熱フィン等と熱的に接続するためである。トランスファーモールド方式に鑑みて、モールド樹脂８の材質には、モールド樹脂８の形成時（樹脂封止時）に流動性を有し、その後に硬化性を有する、熱硬化性を含む部材が用いられる。なお、ここでは、導電板７の下面とモールド樹脂８の下面との間に段差がないように、モールド樹脂８が形成されている。
さて、従来の電力半導体装置では、絶縁層の面積を導電板の面積よりも大きくしている。一般的に、絶縁層の放熱性はモールド樹脂よりも高いので、絶縁層の面積を大きくすることにより電力半導体装置全体（パッケージ全体）の放熱性を高めることができる。しかし、絶縁層は、モールド樹脂と比較してコストが高いので、絶縁層の面積を大きくすると電力半導体装置全体（パッケージ全体）のコストが高くなるという問題があった。
そこで、本実施の形態１に係る電力半導体装置では、絶縁層６の面積を放熱性がなるべく維持されるように適切に小さくし、絶縁層６を小型化することにより、電力半導体装置のコストを低減することが実現されている。この実現をするに当たって、発明者は、放熱に関する熱伝導のメカニズムについて検討した。
そして、発明者は、図３に示すように、電力半導体素子２の熱がリードフレーム１ａの上面から内部を経て下面に伝わる経路の幅は、上面から下面に向かう方向に対して約４５度傾斜して広がっていくと考えた。この考えによれば、電力半導体素子２の熱は、電力半導体素子２が配設された領域（図３では幅Ｌ内の領域）を、リードフレーム１ａの厚みｔ分だけ外側に広げた拡大領域（図３ではＬ＋２ｔ内の領域）だけ、リードフレーム１ａの下面に伝わることになる。
そこで、本実施の形態１では、上面視（図１及び後述の図４）において、リードフレーム１ａの下面にて絶縁層６が配設された領域の外周線の一部の線が、リードフレーム１ａの上面にて電力半導体素子２が配設された領域の外周線を、リードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の一部の線と一致するように構成されている。これにより、放熱性をなるべく維持しつつ、コストの高い絶縁層６の小型化、ひいては電力半導体装置の低コスト化を図ることができる。なお、以下では、リードフレーム１ａの下面にて絶縁層６が配設された領域を「絶縁層領域」と記すこともあり、絶縁層領域の外周線を「絶縁領域外周線」と記すこともある。また、以下では、リードフレーム１ａの上面にて電力半導体素子２が配設された領域を「半導体素子領域」と記すこともある。
図４は、本実施の形態１に係る電力半導体素子２及び絶縁層６の関係、すなわち半導体素子領域及び絶縁層領域の関係を示す上面図である。実際には、電力半導体素子２と絶縁層６との間にはリードフレーム１ａが存在するが、この図４では、電力半導体素子２と絶縁層６とを抜き出して図示している。
以下、電力半導体素子２の半導体素子領域のＸ方向及びＹ方向の長さがそれぞれ１０ｍｍであり、２つの電力半導体素子２の半導体素子領域同士の間隔が３ｍｍであり、リードフレーム１ａの厚さが０．５ｍｍである構成を例にして説明する。
なお、本実施の形態１では、１つの絶縁層６が、１つのリードフレーム１ａに配設された複数（２つ）の電力半導体素子２の全てと対応して、当該１つのリードフレーム１ａの下面上に配設されている。つまり、１つの絶縁層６の絶縁層領域が、２つの電力半導体素子２の半導体素子領域に跨って配設されている。この結果、２つの電力半導体素子２同士の間隔部分にも絶縁層６が配設されている。
図４に示すように、絶縁領域外周線のうち−Ｙ側の線は、２つの半導体素子領域の外周線をリードフレーム１ａの厚み分（０．５ｍｍ）だけ広げた場合に得られる拡大外周線の−Ｙ側の線と一致している。同様に、絶縁領域外周線のうち＋Ｙ側の線は、２つの半導体素子領域の外周線をリードフレーム１ａの厚み分（０．５ｍｍ）だけ広げた場合に得られる拡大外周線の＋Ｙ側の線と一致している。
絶縁領域外周線のうち−Ｘ側の線は、−Ｘ側の半導体素子領域の外周線をリードフレーム１ａの厚み分（０．５ｍｍ）だけ広げた場合に得られる拡大外周線の−Ｘ側の線と一致している。同様に、絶縁領域外周線のうち＋Ｘ側の線は、＋Ｘ側の半導体素子領域の外周線をリードフレーム１ａの厚み分（０．５ｍｍ）だけ広げた場合に得られる拡大外周線の＋Ｘ側の線と一致している。
以上のように本実施の形態１では、拡大外周線は、１つのリードフレーム１ａの上面上にて複数（２つ）の電力半導体素子２の全てが配設された領域の外周線を、リードフレーム１ａの厚み分だけ広げた場合に得られるものとなっている。なお、２つの電力半導体素子２の全てが配設された領域の外周線には、例えば、２つの電力半導体素子２の半導体素子領域の全てを囲み、かつ、当該外周線が囲む面積が最も小さくなる外周線が適用される。
また、絶縁領域外周線のうち上述した線以外の線は、拡大外周線のうち上述した線以外の線よりも上面視にて外側に位置している。すなわち、絶縁領域外周線の一部の線のみが、拡大外周線の一部の線のみと上面視にて一致しており、絶縁領域外周線の残余の線が、拡大外周線の残余の線よりも上面視にて外側に位置している。
以上の結果として、絶縁層６の絶縁層領域の形状は、Ｘ方向の長さが２４ｍｍ、Ｙ方向の長さが１１ｍｍである矩形となる。なお、図４に示した構成は、本実施の形態１の一例であり、電力半導体素子２の寸法（Ｘ方向及びＹ方向の長さ）、複数の電力半導体素子２同士の間隔、リードフレーム１ａの厚みが変更された場合には、絶縁層６の寸法（Ｘ方向及びＹ方向の長さ）も変更される。
以上のような本実施の形態１に係る電力半導体装置によれば、絶縁領域外周線の一部の線が、半導体素子領域の外周線を、リードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の一部の線と上面視にて一致する。これにより、放熱性をなるべく維持しつつ、コストの高い絶縁層６を小型化することができる。すなわち、放熱性をなるべく維持しつつ、電力半導体装置の低コスト化を実現することができる。
＜実施の形態２＞
図５は、本発明の実施の形態２に係る電力半導体装置の構成を示す上面図であり、図６は当該構成を示すＸＺ平面に沿った断面図である。なお、本実施の形態２に係る電力半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図５及び図６に示すように、本実施の形態２では、電力半導体素子２の個数（２つ）と同じ個数の絶縁層６が設けられている。具体的には、複数（２つ）の絶縁層６が、１つのリードフレーム１ａに配設された複数（２つ）の電力半導体素子２と一対一に対応して、１つのリードフレーム１ａの下面上に配設されている。
また、上面視（図５）において、−Ｘ側の絶縁領域外周線は、−Ｘ側の半導体素子領域の外周線からリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線と概ね一致している。そして、＋Ｘ側の絶縁領域外周線は、＋Ｘ側の半導体素子領域の外周線からリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線と概ね一致している。
以上のように構成された本実施の形態２に係る電力半導体装置によれば、２つの絶縁層６が、２つの電力半導体素子２と一対一に対応して、１つのリードフレーム１ａの下面上に配設される。これにより、実施の形態１と同様の効果が得られる。また、それだけでなく、実施の形態１では絶縁層６が、２つの電力半導体素子２同士の間隔部分にも配設されていたのに対し、本実施の形態２によれば絶縁層６を当該間隔部分に配設しなくて済む。したがって、電力半導体装置の低コスト化をより確実に実現することが期待できる。
なお、本実施の形態２は以上の説明に限ったものではない。例えば、図７に示すように、絶縁領域外周線の角部を曲線形状にしてもよい。すなわち、上面視において、−Ｘ側の絶縁領域外周線は、−Ｘ側の半導体素子領域の外周線からリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線と完全に一致していてもよい。同様に、＋Ｘ側の絶縁領域外周線は、＋Ｘ側の半導体素子領域の外周線からリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線と完全に一致していてもよい。
＜実施の形態３＞
図８は、本発明の実施の形態３に係る電力半導体装置の構成を示すＸＺ平面に沿った示す断面図である。なお、本実施の形態３に係る電力半導体装置の構成を示す上面図は、実施の形態１，２の構成を示した上面図（図１，図５）と同様である。本実施の形態３に係る電力半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図８に示す電力半導体装置では、電力半導体素子２及び絶縁層６が、リードフレーム１ａの端部よりも内側に配設されている。そして、リードフレーム１ａの端部（ダイパッドの端部）が、絶縁層６側（−Ｚ側）から電力半導体素子２側（＋Ｚ側）に向かって折り曲げられている。
以上のような本実施の形態３に係る電力半導体装置によれば、実施の形態１と同様の効果を得ることができる。また、それだけでなく、モールド樹脂８となる樹脂の流動性を考慮した設計が可能となる。これにより例えば、電力半導体装置のモールド樹脂８の形成時において、リードフレーム１ａの下面と、絶縁層６及び導電板７の側面とに隣接する空間における樹脂の流動性を高めることができる。
＜実施の形態４＞
図９は、本発明の実施の形態４に係る電力半導体装置の構成を示す上面図であり、図１０は当該構成を示すＸＺ平面に沿った断面図である。なお、本実施の形態４に係る電力半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図９及び図１０に示すように、本実施の形態４では、電力半導体素子２が配設されていない位置の上面と、絶縁層６が配設されていない位置の下面とを貫通するスルーホール１１が、リードフレーム１ａに設けられている。ここでは、６つのスルーホール１１のリードフレーム１ａが設けられているが、スルーホール１１の個数はこれに限ったものではない。
以上のような本実施の形態４に係る電力半導体装置によれば、実施の形態１と同様の効果を得ることができる。また、それだけでなく、モールド樹脂８となる樹脂の流動性を考慮した設計が可能となる。これにより例えば、電力半導体装置のモールド樹脂８の形成時において、リードフレーム１ａの下面と、絶縁層６及び導電板７の側面とに隣接する空間における樹脂の流動性を高めることができる。
なお、モールド樹脂８となる樹脂の流動性をより高めることが求められる場合には、本実施の形態４と、上述した実施の形態３との構成を組み合せてもよい。
＜実施の形態５＞
図１１は、本発明の実施の形態５に係る電力半導体装置の構成を示す上面図である。本実施の形態５に係る電力半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図１１に示すように、本実施の形態５では、複数（２つ）のリードフレーム１ａがＹ方向に沿って配列されており、複数（２つ）の列単位の電力半導体素子２が、当該複数（２つ）のリードフレーム１ａに配設されている。具体的には、１つの列単位の電力半導体素子２として、Ｘ方向にて隣り合う２つの電力半導体素子２が、各リードフレーム１ａに配設されている。なお、各列単位の電力半導体素子２に対しては、実施の形態１で説明した構成と同様の構成が適用されている。このため、本実施の形態５に係る電力半導体装置の各列単位に沿った断面図は、実施の形態１の構成を示した断面図（図１）と同様となっている。
ただし、本実施の形態５では、複数の絶縁層６が配設されるのではなく、１つの絶縁層６が配設される。具体的には、１つの絶縁層６が、複数（２つ）の列単位の電力半導体素子２の全てと対応して、複数（２つ）のリードフレーム１ａの下面上に配設されている。つまり、１つの絶縁層６の絶縁層領域が、４つの電力半導体素子２の半導体素子領域に跨って配設されている。
また、本実施の形態５では、上面視（図１１）において、絶縁領域外周線のうち−Ｙ側の線は、−Ｙ側の２つの半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の−Ｙ側の線と一致している。そして、絶縁領域外周線のうち＋Ｙ側の線は、＋Ｙ側の２つの半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の＋Ｙ側の線と一致している。
また、上面視（図１１）において、絶縁領域外周線のうち−Ｘ側の線は、−Ｘ側の２つの半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の−Ｘ側の線と一致している。そして、絶縁領域外周線のうち＋Ｘ側の線は、＋Ｘ側の２つの半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の＋Ｘ側の線と一致している。
以上のように本実施の形態５では、拡大外周線は、複数（２つ）のリードフレーム１ａの上面上にて、複数（２つ）の列単位の電力半導体素子２の全てが配設された領域の外周線を、リードフレーム１ａの厚み分だけ広げた場合に得られるものとなっている。
以上のように構成された本実施の形態５に係る電力半導体装置によれば、電力半導体素子２が複数列に配列された構成においても、実施の形態１と同様の効果を得ることができる。
なお、電力半導体素子２の列単位の数は、２つに限ったものではない。例えば、図１２に示すように電力半導体素子２の列単位の数は６つであってもよいし、３〜５、または７以上のいずれかの自然数であってもよい。また、図示しないが、実施の形態３及び実施の形態４の少なくとも１つを、本実施の形態５に適用してもよい。
＜実施の形態６＞
図１３は、本発明の実施の形態６に係る電力半導体装置の構成を示す上面図である。本実施の形態６に係る電力半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図１３に示すように、本実施の形態６では実施の形態５と同様に、複数（２つ）のリードフレーム１ａがＹ方向に沿って配列されており、複数（２つ）の列単位の電力半導体素子２が、当該複数（２つ）のリードフレーム１ａに配設されている。
ただし、本実施の形態６では、１つの絶縁層６が配設されるのではなく、複数（２つ）の絶縁層６が、上述の複数（２つ）の列単位の電力半導体素子２と一対一に対応して、２つのリードフレーム１ａの下面上に配設されている。つまり、各絶縁層６の絶縁層領域が、各列単位の電力半導体素子２の半導体素子領域に跨って配設されている。
また、本実施の形態６では、上面視（図１３）において、各列の絶縁領域外周線のうち−Ｙ側の線は、各列の半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の−Ｙ側の線と一致している。同様に、各列の絶縁領域外周線のうち＋Ｙ側の線は、各列の半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の＋Ｙ側の線と一致している。
また、各列の絶縁領域外周線のうち−Ｘ側の線は、各列の−Ｘ側の半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の−Ｘ側の線と一致している。同様に、各列の絶縁領域外周線のうち＋Ｘ側の線は、各列の＋Ｘ側の半導体素子領域の外周線をリードフレーム１ａの厚み分だけ広げた場合に得られる拡大外周線の＋Ｘ側の線と一致している。
以上のように、本実勢の形態６では、拡大外周線は、各リードフレーム１ａの上面上にて、各列単位の電力半導体素子２が配設された領域の外周線を、リードフレーム１ａの厚み分だけ広げた場合に得られるものとなっている。
以上のように構成された本実施の形態６に係る電力半導体装置によれば、実施の形態５と同様の効果を得ることができる。また、それだけでなく、実施の形態５では絶縁層６を、互いに隣り合う２列の電力半導体素子２同士の間隔部分にも配設していたが、本実施の形態６によれば絶縁層６を当該間隔部分に配設しなくて済む。したがって、電力半導体装置の低コスト化をより確実に実現することが期待できる。
なお、電力半導体素子２の列単位の数は、２つに限ったものではない。例えば、図１４に示すように電力半導体素子２の列単位の数は６つであってもよいし、３〜５、または７以上のいずれかの自然数であってもよい。また、図示しないが、実施の形態３及び実施の形態４の少なくとも１つを、本実施の形態６に適用してもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ａ リードフレーム、２ 電力半導体素子、６ 絶縁層、１１ スルーホール。

Claims (4)

  1. リードフレーム（１ａ）と、
    前記リードフレーム（１ａ）の第１主面上に配設された電力用の半導体素子（２）と、
    前記リードフレーム（１ａ）の前記第１主面と逆側の第２主面上に配設された絶縁部材（６）と
    を備え、
    前記第２主面にて前記絶縁部材（６）が配設された領域の外周線である絶縁領域外周線の全部の線が、
    前記第１主面にて前記半導体素子（２）が配設された領域の外周線を、前記リードフレーム（１ａ）の厚み分だけ広げた場合に得られる拡大外周線の全部の線と上面視にて一致する、電力半導体装置。
  2. 請求項１に記載の電力半導体装置であって、
    複数の前記絶縁部材（６）が、１つの前記リードフレーム（１ａ）に配設された複数の前記半導体素子（２）と一対一に対応して、前記１つのリードフレーム（１ａ）の前記第２主面上に配設されている、電力半導体装置。
  3. 請求項１または請求項２に記載の電力半導体装置であって、
    前記リードフレーム（１ａ）の端部が、前記絶縁部材（６）側から前記半導体素子（２）側に向かって曲げられている、電力半導体装置。
  4. 請求項１から請求項３のうちのいずれか１項に記載の電力半導体装置であって、
    前記半導体素子（２）が配設されていない位置の前記第１主面と、前記絶縁部材（６）が配設されていない位置の前記第２主面とを貫通するスルーホール（１１）が、前記リードフレーム（１ａ）に設けられている、電力半導体装置。
JP2015556691A 2014-01-10 2014-01-10 電力半導体装置 Active JP6129355B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/050319 WO2015104834A1 (ja) 2014-01-10 2014-01-10 電力半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015104834A1 JPWO2015104834A1 (ja) 2017-03-23
JP6129355B2 true JP6129355B2 (ja) 2017-05-17

Family

ID=53523682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556691A Active JP6129355B2 (ja) 2014-01-10 2014-01-10 電力半導体装置

Country Status (6)

Country Link
US (1) US9627302B2 (ja)
JP (1) JP6129355B2 (ja)
KR (1) KR101823805B1 (ja)
CN (1) CN105900234B (ja)
DE (1) DE112014006142B4 (ja)
WO (1) WO2015104834A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
US10629520B2 (en) * 2017-05-29 2020-04-21 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10679929B2 (en) 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
JP7134131B2 (ja) * 2019-04-26 2022-09-09 三菱電機株式会社 半導体装置
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110298B2 (ja) * 1995-10-31 2000-11-20 松下電子工業株式会社 半導体装置
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2000049271A (ja) * 1998-07-31 2000-02-18 Mitsubishi Electric Corp 半導体装置
JP2001024093A (ja) * 1999-07-09 2001-01-26 Toshiba Corp 半導体装置
JP2002110872A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 配線基板および配線基板モジュール
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3644428B2 (ja) * 2001-11-30 2005-04-27 株式会社デンソー パワーモジュールの実装構造
JP2004296726A (ja) 2003-03-26 2004-10-21 Kyocera Corp 放熱部材および半導体素子収納用パッケージおよび半導体装置
US6921971B2 (en) 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
JP2009206406A (ja) 2008-02-29 2009-09-10 Mitsubishi Electric Corp パワー半導体装置
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5051183B2 (ja) * 2009-06-11 2012-10-17 三菱電機株式会社 パワーモジュール
JP5279632B2 (ja) 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5402778B2 (ja) * 2010-03-30 2014-01-29 株式会社デンソー 半導体モジュールを備えた半導体装置
KR101222831B1 (ko) 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지
JP2013138087A (ja) 2011-12-28 2013-07-11 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2013182964A (ja) 2012-03-01 2013-09-12 Honda Motor Co Ltd 半導体装置
DE112012006656B4 (de) 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2014099547A (ja) * 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
JPWO2015104834A1 (ja) 2017-03-23
DE112014006142T5 (de) 2016-09-29
CN105900234B (zh) 2018-09-28
DE112014006142B4 (de) 2024-01-18
US9627302B2 (en) 2017-04-18
CN105900234A (zh) 2016-08-24
WO2015104834A1 (ja) 2015-07-16
US20160233151A1 (en) 2016-08-11
KR101823805B1 (ko) 2018-01-30
KR20160077119A (ko) 2016-07-01

Similar Documents

Publication Publication Date Title
JP6129355B2 (ja) 電力半導体装置
US10461024B2 (en) Semiconductor device
TW201304061A (zh) 半導體裝置及佈線基板
JP2006332573A (ja) パワーモジュールのパッケージ構造
JP2014183078A (ja) 半導体装置
JP4985809B2 (ja) 半導体装置
JP6813259B2 (ja) 半導体装置
JP6602981B2 (ja) 半導体装置
JP6290758B2 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP6860334B2 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP7050487B2 (ja) 電子デバイス
JP2017069351A (ja) 半導体装置
JP4810898B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
JP2016004792A (ja) 半導体装置とその製造方法および機器
JP5741526B2 (ja) 半導体装置及びその製造方法
JP2007027403A (ja) 半導体装置
JP2017069352A (ja) 半導体装置
KR20160009950A (ko) 리드프레임 및 이를 갖는 전력 반도체 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R150 Certificate of patent or registration of utility model

Ref document number: 6129355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250