JP2006332573A - パワーモジュールのパッケージ構造 - Google Patents

パワーモジュールのパッケージ構造 Download PDF

Info

Publication number
JP2006332573A
JP2006332573A JP2005209092A JP2005209092A JP2006332573A JP 2006332573 A JP2006332573 A JP 2006332573A JP 2005209092 A JP2005209092 A JP 2005209092A JP 2005209092 A JP2005209092 A JP 2005209092A JP 2006332573 A JP2006332573 A JP 2006332573A
Authority
JP
Japan
Prior art keywords
substrate
lead frame
package structure
power module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005209092A
Other languages
English (en)
Inventor
Shunjo Ryu
春條 劉
Da-Jung Chen
大容 陳
Shunryo Hayashi
俊良 林
Seijin Lee
正人 李
Shinketsu Jo
振傑 徐
Chau Chun Wen
兆均 温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Original Assignee
Cyntec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cyntec Co Ltd filed Critical Cyntec Co Ltd
Publication of JP2006332573A publication Critical patent/JP2006332573A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 パワーモジュールのパッケージ構造の提供。
【解決手段】 制御回路を回路板上に形成し、直接基板上に形成せず、占用する基板面積を縮小して製造コストを節約し、並びにパワー素子を高い熱伝導性を具えた材料上に設置し、パワー素子の発生する熱を急速に伝播発散させ、これによりパワーモジュールの信頼度を高めた。
【選択図】 図５

Description

本発明は一種のパワーモジュールのパッケージ構造に係り、特に、高い放熱性、高密度の特徴を具えたパワーモジュールのパッケージ構造に関する。
体積が縮小され設計がますます複雑化するのが、各種電子製品の共通の傾向であり、これにより電子装置の体積が縮小され、有限な空間内に如何に多くの装置と導線を詰め込むかが半導体パッケージの重要な課題である。しかし、パッケージ構造の装置と導線の密度が高くなるほど、このパッケージ構造の高密度装置の駆動は大量の熱を発生する。特にパワーモジュールでは、この大量の熱が電子製品の寿命と運転に影響を与える。このため如何にこの高密度パッケージ構造の放熱問題を解決するかも重要な課題である。
図１は周知のパワーモジュール（ｐｏｗｅｒ ｍｏｄｕｌｅ）パッケージ構造の断面図である。それは、高分子絶縁層と金属アルミ箔層を利用して構成された高い放熱性を具えた基板１００を包含し、並びにこのパワーモジュールの回路（図示せず）は完全にこの基板１００上に形成される。パワーモジュールのパワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃはいずれも該基板上に設置され、このほか基板１００上方にリードフレーム１２１、１２２があり、並びにワイヤボンディングの方式を利用し、複数の導線１１１、１１２、１１３により、パワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃ、リードフレーム１２１、１２２及び基板１００上の表面回路が接続されている。並びに封止樹脂が注入されるかモールディング方法により、基板１００上の素子と回路、及びこのパワーモジュールのリードフレーム１２１、１２２が密封され、リードフレーム１２１、１２２のピンのみが露出させられる。このパワーモジュールパッケージ構造はその構造が簡単で、製造が容易な長所を有する。但し、その全ての素子（パワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃ）及び回路がいずれも基板１００上に設置されているため、このパワーモジュールの回路密度は高くすることができず、また面積が比較的大きい基板を必要とするため、その製造コストが高くなる。このパワーモジュール内のパワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃの発生する熱量は、基板１００を通して基板１００外に接続されたヒートシンクに伝わるが、但し基板１００とヒートシンクの間は放熱ペーストで熱伝導されるため、基板１００が高放熱性材料であるとはいえ、瞬間的及び大量の良好な熱伝導機能を具備することはできない。
図２は別の周知のパワーモジュールパッケージ構造の断面図である。それに示されるパワーモジュールのパッケージ構造は図１と相似であり、同様に高分子絶縁層と金属アルミ箔層を利用して構成された、全ての回路と高い放熱性を具えた基板１００を包含し、その上にパワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃが設置され、基板１００上方にリードフレーム１２１、１２２があり、並びにワイヤボンディングの方式を利用し、複数の導線１１１、１１２、１１３により、パワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃ、リードフレーム１２１、１２２及び基板１００上の表面回路が接続されている。並びに封止樹脂が注入されるかモールディング方法により、基板１００上の素子と回路、及びこのパワーモジュールのリードフレーム１２１、１２２が密封され、リードフレーム１２１、１２２のピンのみが露出させられる。このパワーモジュールパッケージ構造と図１に示されるものとの違いは、基板１００の底部表面が金属板２００に接続されていることである。このパワーモジュールパッケージ構造はその構造が簡単で製造が容易な長所を有し、並びに金属板２００を具えているため、この金属板２００の高い熱伝導特性により、良好な瞬間的及び大量の熱伝導機能を提供できる。ただし全ての素子（パワー素子１１０ａ、制御素子１１０ｂ、及びその他の素子１１０ｃ）及び回路は図１のものと同様に基板１００上に設置されているため、このパワーモジュールパッケージ構造も回路密度を高くできず、製造コストが高いという欠点を有している。
図３は更に別の周知のパワーモジュールパッケージ構造の断面図である。それは高分子絶縁層と金属アルミ箔層を利用して構成された高い放熱性を具えた基板１００を包含し、このパッケージ構造と図１、図２に示されるものとの違いは、パワーモジュールのパワー素子１１０ａ、制御素子１１０ｂがいずれもリードフレーム１２１、１２２にハンダ付け或いはその他の方式で設置され、このリードフレーム１２１、１２２は基板１００上方にあり、リードフレーム１２１とリードフレーム１２２は接続されていないことにある。並びにワイヤボンディング方式を利用し、複数の導線１１１、１１２．．．により各素子（パワー素子１１０ａ、制御素子１１０ｂ）、リードフレーム１２１、１２２及びその上の表面回路が電気的に接続されている。並びに封止樹脂の注入或いはモールディングにより基板１００上の素子と回路が密封され、このパワーモジュールのリードフレーム１２１、１２２はリードフレームのピンのみが露出する。このパワーモジュールパッケージ構造はその構造が簡単で、製造が容易な長所を有する。但し、このパワーモジュールはリードフレームと全体回路レイアウトが一体に構成されているため、回路とパッケージ構造の密度と精度が制限される。このパワーモジュール内のパワー素子１１０ａの発生する熱はリードフレームよりパッケージ材質を介して基板１００に伝わるが、基板１００と放熱素子の間は放熱ペーストで熱伝導されるため、熱伝導効果は不良である。
これにより、如何にパッケージ構造の密度を高めて製造コストを節約するかが重要な課題であり、パッケージ構造の密度を高めると共に、如何に高密度パッケージ構造及びパワー素子の付帯する放熱問題を解決するかが、もう一つの重要な課題である。
上述の背景技術における、パッケージ構造回路密度と放熱効率不良の問題を鑑み、本発明は、回路を回路板上に形成し、並びにリードフレームと積み重ねた構造を形成すると共に、パワー素子が良好な熱伝導経路を具えるようにしたパッケージ構造を提示し、これにより背景技術中のパッケージ構造不良による放熱不良と回路密度の改善不能の問題を改善する。
即ち、本発明の目的は、回路板（ｃｉｒｃｕｉｔ ｐｌａｔｅ）上に、従来基板上に設置されていた回路を設置し、並びにこの回路板を一部リードフレーム上に積み重ねて積層構造を形成し、これにより基板上の回路レイアウト或いは回路板を無くし、その回路密度を高め、パッケージ構造を縮減することにある。これにより、必要な基板面積を減らし、製造コストも下げることができる。
本発明の別の目的は、パワー素子を基板上の高放熱材料上に設置するか或いは高い放熱特性を具えた基板上に直接設置し、パワー素子運転時に発生する大量の熱を、この高放熱材料により急速に基板に伝導して外界に発散させられるようにし、熱伝導性不良のパッケージ材料を経由する必要を無くし、その熱伝導効率を極めて良好とすることにある。その熱伝導効率が良好であり、瞬間大電流通過により発生する高熱に耐えることができるため、この高熱が急速に伝導発散されないことによるパワーモジュールの損壊を防止できる。
上述の目的を達成するため、本発明は高密度と高い放熱特性を具えたパワーモジュールのパッケージ構造を提供する。それは、高い放熱特性を具えた基板を具え、この基板の正面にリードフレームが設置される。このパワーモジュールの回路レイアウトを具えた回路板（ｃｉｒｃｕｉｔ ｐｌａｔｅ）が一部リードフレームに設置されて積層構造を形成する。並びに複数（或いは一つ）の制御素子が回路板上に設置され、複数のパワー素子が基板上の高放熱材料、例えばリードフレーム或いは金属塊上に設置されるか、或いはこの高い放熱特性を具えた基板上に直接設置されて良好な熱伝導経路を形成する。及び、複数の導線が該回路板と該リードフレーム、該回路板と該パワー素子、該パワー素子と該リードフレームを接続する。封止樹脂が一部の基板、基板上の各素子、リードフレーム、回路板を密封する。
請求項１の発明は、パワーモジュールのパッケージ構造において、
第１表面と該第１表面の反対側の第２表面を具えると共に、少なくとも一つのピンを具えたリードフレームと、
該リードフレームの一部と接続されて積層構造を形成する回路板（ｃｉｒｃｕｉｔ ｐｌａｔｅ）と、
正面と背面を具え、該リードフレームの一部の該第２表面が該正面上に設置された基板と、
該基板上に設置された少なくとも一つのパワー素子と、
該回路板上に設置された少なくとも一つの制御素子と、
該回路板と該リードフレーム、該リードフレームと該パワー素子、該パワー素子と該リードフレームを接続する複数の導線と、
を包含したことを特徴とする、パワーモジュールのパッケージ構造としている。
請求項２の発明は、請求項１記載のパワーモジュールのパッケージ構造において、基板は絶縁材質とされ、並びに該絶縁材質は片面に金属を包含する複合システム及び両面に金属を包含する複合システムより選択され、並びに回路板はグラスファイバーエポキシ或いはセラミックで組成された群中の絶縁材料より選択されることを特徴とする、パワーモジュールのパッケージ構造としている。
請求項３の発明は、請求項１記載のパワーモジュールのパッケージ構造において、回路板がリードフレームの第１表面の一部と接続されてその上に設置されて積層構造を形成するか、或いはリードフレームの第２表面と接続されてその上に設置されて積層構造を形成することを特徴とする、パワーモジュールのパッケージ構造としている。
請求項４の発明は、請求項１記載のパワーモジュールのパッケージ構造において、積層構造が基板の正面上に設置され、基板の背面に金属板が設置されたことを特徴とする、パワーモジュールのパッケージ構造としている。
請求項５の発明は、請求項１記載のパワーモジュールのパッケージ構造において、少なくとも一つの金属塊を包含するか、或いはリードフレームの一部がパワー素子と基板の間に介装されたことを特徴とする、パワーモジュールのパッケージ構造としている。
本発明は、回路が回路板上に設置されて、基板上に直接設置されず、並びにリードフレームと基板が積層構造を成すため、占用が必要な基板面積が減らされ、ゆえに有効にパッケージ体積を縮減できる。並びに、パワー素子が高放熱性基板或いは基板上の高放熱材料上に設置されて、良好な熱伝導経路を形成し、有効且つ急速にパワー素子作業時に発生する大量の熱を外界或いはヒートシンクに伝導できる。
図４は本発明の実施例のパワーモジュールのパッケージ構造の断面図である。このパッケージ構造は、高い放熱性と絶縁特性を具えた基板４００を包含し、並びにこの基板４００は正面４００ａとこの正面の反対側に位置する背面４００ｂを具えている。複数のピン４２１、４２２、．．．（その他は図示せず）を具えたリードフレーム４２０が、その第２表面４２０ｂで基板４００の正面４００ａと接続されて、この基板４００上に設置される。回路板（ｃｉｒｃｕｉｔ ｐｌａｔｅ）４２５が、その両端でリードフレーム４２０の第１表面４２０ａに接続されてその上に設置され、基板４００上で積層構造を形成し、ゆえに占用が必要な基板面積が減らされ、パッケージ構造の体積が減らされている。このほか、制御素子４１０ｂ（その他の実施例では複数個とされうる）と複数のパワー素子４１０ａがそれぞれ回路板４２５上とリードフレーム４２０の第１表面４２０ａ上に設置され、並びにワイヤボンディング方式で、複数の導線４１１、４１２、４１３、４１４、４１５、４１６、．．．により各素子（制御素子４１０ｂ、パワー素子４１０ａ、回路板４２５上の回路（図示せず））、リードフレーム４２０が電気的に接続されている。並びに封止樹脂で一部の基板、基板上の各素子、リードフレーム（ピン除外）、回路板が密封されている。
上述のパッケージ構造中、従来の基板４００上の設置に代わり、全ての回路が回路板４２５上に配置、接続されて、積層構造が形成され、ゆえに占用が必要な基板面積が減らされ、パッケージ構造の体積が減らされる。本発明の基板４００は絶縁材料、例えばセラミック材料とされるか、金属複合材料とされるか、片面或いは両面に金属の複合材料を包含するものとされる。更に本発明の回路板材料も絶縁材料とされ、例えばグラスファイバーエポキシ（ｇｌａｓｓ ｆｉｂｅｒ ｅｐｏｘｙ）材料或いはセラミック材料とされる。
このほか、本実施例では、ペースト４１７、例えば銀ペーストが、回路板４２５とリードフレーム４２０と基板４００を接続して積層構造を形成するのに用いられる。但し本発明のその他の実施例では、直接ハンダ付けにより接続可能である。
本発明のパワー素子はパワーモジュール作動時に高い熱量を発生しうる素子を指す。このようなパワー素子４１０ａがリードフレーム４２０上に設置されて良好な熱伝導経路を形成し、リードフレーム４２０により急速に熱を基板４００と外界のヒートシンクに伝導して放熱する。このほか、図５に示されるように、基板４００の背面４００ｂに更に金属板４３０を設置することで、放熱効率を増すことができる。制御素子４１０ｂはパワー素子作動を制御する素子を指す。この制御素子４１０ｂが回路板４２５上に設置され、ワイヤボンディング方式で導線により回路板４２５上の回路と電気的に接続され、更に導線によりパワー素子４１０ａと電気的に接続されて、パワー素子４１０ａの作動制御を達成する。
このほか、リードフレーム４２０は本実施例のパッケージ構造においては、その両辺がいずれも上向きとされる。しかし、本発明のリードフレーム構造はこの構造に限定される訳ではなく、同一平面、或いは異なる平面上にあるものとされうる。以下の実施例は本発明の各種の異なるリードフレーム構造を提示するものであるが、本発明のリードフレーム構造を制限するものではない。この技術を熟知するものであれば変化を加えることができるが、それも本発明の範囲より逸脱しないものとする。
図６に示されるパッケージ構造は上述の実施例（図４）とほぼ同じである。その異なるところは、そのリードフレーム４２３ａが同一平面上にあるが、リードフレームが図４のリードフレームのように両側部分が上向きに隆起せず、図７の実施例ではリードフレーム４２３ｂの両側が下向きに傾斜する構造とされ、また図８の実施例ではリードフレーム４２３ｃが異なる平面上に位置し、その両側部分は一辺が上向きに隆起し、もう一辺が下向きに傾斜する構造とされている。
図９は本発明の別の実施例の断面図であり、第１表面４２０ａと第２表面４２０ｂ、及び複数のピン４２１、４２２、．．．（その他は図示せず）を包含する。このパッケージ構造は、高い放熱特性を具え、正面４００ａとこの正面４００ａの反対側の背面４００ｂを具えた基板４００、及び回路板４２５を包含する。リードフレーム４２０の一部は第２表面４２０ｂで回路板４２５と接続され、その上に設置されて積層構造を形成し、別の部分は第２表面４２０ｂで基板４００の正面４００ａと接続されてその上に設置される。この回路板４２５とリードフレーム４２０の形成する積層構造は金属板４３０上に設置され、並びに基板４００が背面４００ｂでこの金属板４３０に接続され並びにその上に設置される。制御素子４１０ｂ（その他の実施例では複数個とされうる）と複数のパワー素子４１０ａがそれぞれ回路板４２５上とリードフレーム４２０の第１表面４２０ａ上に設置され、並びにワイヤボンディング方式で複数の導線４１１、４１２、４１３、４１４、４１５、４１６、．．．により各素子（制御素子４１０ｂ、パワー素子４１０ａ）、回路板４２５上の回路（図示せず）、リードフレーム４２０が接続される。並びに封止樹脂で一部の基板、基板上の各素子、リードフレーム（ピンは除外）、回路板が密封される。
この実施例でも、全ての回路は基板４００上に代わり回路板４２５上に設置され、並びにリードフレーム４２０と積層構造を形成し、ゆえに占用が必要な基板面積を減らし、パッケージ構造の体積を減らすことができる。パワー素子４１０ａがリードフレーム４２０上に設置されて、パワー素子４１０ａが発生する熱はリードフレーム４２０の良好な熱伝導特性により基板４００と金属板４３０に伝えられて外界或いはヒートシンクへと散逸される。当然、本発明のリードフレームは前述の実施例と同様に同一平面、或いは異なる平面上に設置可能である。
図１０は本発明のまた別の実施例のパワーモジュールのパッケージ構造の断面図である。このパワーモジュールのパッケージ構造はリードフレーム４２０を包含し、リードフレーム４２０は第１表面４２０ａと第２表面４２０ｂ、及び少なくとも一つのピン、例えばピン４２１、４２２を具えている。回路板４２５はリードフレーム４２０の第１表面４２０ａの一部が接続されて、その上に設置されて積層構造を形成し、その他の実施例中、この積層構造は回路板４２５とリードフレーム４２０の第２表面４２０ｂの一部が接続されて形成される。更に、高い放熱特性を具え、正面４００ａと該正面４００ａと反対側の背面４００ｂを具えた金属板４３０を包含し、リードフレーム４２０の第２表面４２０ｂの一部が基板４００の正面４００ａと接続されその上に設置される。制御素子４１０ｂ（その他の実施例では複数個とされうる）が回路板４２５上に設置され、複数のパワー素子４１０ａが直接基板４００の正面４００ａ上に設置され、並びにワイヤボンディング方式で、複数の導線４１１、４１２、４１３、４１４、４１５、４１６、．．．によりパワー素子４１０ａ、制御素子４１０ｂ、回路板４２５上の回路（図示せず）、リードフレーム４２０が接続される。並びに封止樹脂により一部の基板、基板上の各素子、リードフレーム（ピンは除外）、回路板が密封される。
この実施例も同様に、全ての回路が周知の基板４００上でなく回路板４２５上に配置され、並びにリードフレーム４２０及び基板４００と積層構造を形成し、ゆえに占用が必要な基板面積が減らされ、パッケージ構造の体積が減らされる。パワー素子４１０ａは直接基板４００上に設置されて基板４００の良好な熱伝導特性により、パワー素子４１０ａの発生する熱が基板４００を通し外界或いはヒートシンクへと散逸される。当然、本実施例のリードフレームは前述の実施例と同様に、同一平面、或いは異なる平面上に設置可能である。
図１１は本発明の別の実施例のパワーモジュールのパッケージ構造の断面図である。このパッケージ構造は、高い放熱特性を具え、正面４００ａとこの正面４００ａの反対側の背面４００ｂを具えた基板４００、複数のピン４２１、４２２、．．．（他は図示せず）を具え、第２表面４２０ｂが基板４００の正面４００ａと接続されてこの基板４００上に設置されたリードフレーム４２０を包含する。更に、高い放熱特性を具えた放熱材料ブロック４２４が基板４００の正面４００ａ上に設置される。回路板４２５は一端がリードフレーム４２０の第１表面４２０ａに接続されてその上に設置され、積層構造を形成し、もう一端は最も接近する放熱材料ブロック４２４に接続されその上に設置され、ゆえに占用が必要な基板面積が減らされ、パッケージ構造の体積が減らされる。このほか、複数の制御素子４１０ｂと複数のパワー素子４１０ａがそれぞれ回路板４２５上と放熱材料ブロック４２４上に設置され、並びにワイヤボンディング方式で複数の導線４１１、４１２、４１３、４１４、４１５、４１６、．．．によりパワー素子４１０ａ、回路板４２５上の回路（図示せず）、リードフレーム４２０が接続される。このほか、基板４００の背面４００ｂに金属板４３０が接続される（その他の実施例ではこの金属板を具備しないものとなしうる）。並びに封止樹脂で一部の金属板４３０、基板上の各素子、リードフレーム４２０（ピンは除外）、回路板４２５が密封される。
上述のパッケージ構造（図１１）に使用される基板４００と回路板４２５は前述のその他の実施例と同じである。その回路板４２５とリードフレーム４２０は積層構造を形成して基板４００上に設置され、その相互の積層により占用が必要な基板面積を減らし、パッケージ構造の体積を減らす効果が達成される。
更に、パワー素子４１０ａが基板４００上の放熱材料ブロック４２４上に設置され、且つ基板４００の背面４００ｂと金属板４３０が接続され、これにより、パワー素子４１０ａの作動により発生する大量の熱が急速に放熱材料ブロック４２４より基板４００と金属板４３０に伝えられ、金属板４３０により熱が外界或いは外接されたヒートシンク（図示せず）に発散される。ゆえにこのパッケージ構造は更に瞬間的に通過する大電流により発生する大量の熱に耐えられる。この放熱材料ブロック４２４は通常は金属塊とされる。
その他の実施例にあって、制御素子４１０ｂはワイヤボンディング方式でなく直接回路板４２５と電気的に接続される。回路板４２５とリードフレーム４２０はペースト４１７で電気的に接続されて導線が排除され、このペースト４１７は通常導電材料、例えば銀ペーストとされる。このパッケージ構造のリードフレーム４２０は前述のその他の実施例と同様に、必要により同一平面、或いは異なる平面上に設置される。
以上は本発明の好ましい実施例の説明であって、本発明の範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の特許請求の範囲に属するものとする。
周知のパワーモジュールパッケージ構造の断面図である。 別の周知のパワーモジュールパッケージ構造の断面図である。 更に別の周知のパワーモジュールパッケージ構造の断面図である。 本発明の実施例のパワーモジュールのパッケージ構造の断面図であり、その回路板と各素子はいずれもリードフレーム上に設けられている。 本発明の実施例のパワーモジュールのパッケージ構造の断面図であり、その回路板と各素子はいずれもリードフレーム上に設けられている。 本発明のリードフレームが同一平面上に位置する実施例図である。 本発明のリードフレームが異なる平面上に位置する実施例図である。 本発明のリードフレームが異なる平面上に位置する別の実施例図である。 本発明の別の実施例図である。 本発明の更にまた別の実施例の断面図であり、そのパワー素子は直接基板の正面上に設置されている。 本発明の別の実施例の断面図であり、そのパワー素子は金属塊上に設置されて基板と接続されている。
符号の説明
４００ 基板
４１０ａ パワー素子
４１０ｂ 制御素子
４１１、４１２、４１３、４１４、４１５、４１６ 導線
４１７ ペースト
４２０ リードフレーム
４２０ａ 第１表面
４２０ｂ 第２表面
４２１、４２２ ピン
４２３ａ リードフレーム
４２３ｂ リードフレーム
４２３ｃ リードフレーム
４２４ 放熱材料ブロック
４２５ 回路板
４２６ 封止樹脂
４３０ 金属板

Claims (5)

  1. パワーモジュールのパッケージ構造において、
    第１表面と該第１表面の反対側の第２表面を具えると共に、少なくとも一つのピンを具えたリードフレームと、
    該リードフレームの一部と接続されて積層構造を形成する回路板（ｃｉｒｃｕｉｔ ｐｌａｔｅ）と、
    正面と背面を具え、該リードフレームの一部の該第２表面が該正面上に設置された基板と、
    該基板上に設置された少なくとも一つのパワー素子と、
    該回路板上に設置された少なくとも一つの制御素子と、
    該回路板と該リードフレーム、該リードフレームと該パワー素子、該パワー素子と該リードフレームを接続する複数の導線と、
    を包含したことを特徴とする、パワーモジュールのパッケージ構造。
  2. 請求項１記載のパワーモジュールのパッケージ構造において、基板は絶縁材質とされ、並びに該絶縁材質は片面に金属を包含する複合システム及び両面に金属を包含する複合システムより選択され、並びに回路板はグラスファイバーエポキシ或いはセラミックで組成された群中の絶縁材料より選択されることを特徴とする、パワーモジュールのパッケージ構造。
  3. 請求項１記載のパワーモジュールのパッケージ構造において、回路板がリードフレームの第１表面の一部と接続されてその上に設置されて積層構造を形成するか、或いはリードフレームの第２表面と接続されてその上に設置されて積層構造を形成することを特徴とする、パワーモジュールのパッケージ構造。
  4. 請求項１記載のパワーモジュールのパッケージ構造において、積層構造が基板の正面上に設置され、基板の背面に金属板が設置されたことを特徴とする、パワーモジュールのパッケージ構造。
  5. 請求項１記載のパワーモジュールのパッケージ構造において、少なくとも一つの金属塊を包含するか、或いはリードフレームの一部がパワー素子と基板の間に介装されたことを特徴とする、パワーモジュールのパッケージ構造。
JP2005209092A 2005-05-25 2005-07-19 パワーモジュールのパッケージ構造 Pending JP2006332573A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094117109A TW200642550A (en) 2005-05-25 2005-05-25 Power module package structure

Publications (1)

Publication Number Publication Date
JP2006332573A true JP2006332573A (ja) 2006-12-07

Family

ID=37462329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209092A Pending JP2006332573A (ja) 2005-05-25 2005-07-19 パワーモジュールのパッケージ構造

Country Status (4)

Country Link
US (1) US7405467B2 (ja)
JP (1) JP2006332573A (ja)
KR (1) KR100752239B1 (ja)
TW (1) TW200642550A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法
JP2012099794A (ja) * 2010-09-08 2012-05-24 Vincotech Holdings Sarl 焼結金属接合、好ましくは焼結銀接合を有するパワー半導体モジュールおよびその製造方法
JP2014096432A (ja) * 2012-11-08 2014-05-22 Mitsubishi Materials Corp 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269338B2 (en) * 2006-08-10 2012-09-18 Vishay General Semiconductor Llc Semiconductor device having improved heat dissipation capabilities
US8786063B2 (en) * 2009-05-15 2014-07-22 Stats Chippac Ltd. Integrated circuit packaging system with leads and transposer and method of manufacture thereof
US9088215B2 (en) 2011-06-08 2015-07-21 Futurewei Technologies, Inc. Power converter package structure and method
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
CN104465603A (zh) 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
EP3125287B1 (en) * 2014-03-28 2021-11-03 Mitsubishi Electric Corporation Semiconductor module and drive unit equipped with semiconductor module
TWI667755B (zh) 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR20020071585A (ko) 2001-03-07 2002-09-13 삼성전자 주식회사 로직 소자와 메모리 소자를 갖는 멀티 칩 패키지
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
US6975513B2 (en) * 2003-05-14 2005-12-13 Cyntec Co., Ltd. Construction for high density power module package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法
JP2012099794A (ja) * 2010-09-08 2012-05-24 Vincotech Holdings Sarl 焼結金属接合、好ましくは焼結銀接合を有するパワー半導体モジュールおよびその製造方法
JP2014096432A (ja) * 2012-11-08 2014-05-22 Mitsubishi Materials Corp 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子
JPWO2016111059A1 (ja) * 2015-01-09 2017-09-14 株式会社村田製作所 パワー半導体のパッケージ素子

Also Published As

Publication number Publication date
US20060267187A1 (en) 2006-11-30
US7405467B2 (en) 2008-07-29
KR100752239B1 (ko) 2007-08-27
TW200642550A (en) 2006-12-01
KR20060121671A (ko) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JP3516789B2 (ja) 半導体パワーモジュール
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2015005681A (ja) 半導体装置及びその製造方法
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
JP6129355B2 (ja) 電力半導体装置
JP4985809B2 (ja) 半導体装置
JP2006287168A (ja) 混成回路と複合基板を具えたパッケージ構造
US8031484B2 (en) IC packages with internal heat dissipation structures
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
JP2010177619A (ja) 半導体モジュール
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
JP5477157B2 (ja) 半導体装置
KR101409622B1 (ko) 반도체 패키지
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP2004048084A (ja) 半導体パワーモジュール
JP4810898B2 (ja) 半導体装置
US20230135498A1 (en) Semiconductor package, method of forming the package and electronic device
JP2001036004A (ja) 電子部品用基板
TWI856865B (zh) 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板
TWI856380B (zh) 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板
CN218647940U (zh) 一种功率模块
CN216054694U (zh) 一种采用陶瓷基板封装的芯片
US20240114614A1 (en) Thermal Conduction - Electrical Conduction Isolated Circuit Board with Ceramic Substrate and Power Transistor Embedded
WO2024104111A1 (zh) 功率模块和设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526