KR101409622B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101409622B1
KR101409622B1 KR1020110136667A KR20110136667A KR101409622B1 KR 101409622 B1 KR101409622 B1 KR 101409622B1 KR 1020110136667 A KR1020110136667 A KR 1020110136667A KR 20110136667 A KR20110136667 A KR 20110136667A KR 101409622 B1 KR101409622 B1 KR 101409622B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
lead frame
semiconductor
substrate
heat
Prior art date
Application number
KR1020110136667A
Other languages
English (en)
Other versions
KR20130069109A (ko
Inventor
김태훈
최석문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110136667A priority Critical patent/KR101409622B1/ko
Priority to DE102012105153A priority patent/DE102012105153A1/de
Priority to US13/584,143 priority patent/US20130154069A1/en
Publication of KR20130069109A publication Critical patent/KR20130069109A/ko
Application granted granted Critical
Publication of KR101409622B1 publication Critical patent/KR101409622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 패키지에 관한 것이다.
본 발명의 실시 예에 따르면, 제1 방열 기판, 제1 방열 기판 상부에 패터닝 되어 형성된 제1 리드 프레임, 제1 리드 프레임 상부에 형성된 제1 반도체 소자, 제1 반도체 소자 상부에 적층되어 형성된 제2 반도체 소자, 패터닝 되어 제2 반도체 소자와 접합되는 제2 리드 프레임 및 제1 리드 프레임 상부에 형성되는 제2 방열 기판을 포함하는 반도체 패키지가 제공된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
전력용 전자산업이 발전함에 따라 전력 반도체 모듈의 소형화, 고밀도화가 중요성이 증대되고 있다. 이에 따라 반도체 소자 자체의 크기를 줄이는 시도와 더불어 모듈자체의 소형화가 중요한 과제가 되고 있다. 제한된 공간에 소자를 집적하는 것은 열 발생을 증가시키는 요인이 되며, 이러한 열 발생은 전력반도체 모듈의 동작과 수명에 영향을 주기 때문에 중요한 이슈가 되고 있다.
이 형식의 전력 반도체 패키지는 절연기판을 이용하여 하나의 기판 위에 다수의 반도체 소자를 솔더링 하여 붙이고, 하우징 케이스가 접합되는 구조로 형성된다. 그리고 와이어 본딩 또는 솔더링을 사용해 반도체 소자와 기판, 기판과 하우징에 삽입된 단자를 연결한다. 또한, 반도체 패키지의 방열을 위한 방열판이 패키지의 하부에만 배치되는 구조이어서 방열이 효율적으로 이루어질 수 없다.(한국 공개특허공보 제10-2011-0014867호)
본 발명은 소형화가 가능한 반도체 패키지를 제공하는 데 있다.
본 발명은 신뢰성이 향상된 반도체 패키지를 제공하는 데 있다.
본 발명은 방열 효과가 향상된 반도체 패키지를 제공하는 데 있다.
본 발명의 일 측면에 따르면, 제1 방열 기판, 제1 방열 기판 상부에 패터닝 되어 형성된 제1 리드 프레임, 제1 리드 프레임 상부에 형성된 제1 반도체 소자, 제1 반도체 소자 상부에 적층되어 형성된 제2 반도체 소자, 패터닝 되어 제2 반도체 소자와 접합되는 제2 리드 프레임 및 제2 리드 프레임 상부에 형성되는 제2 방열 기판을 포함하는 반도체 패키지가 제공된다.
제1 반도체 소자는 전력 소자일 수 있다.
제1 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다.
제2 반도체 소자는 제어 소자일 수 있다.
제2 반도체 소자는 다이오드일 수 있다.
제1 방열 기판 및 제2 방열 기판에 의해서 형성된 내부 공간을 외부와 차단하도록 제1 방열 기판 및 제2 방열 기판 양측을 감싸는 하우징을 더 포함할 수 있다.
제1 반도체 소자와 제2 리드 프레임 사이에 형성되는 제1 스페이서를 더 포함할 수 있다.
제1 방열 기판과 제2 방열 기판에 의해서 형성된 내부 공간에 충전되는 절연 수지를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 제1 방열 기판, 제1 방열 기판 상부에 패터닝 되어 형성된 제1 리드 프레임, 제1 리드 프레임 상부에 형성된 제1 반도체 소자, 제1 반도체 소자 상부에 적층되어 형성된 제2 반도체 소자, 패터닝 되어 제2 반도체 소자와 접합되는 제2 리드 프레임, 제1 리드 프레임 상부에 형성되는 제2 방열 기판, 패터닝 되어 제2 방열 기판 상부에 형성된 제3 리드 프레임, 제3 리드 프레임 상부에 형성된 제3 반도체 소자, 제3 반도체 소자 상부에 적층되어 형성된 제4 반도체 소자, 패터닝 되어 제4 반도체 소자와 접합되는 제4 리드 프레임 및 제4 리드 프레임 상부에 형성되는 제3 방열 기판을 포함하는 반도체 패키지가 제공된다.
제1 방열 기판 내지 제3 방열 기판에 의해서 형성된 내부 공간을 외부와 차단하도록 제1 방열 기판 내지 제3 방열 기판 양측을 감싸는 하우징을 더 포함할 수 있다.
제1 반도체 소자와 제2 리드 프레임 사이에 형성되는 제1 스페이서를 더 포함할 수 있다.
제3 리드 프레임과 제4 반도체 소자 사이에 형성되는 제2 스페이서를 더 포함할 수 있다.
제1 방열 기판과 제2 방열 기판에 의해서 형성된 내부 공간에 충전되는 제1 절연 수지를 더 포함할 수 있다.
제2 방열 기판과 제3 방열 기판에 의해서 형성된 내부 공간에 충전되는 제2 절연 수지를 더 포함할 수 있다.
제2 방열 기판은 관통 비아를 더 포함할 수 있다.
관통 비아는 제2 리드 프레임과 제3 리드 프레임을 전기적으로 연결할 수 있다.
제1 반도체 소자 및 제4 반도체 소자는 전력 소자일 수 있다.
제1 반도체 소자 및 제4 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다.
제2 반도체 소자 및 제3 반도체 소자는 제어 소자일 수 있다.
제2 반도체 소자 및 제3 반도체 소자는 다이오드일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 패키지는 반도체 소자를 적층 하여 전기적으로 연결함으로써, 소형화가 가능하다.
본 발명의 실시 예에 따른 반도체 패키지는 리드 프레임에 의해서 전기적으로 연결함으로써, 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 내부 방열 기판에 관통 비아를 형성함으로써, 열 저항을 낮추어 방열 효과를 향상 시킬 수 있다.
도1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도2는 본 발명의 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
도3은 본 발명의 다른 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
도4는 본 발명의 또 다른 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 패키지에 관하여 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도1을 참조하면, 반도체 패키지(100)는 제1 방열 기판(111), 제1 리드 프레임(121), 제1 반도체 소자(131), 제2 반도체 소자(132), 제2 리드 프레임(122), 제2 방열 기판(112) 및 하우징(140)을 포함할 수 있다.
제1 방열 기판(111)은 반도체 패키지(100) 하부에 위치할 수 있다. 제1 방열 기판(111)은 열 전도성이 높은 금속으로 형성될 수 있다. 제1 방열 기판(111)은 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
제1 리드 프레임(121)은 제1 방열 기판(111) 상부에 형성될 수 있다. 제1 리드 프레임(121)은 제1 반도체 소자(131)와 전기적으로 연결될 수 있다. 제1 리드 프레임(121)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제1 리드 프레임(121)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제1 리드 프레임(121)은 제1 반도체 소자(131)에서 발생하는 열을 제1 방열 기판(111)으로 전도할 수 있다.
제1 반도체 소자(131)는 제1 리드 프레임(121) 상부에 실장 된다. 제1 반도체 소자(131)는 전력소자가 될 수 있다. 예를 들어, 제1 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 제1 반도체 소자(131)는 제1 리드 프레임(121)에 실장 시, 전도성 접착제에 의해서 접합될 수 있다. 전도성 접착제는 솔더 또는 전도성 에폭시 등이 될 수 있다. 제1 반도체 소자(131) 상부에는 제2 반도체 소자(132)가 실장될 수 있다.
제2 반도체 소자(132)는 제1 반도체 소자(131) 상부에 실장 된다. 제2 반도체 소자(132)는 제어 소자가 될 수 있다. 예를 들어, 제2 반도체 소자(132)는 다이오드일 수 있다. 제2 반도체 소자(132)는 제2 리드 프레임(122)에 실장 시, 전도성 접착제에 의해서 접합될 수 있다. 전도성 접착제는 솔더 또는 전도성 에폭시 등이 될 수 있다.
제2 리드 프레임(122)은 제2 반도체 소자(132) 상부에 형성될 수 있다. 제2 리드 프레임(122)은 제2 반도체 소자(132)와 전기적으로 연결될 수 있다. 제2 리드 프레임(122)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제2 리드 프레임(122)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제2 리드 프레임(122)은 제2 반도체 소자(132)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
본 발명의 실시 예에 따른 제1 리드 프레임(121) 및 제2 리드 프레임(122) 중 적어도 하나는 하우징(140) 외부로 돌출되도록 형성될 수 있다. 또한, 본 발명의 실시 예에 따른 제1 리드 프레임(121) 및 제2 리드 프레임(122)은 설계에 따라 패터닝 되어 형성될 수 있다. 이와 같이 패터닝 된 제1 리드 프레임(121) 및 제2 리드 프레임(122)에 의해서 설계에 따라 제1 반도체 소자(131) 및 제2 반도체 소자(132)가 전기적으로 연결될 수 있다.
제2 방열 기판(112)은 반도체 패키지(100) 상부에 위치할 수 있다. 즉, 제2 방열 기판(112)은 제2 리드 프레임(122) 상부에 형성될 수 있다. 제2 방열 기판(112)은 열 전도성이 높은 금속으로 형성될 수 있다. 제2 방열 기판(112)은 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
하우징(140)은 제1 방열 기판(111)과 제2 방열 기판(112) 사이에 형성된 내부 공간 및 구성부를 외부와 차단하기 위해 형성될 수 있다. 하우징(140)은 내부 구성부와 외부를 차단하기 위해서 여러 가지 형태로 형성될 수 있다. 예를 들어, 하우징(140)은 제1 방열 기판(111)과 제2 방열 기판(112)의 측면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 또한, 하우징(140)은 제1 방열 기판(111) 및 제2 방열 기판(112)을 모든 면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 이와 같이 형성된 하우징(140)은 내부 구성부를 보호하기 위해서 하우징(140) 내부를 절연 수지(141)로 충전될 수 있다.
본 발명의 실시 예에 따르면, 제1 반도체 소자(131)와 제2 반도체 소자(132)를 직접적으로 적층 할 수 있다. 제1 반도체 소자(131)와 제2 반도체 소자(132)를 직접 적층 하여 전기적으로 연결함으로써, 반도체 패키지(100)의 소형화가 구현될 수 있다.
도2는 본 발명의 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
도2를 참조하면, 다층 구조의 반도체 패키지(100)는 제1 방열 기판(111) 내지 제3 방열 기판(113), 제1 리드 프레임(121) 내지 제4 리드 프레임(124), 제1 반도체 소자(131) 내지 제4 반도체 소자(134) 및 하우징(140)을 포함할 수 있다.
제1 방열 기판(111)은 다층 구조의 반도체 패키지(100) 하부에 위치할 수 있다. 제1 방열 기판(111)은 열 전도성이 높은 금속으로 형성될 수 있다. 제1 방열 기판(111)은 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
제1 리드 프레임(121)은 제1 방열 기판(111) 상부에 형성될 수 있다. 제1 리드 프레임(121)은 제1 반도체 소자(131)와 전기적으로 연결될 수 있다. 제1 리드 프레임(121)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제1 리드 프레임(121)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제1 리드 프레임(121)은 제1 반도체 소자(131)에서 발생하는 열을 제1 방열 기판(111)으로 전도할 수 있다.
제1 반도체 소자(131)는 제1 리드 프레임(121) 상부에 실장 된다. 제1 반도체 소자(131)는 전력소자가 될 수 있다. 예를 들어, 제1 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 제1 반도체 소자(131)는 제1 리드 프레임(121)에 실장 시, 전도성 접착제에 의해서 접합될 수 있다. 전도성 접착제는 솔더 또는 전도성 에폭시 등이 될 수 있다. 제1 반도체 소자(131) 상부에는 제2 반도체 소자(132)가 실장될 수 있다.
제2 반도체 소자(132)는 제1 반도체 소자(131) 상부에 실장 된다. 제2 반도체 소자(132)는 제어 소자가 될 수 있다. 예를 들어, 제2 반도체 소자(132)는 다이오드일 수 있다. 제2 반도체 소자(132) 상부에는 제2 리드 프레임(122)이 실장될 수 있다. 이와 같이, 제2 반도체 소자(132)는 제1 반도체 소자(131)에 적층되어 전기적 연결이 될 수 있다.
제2 리드 프레임(122)은 제2 반도체 소자(132) 상부에 형성될 수 있다. 제2 리드 프레임(122)은 제2 반도체 소자(132)와 전기적으로 연결될 수 있다. 제2 리드 프레임(122)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제2 리드 프레임(122)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제2 리드 프레임(122)은 제2 반도체 소자(132)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제2 방열 기판(112)은 제2 리드 프레임(122) 상부에 형성될 수 있다. 제2 방열 기판(112)은 열 전도성이 높은 금속으로 형성될 수 있다.
제3 리드 프레임(123)은 제2 방열 기판(112) 상부에 형성될 수 있다. 제3 리드 프레임(123)은 제3 반도체 소자(133)와 전기적으로 연결될 수 있다. 제3 리드 프레임(123)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제3 리드 프레임(123)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제3 리드 프레임(123)은 제3 반도체 소자(133)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제3 반도체 소자(133)는 제3 리드 프레임(123) 상부에 실장 된다. 제3 반도체 소자(133)는 제어 소자가 될 수 있다. 예를 들어, 제3 반도체 소자(133)는 다이오드일 수 있다. . 제3 반도체 소자(133) 상부에는 제4 반도체 소자(134)가 실장될 수 있다. 제3 반도체 소자(133)는 제3 리드 프레임(123) 상부에 실장 시, 전도성 접착제에 의해서 접합될 수 있다. 전도성 접착제는 솔더 또는 전도성 에폭시 등이 될 수 있다.
제4 반도체 소자(134)는 제3 반도체 소자(133) 상부에 실장 된다. 제4 반도체 소자(134)는 전력소자가 될 수 있다. 예를 들어, 제4 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 이와 같이, 제4 반도체 소자(134)는 제3 반도체 소자(133)에 적층되어 전기적 연결이 될 수 있다.
제4 리드 프레임(124)은 제4 반도체 소자(134) 상부에 형성될 수 있다. 제4 리드 프레임(124)은 제4 반도체 소자(134)와 전기적으로 연결될 수 있다. 제4 리드 프레임(124)은 전기 전도성 금속으로 형성될 수 있다. 또한, 제4 리드 프레임(124)은 열 전도성 금속으로 형성될 수 있다. 이와 같이, 전기 전도성 및 열 전도성 금속으로 형성된 제4 리드 프레임(124)은 제4 반도체 소자(134)에서 발생하는 열을 제3 방열 기판(113)으로 전도할 수 있다.
본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제4 리드 프레임(124) 중 적어도 하나는 하우징(140) 외부로 돌출되도록 형성될 수 있다. 또한, 본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제4 리드 프레임(124)은 설계에 따라 패터닝 되어 형성될 수 있다. 이와 같이 패터닝 된 제1 리드 프레임(121) 내지 제4 리드 프레임(124)에 의해서 설계에 따라 제1 반도체 소자(131) 내지 제4 반도체 소자(134)가 전기적으로 연결될 수 있다.
제3 방열 기판(113)은 다층 구조의 반도체 패키지(100) 상부에 위치할 수 있다. 즉, 제3 방열 기판(113)은 제4 리드 프레임(124) 상부에 형성될 수 있다. 제3 방열 기판(113)은 열 전도성이 높은 금속으로 형성될 수 있다. 제3 방열 기판(113)은 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113) 사이에 형성된 내부 공간 및 구성부를 외부와 차단하기 위해 형성될 수 있다. 하우징(140)은 내부 구성부와 외부를 차단하기 위해서 여러 가지 형태로 형성될 수 있다. 예를 들어, 하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113)의 측면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 또한, 하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113)의 외부에 노출된 외부면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 이와 같이 형성된 하우징(140)은 내부 구성부를 보호하기 위해서 하우징(140) 내부를 절연 수지(141)로 충전될 수 있다.
도3은 본 발명의 다른 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
도3을 참조하면, 다층 구조의 반도체 패키지(100)는 제1 방열 기판(111) 내지 제3 방열 기판(113), 제1 리드 프레임(121) 내지 제4 리드 프레임(124), 제1 반도체 소자(131) 내지 제4 반도체 소자(134), 스페이서(150) 및 하우징(140)을 포함할 수 있다.
제1 방열 기판(111)은 다층 구조의 반도체 패키지(100) 하부에 위치할 수 있다. 제1 방열 기판(111)은 열 전도성이 높은 금속으로 형성되어, 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
제1 리드 프레임(121)은 제1 방열 기판(111) 상부에 형성될 수 있다. 제1 리드 프레임(121)은 전기 전도성 금속으로 형성되어, 제1 반도체 소자(131)와 전기적으로 연결될 수 있다. 또한, 제1 리드 프레임(121)은 열 전도성 금속으로 형성되어, 제1 반도체 소자(131)에서 발생하는 열을 제1 방열 기판(111)으로 전도할 수 있다.
제1 반도체 소자(131)는 제1 리드 프레임(121) 상부에 실장 된다. 제1 반도체 소자(131)는 전력소자가 될 수 있다. 예를 들어, 제1 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다.
제2 반도체 소자(132)는 제1 반도체 소자(131) 상부에 실장 된다. 제2 반도체 소자(132)는 제어 소자가 될 수 있다. 예를 들어, 제2 반도체 소자(132)는 다이오드일 수 있다. 제2 반도체 소자(132)는 제1 반도체 소자(131)에 적층 됨으로써 전기적으로 연결될 수 있다.
제2 리드 프레임(122)은 제2 반도체 소자(132) 상부에 형성될 수 있다. 제2 리드 프레임(122)은 전기 전도성 금속으로 형성되어, 제2 반도체 소자(132)와 전기적으로 연결될 수 있다. 또한, 제2 리드 프레임(122)은 열 전도성 금속으로 형성되어, 제2 반도체 소자(132)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제2 방열 기판(112)은 제2 리드 프레임(122) 상부에 형성될 수 있다. 제2 방열 기판(112)은 열 전도성이 높은 금속으로 형성될 수 있다.
제3 리드 프레임(123)은 제2 방열 기판(112) 상부에 형성될 수 있다. 제3 리드 프레임(123)은 전기 전도성 금속으로 형성되어, 제3 반도체 소자(133)와 전기적으로 연결될 수 있다. 또한, 제3 리드 프레임(123)은 열 전도성 금속으로 형성되어, 제3 반도체 소자(133)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제3 반도체 소자(133)는 제3 리드 프레임(123) 상부에 실장 된다. 제3 반도체 소자(133)는 제어 소자가 될 수 있다. 예를 들어, 제3 반도체 소자(133)는 다이오드일 수 있다.
제4 반도체 소자(134)는 제3 반도체 소자(133) 상부에 실장 된다. 제4 반도체 소자(134)는 전력소자가 될 수 있다. 예를 들어, 제4 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 이와 같이, 제4 반도체 소자(134)는 제3 반도체 소자(133)에 적층 됨으로써, 전기적 연결이 될 수 있다.
제4 리드 프레임(124)은 제4 반도체 소자(134) 상부에 형성될 수 있다. 제4 리드 프레임(124)은 전기 전도성 금속으로 형성되어, 제4 반도체 소자(134)와 전기적으로 연결될 수 있다. 또한, 제4 리드 프레임(124)은 열 전도성 금속으로 형성되어, 제4 반도체 소자(134)에서 발생하는 열을 제3 방열 기판(113)으로 전도할 수 있다.
본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제4 리드 프레임(124) 중 적어도 하나는 하우징(140) 외부로 돌출되도록 형성될 수 있다. 또한, 본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제4 리드 프레임(124)은 설계에 따라 패터닝 되어 형성될 수 있다. 이와 같이 패터닝 된 제1 리드 프레임(121) 내지 제4 리드 프레임(124)에 의해서 설계에 따라 제1 반도체 소자(131) 내지 제4 반도체 소자(134)가 전기적으로 연결될 수 있다.
제3 방열 기판(113)은 다층 구조의 반도체 패키지(100) 상부에 위치할 수 있다. 즉, 제3 방열 기판(113)은 제4 리드 프레임(124) 상부에 형성될 수 있다. 제3 방열 기판(113)은 열 전도성이 높은 금속으로 형성되어, 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
스페이서(150)는 제1 반도체 소자(131)와 제2 리드 프레임(122) 사이에 형성될 수 있다. 스페이서(150)는 설계에 의해서 제1 반도체 소자(131)와 제2 리드 프레임(122) 간의 전기적 연결이 필요한 경우 형성될 수 있다. 또한, 스페이서(150)는 제1 반도체 소자(131)와 제2 반도체 소자(132) 간의 서로 다른 크기에 따른 구조적 불안정을 보강하기 위해서 형성될 수 있다. 제1 반도체 소자(131)와 제2 반도체 소자(132)는 서로 다른 크기를 가질 수 있다. 예를 들어, 제1 반도체 소자(131)는 제2 반도체 소자(132)보다 큰 면적을 가질 수 있다. 이와 같은 경우, 제1 반도체 소자(131)와 제2 반도체 소자(132) 간의 적층이 구조적으로 불안정하여 다층 구조의 반도체 패키지(100)가 부분적으로 함몰되는 등 문제가 발생할 수 있다. 이와 같은 구조적인 불안정을 보강하기 위해서 제2 반도체 소자(132)가 비 접촉되는 제1 반도체 소자(131) 영역에 스페이서(150)를 형성할 수 있다.
만약, 스페이서(150)가 제1 반도체 소자(131)와 제2 리드 프레임(122) 간의 전기적 연결을 위한 것이라면 전기 전도성 금속으로 형성될 수 있다. 또한, 스페이서(150)가 제1 반도체 소자(131)와 제2 리드 프레임(122) 간의 전기적 연결이 아닌 구조적 보강을 위한 것이라면, 전기 비전도성 금속으로 형성될 수 있다.
스페이서(150)는 상술한 이유와 동일한 이유로 제4 반도체 소자(134)와 제3 리드 프레임(123) 사이에 형성될 수 있다.
하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113) 사이에 형성된 내부 공간 및 구성부를 외부와 차단하기 위해 형성될 수 있다. 하우징(140)은 내부 구성부와 외부를 차단하기 위해서 여러 가지 형태로 형성될 수 있다. 예를 들어, 하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113)의 측면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 또한, 하우징(140)은 제1 방열 기판(111) 내지 제3 방열 기판(113)의 외부에 노출된 외부면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 이와 같이 형성된 하우징(140)은 내부 구성부를 보호하기 위해서 하우징(140) 내부를 절연 수지(141)로 충전될 수 있다.
도4는 본 발명의 또 다른 실시 예에 따른 다층 구조의 반도체 패키지를 나타낸 예시도이다.
도4를 참조하면, 다층 구조의 반도체 패키지(100)는 제1 방열 기판(111) 내지 제4 방열 기판(114), 제1 리드 프레임(121) 내지 제6 리드 프레임(126), 제1 반도체 소자(131) 내지 제6 반도체 소자(136), 스페이서(150) 및 하우징(140)을 포함할 수 있다.
제1 방열 기판(111)은 다층 구조의 반도체 패키지(100) 하부에 위치할 수 있다. 제1 방열 기판(111)은 열 전도성이 높은 금속으로 형성되어, 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
제1 리드 프레임(121)은 제1 방열 기판(111) 상부에 형성될 수 있다. 제1 리드 프레임(121)은 전기 전도성 금속으로 형성되어, 제1 반도체 소자(131)와 전기적으로 연결될 수 있다. 또한, 제1 리드 프레임(121)은 열 전도성 금속으로 형성되어, 제1 반도체 소자(131)에서 발생하는 열을 제1 방열 기판(111)으로 전도할 수 있다.
제1 반도체 소자(131)는 제1 리드 프레임(121) 상부에 실장 된다. 제1 반도체 소자(131)는 전력소자가 될 수 있다. 예를 들어, 제1 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다.
제2 반도체 소자(132)는 제1 반도체 소자(131) 상부에 실장 된다. 제2 반도체 소자(132)는 제어 소자가 될 수 있다. 예를 들어, 제2 반도체 소자(132)는 다이오드일 수 있다. 제2 반도체 소자(132)는 제1 반도체 소자(131)에 적층 됨으로써 전기적으로 연결될 수 있다.
제2 리드 프레임(122)은 제2 반도체 소자(132) 상부에 형성될 수 있다. 제2 리드 프레임(122)은 전기 전도성 금속으로 형성되어, 제2 반도체 소자(132)와 전기적으로 연결될 수 있다. 또한, 제2 리드 프레임(122)은 열 전도성 금속으로 형성되어, 제2 반도체 소자(132)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제2 방열 기판(112)은 제2 리드 프레임(122) 상부에 형성될 수 있다. 제2 방열 기판(112)은 열 전도성이 높은 금속으로 형성될 수 있다. 제2 방열 기판(112)은 제1 관통 비아(161)가 형성될 수 있다. 제1 관통 비아(161)는 제2 방열 기판(112)을 관통하도록 형성될 수 있다. 제1 관통 비아(161)는 전기 전도성 금속으로 형성될 수 있다. 또한, 제1 관통 비아(161)는 열 전도성 금속으로 있다. 제1 관통 비아(161)는 제2 방열 기판(112) 상부에 형성된 제3 리드 프레임(123)과 제2 방열 기판(112) 하부에 형성된 제2 리드 프레임(122)을 전기적으로 연결할 수 있다. 또한, 제1 관통 비아(161)는 제2 리드 프레임(122)과 제3 리드 프레임(123) 간의 방열 통로가 될 수 있다.
제3 리드 프레임(123)은 제2 방열 기판(112) 상부에 형성될 수 있다. 제3 리드 프레임(123)은 전기 전도성 금속으로 형성되어, 제3 반도체 소자(133)와 전기적으로 연결될 수 있다. 또한, 제3 리드 프레임(123)은 열 전도성 금속으로 형성되어, 제3 반도체 소자(133)에서 발생하는 열을 제2 방열 기판(112)으로 전도할 수 있다.
제3 반도체 소자(133)는 제3 리드 프레임(123) 상부에 실장 된다. 제3 반도체 소자(133)는 제어 소자가 될 수 있다. 예를 들어, 제3 반도체 소자(133)는 다이오드일 수 있다.
제4 반도체 소자(134)는 제3 반도체 소자(133) 상부에 실장 된다. 제4 반도체 소자(134)는 전력소자가 될 수 있다. 예를 들어, 제4 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 이와 같이, 제4 반도체 소자(134)는 제3 반도체 소자(133)에 적층 됨으로써, 전기적 연결이 될 수 있다.
제4 리드 프레임(124)은 제4 반도체 소자(134) 상부에 형성될 수 있다. 제4 리드 프레임(124)은 전기 전도성 금속으로 형성되어, 제4 반도체 소자(134)와 전기적으로 연결될 수 있다. 또한, 제4 리드 프레임(124)은 열 전도성 금속으로 형성되어, 제4 반도체 소자(134)에서 발생하는 열을 제3 방열 기판(113)으로 전도할 수 있다.
제3 방열 기판(113)은 제4 리드 프레임(124) 상부에 형성될 수 있다. 제3 방열 기판(113)은 열 전도성이 높은 금속으로 형성될 수 있다. 제3 방열 기판(113)은 제2 관통 비아(162)가 형성될 수 있다. 제2 관통 비아(162)는 제3 방열 기판(113)을 관통하도록 형성될 수 있다. 제2 관통 비아(162)는 전기 전도성 금속으로 형성될 수 있다. 또한, 제2 관통 비아(162)는 열 전도성 금속으로 있다. 제2 관통 비아(162)는 제3 방열 기판(113) 상부에 형성된 제5 리드 프레임(125)과 제3 방열 기판(113) 하부에 형성된 제4 리드 프레임(124)을 전기적으로 연결할 수 있다. 또한, 제2 관통 비아(162)는 제4 리드 프레임(124)과 제5 리드 프레임(125) 간의 방열 통로가 될 수 있다.
제5 리드 프레임(125)은 제3 방열 기판(113) 상부에 형성될 수 있다. 제5 리드 프레임(125)은 전기 전도성 금속으로 형성되어, 제5 반도체 소자(135)와 전기적으로 연결될 수 있다. 또한, 제5 리드 프레임(125)은 열 전도성 금속으로 형성되어, 제5 반도체 소자(135)에서 발생하는 열을 제3 방열 기판(113)으로 전도할 수 있다.
제5 반도체 소자(135)는 제5 리드 프레임(125) 상부에 실장 된다. 제5 반도체 소자(135)는 제어 소자가 될 수 있다. 예를 들어, 제5 반도체 소자(135)는 다이오드일 수 있다.
제6 반도체 소자(136)는 제5 반도체 소자(135) 상부에 실장 된다. 제6 반도체 소자(136)는 전력소자가 될 수 있다. 예를 들어, 제6 반도체 소자는 IGBT(Insulated gate bipolar transistor)일 수 있다. 이와 같이, 제6 반도체 소자(136)는 제5 반도체 소자(135)에 적층 됨으로써, 전기적 연결이 될 수 있다.
제6 리드 프레임(126)은 제6 반도체 소자(136) 상부에 형성될 수 있다. 제6 리드 프레임(126)은 전기 전도성 금속으로 형성되어, 제6 반도체 소자(136)와 전기적으로 연결될 수 있다. 또한, 제6 리드 프레임(126)은 열 전도성 금속으로 형성되어, 제6 반도체 소자(136)에서 발생하는 열을 제4 방열 기판(114)으로 전도할 수 있다.
본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제6 리드 프레임(126) 중 적어도 하나는 하우징(140) 외부로 돌출되도록 형성될 수 있다. 또한, 본 발명의 실시 예에 따른 제1 리드 프레임(121) 내지 제6 리드 프레임(126)은 설계에 따라 패터닝 되어 형성될 수 있다. 이와 같이 패터닝 된 제1 리드 프레임(121) 내지 제6 리드 프레임(126)에 의해서 설계에 따라 제1 반도체 소자(131) 내지 제6 반도체 소자(136)가 전기적으로 연결될 수 있다.
제4 방열 기판(114)은 다층 구조의 반도체 패키지(100) 상부에 위치할 수 있다. 즉, 제4 방열 기판(114)은 제6 리드 프레임(126) 상부에 형성될 수 있다. 제4 방열 기판(114)은 열 전도성이 높은 금속으로 형성되어, 다층 구조의 반도체 패키지(100) 내부에서 발생한 열을 외부로 방출할 수 있다.
스페이서(150)는 반도체 소자와 리드 프레임 사이에 형성될 수 있다. 스페이서(150)는 설계에 의해서 반도체 소자와, 반도체 소자와는 직접적으로 접합되지 않은 리드 프레임 간의 전기적 연결이 필요한 경우 형성될 수 있다. 또한, 스페이서(150)는 적층된 반도체 소자 간의 서로 다른 크기에 따른 구조적 불안정을 보강하기 위해서 형성될 수 있다. 예를 들어, 제1 반도체 소자(131)는 제2 반도체 소자(132)보다 큰 면적을 가질 수 있다. 이와 같은 경우, 제1 반도체 소자(131)와 제2 반도체 소자(132) 간의 적층이 구조적으로 불안정하여 다층 구조의 반도체 패키지(100)가 부분적으로 함몰되는 등 문제가 발생할 수 있다. 이와 같은 구조적인 불안정을 보강하기 위해서 제2 반도체 소자(132)가 비 접촉되는 제1 반도체 소자(131) 영역에 스페이서(150)를 형성할 수 있다.
만약, 스페이서(150)가 제1 반도체 소자(131)와 제2 리드 프레임(122) 간의 전기적 연결을 위한 것이라면 전기 전도성 금속으로 형성될 수 있다. 또한, 스페이서(150)가 제1 반도체 소자(131)와 제2 리드 프레임(122) 간의 전기적 연결이 아닌 구조적 보강을 위한 것이라면, 전기 비전도성 금속으로 형성될 수 있다.
하우징(140)은 제1 방열 기판(111) 내지 제4 방열 기판(114) 사이에 형성된 내부 공간 및 구성부를 외부와 차단하기 위해 형성될 수 있다. 하우징(140)은 내부 구성부와 외부를 차단하기 위해서 여러 가지 형태로 형성될 수 있다. 예를 들어, 하우징(140)은 제1 방열 기판(111) 내지 제4 방열 기판(114)의 측면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 또한, 하우징(140)은 제1 방열 기판(111) 내지 제4 방열 기판(114)의 외부에 노출된 외부면을 감싸 하우징(140) 내부와 외부를 차단하는 구조로 형성될 수 있다. 이와 같이 형성된 하우징(140)은 내부 구성부를 보호하기 위해서 하우징(140) 내부를 절연 수지(141)로 충전될 수 있다.
본 발명의 실시 예에 따른 다층 구조의 반도체 패키지는 반도체 소자들을 적층함으로써 전기적으로 연결할 수 있으며, 이와 같은 구조를 다층으로 구현할 수 있다. 따라서, 다층 구조의 반도체 패키지는 소형화로 형성할 수 있다. 또한, 본 발명의 실시 예에 따른 다층 구조의 반도체 패키지는 전기적 연결을 리드 프레임으로 수행함으로써, 와이어 본딩에 의해서 발생하였던 기생 용량 및 손실 등을 방지하여 신뢰성을 향상시킬 수 있다. 또한, 본 발명의 실시 예에 따른 다층 구조의 반도체 패키지는 내부 기판에 관통 비아를 형성함으로써, 층간 접속이 가능할 수 있다. 또한, 본 발명의 실시 예에 따른 다층 구조의 반도체 패키지는 내부 기판에 형성된 관통 비아에 의해서 방열 경로 구조를 단순화 함으로써, 열 저항을 낮추어 방열 효과를 향상 시킬 수 있다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지는 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 반도체 패키지
111: 제1 방열 기판
112: 제2 방열 기판
113: 제3 방열 기판
114: 제4 방열 기판
121: 제1 리드 프레임
122: 제2 리드 프레임
123: 제3 리드 프레임
124: 제4 리드 프레임
125: 제5 리드 프레임
126: 제6 리드 프레임
131: 제1 반도체 소자
132: 제2 반도체 소자
133: 제3 반도체 소자
134: 제4 반도체 소자
135: 제5 반도체 소자
136: 제6 반도체 소자
140: 하우징
141: 절연 수지
150: 스페이서
161: 제1 관통 비아
162: 제2 관통 비아

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 방열 기판;
    상기 제1 방열 기판 상부에 패터닝 되어 형성된 제1 리드 프레임;
    상기 제1 리드 프레임 상부에 형성된 제1 반도체 소자;
    상기 제1 반도체 소자 상부에 적층되어 형성된 제2 반도체 소자;
    패터닝 되어 상기 제2 반도체 소자와 접합되는 제2 리드 프레임;
    상기 제1 리드 프레임 상부에 형성되는 제2 방열 기판;
    패터닝 되어 상기 제2 방열 기판 상부에 형성된 제3 리드 프레임;
    상기 제3 리드 프레임 상부에 형성된 제3 반도체 소자;
    상기 제3 반도체 소자 상부에 적층되어 형성된 제4 반도체 소자;
    패터닝 되어 상기 제4 반도체 소자와 접합되는 제4 리드 프레임; 및
    상기 제4 리드 프레임 상부에 형성되는 제3 방열 기판;
    을 포함하는 반도체 패키지.
  10. 청구항9에 있어서,
    상기 제1 방열 기판 내지 상기 제3 방열 기판에 의해서 형성된 내부 공간을 외부와 차단하도록 상기 제1 방열 기판 내지 상기 제3 방열 기판 양측을 감싸는 하우징을 더 포함하는 반도체 패키지.
  11. 청구항9에 있어서,
    상기 제1 반도체 소자와 상기 제2 리드 프레임 사이에 형성되는 제1 스페이서를 더 포함하는 반도체 패키지.
  12. 청구항9에 있어서,
    상기 제3 리드 프레임과 상기 제4 반도체 소자 사이에 형성되는 제2 스페이서를 더 포함하는 반도체 패키지.
  13. 청구항9에 있어서,
    상기 제1 방열 기판과 상기 제2 방열 기판에 의해서 형성된 내부 공간에 충전되는 제1 절연 수지를 더 포함하는 반도체 패키지.
  14. 청구항9에 있어서,
    상기 제2 방열 기판과 상기 제3 방열 기판에 의해서 형성된 내부 공간에 충전되는 제2 절연 수지를 더 포함하는 반도체 패키지.
  15. 청구항9에 있어서,
    상기 제2 방열 기판은 관통 비아를 더 포함하는 반도체 패키지.
  16. 청구항15에 있어서,
    상기 관통 비아는 상기 제2 리드 프레임과 상기 제3 리드 프레임을 전기적으로 연결하는 반도체 패키지.
  17. 청구항9에 있어서,
    상기 제1 반도체 소자 및 상기 제4 반도체 소자는 전력 소자인 반도체 패키지.
  18. 청구항9에 있어서,
    상기 제1 반도체 소자 및 상기 제4 반도체 소자는 IGBT(Insulated gate bipolar transistor)인 반도체 패키지.
  19. 청구항9에 있어서,
    상기 제2 반도체 소자 및 제3 반도체 소자는 제어 소자인 반도체 패키지.
  20. 청구항9에 있어서,
    상기 제2 반도체 소자 및 제3 반도체 소자는 다이오드인 반도체 패키지.
KR1020110136667A 2011-12-16 2011-12-16 반도체 패키지 KR101409622B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110136667A KR101409622B1 (ko) 2011-12-16 2011-12-16 반도체 패키지
DE102012105153A DE102012105153A1 (de) 2011-12-16 2012-06-14 Halbleiter-package
US13/584,143 US20130154069A1 (en) 2011-12-16 2012-08-13 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110136667A KR101409622B1 (ko) 2011-12-16 2011-12-16 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130069109A KR20130069109A (ko) 2013-06-26
KR101409622B1 true KR101409622B1 (ko) 2014-06-19

Family

ID=48522176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110136667A KR101409622B1 (ko) 2011-12-16 2011-12-16 반도체 패키지

Country Status (3)

Country Link
US (1) US20130154069A1 (ko)
KR (1) KR101409622B1 (ko)
DE (1) DE102012105153A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394542B1 (ko) * 2015-07-30 2022-05-04 현대자동차 주식회사 반도체 패키지 및 그 제조 방법
KR102059816B1 (ko) * 2018-02-12 2019-12-27 삼성전기주식회사 통신 모듈 및 그 실장 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
KR20000035690A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 반도체 장치 및 메모리 시스템
KR20010111736A (ko) * 2000-06-13 2001-12-20 김덕중 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
KR20110014867A (ko) 2009-08-06 2011-02-14 삼성전기주식회사 전력소자 패키지 및 그 제조방법
KR101743774B1 (ko) 2010-06-15 2017-06-05 주식회사 광세로 정전기 방지기능을 갖는 쿠션 직물지
JP5115632B2 (ja) * 2010-06-30 2013-01-09 株式会社デンソー 半導体装置
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
KR101289196B1 (ko) * 2011-09-14 2013-07-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
KR20000035690A (ko) * 1998-11-26 2000-06-26 가나이 쓰토무 반도체 장치 및 메모리 시스템
KR20010111736A (ko) * 2000-06-13 2001-12-20 김덕중 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
US20130154069A1 (en) 2013-06-20
KR20130069109A (ko) 2013-06-26
DE102012105153A1 (de) 2013-06-20

Similar Documents

Publication Publication Date Title
US9871463B2 (en) Power module
JP5788585B2 (ja) 電子モジュールおよびその製造方法
US6972479B2 (en) Package with stacked substrates
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
KR100752239B1 (ko) 전력 모듈 패키지 구조체
US9973104B2 (en) Power module
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
US20170025379A1 (en) Power module package
US20210320093A1 (en) Stacked Die Multichip Module Package
JP2019071412A (ja) チップパッケージ
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
JP2007123884A (ja) 電力回路パッケージ及びその製作方法
KR101343199B1 (ko) 반도체 패키지
KR20130069108A (ko) 반도체 패키지
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
KR102490612B1 (ko) 전력용 반도체 모듈
KR101409622B1 (ko) 반도체 패키지
US10412821B1 (en) Dual side cooling structure
JP5477157B2 (ja) 半導体装置
JP6488658B2 (ja) 電子装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
JP4810898B2 (ja) 半導体装置
KR20160105266A (ko) 방열판 일체형 전력 모듈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee