JP2010177619A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2010177619A
JP2010177619A JP2009021445A JP2009021445A JP2010177619A JP 2010177619 A JP2010177619 A JP 2010177619A JP 2009021445 A JP2009021445 A JP 2009021445A JP 2009021445 A JP2009021445 A JP 2009021445A JP 2010177619 A JP2010177619 A JP 2010177619A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor module
semiconductor
igbt
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009021445A
Other languages
English (en)
Inventor
Hiroshi Sata
弘 佐多
Junko Murata
純子 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009021445A priority Critical patent/JP2010177619A/ja
Publication of JP2010177619A publication Critical patent/JP2010177619A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】搭載される素子間の熱的干渉を抑制することにより、素子の発熱による性能劣化を実質的に抑制する。
【解決手段】このリードフレーム３１においては、ＩＧＢＴ１１、ダイオード２１、２２が搭載されており、ダイオード２１、２２はその中で右側において図１（ａ）における上下方向に並んで配置され、左側にＩＧＢＴ１１が配置される。そして、リードフレーム３１において、ＩＧＢＴ１１と、ダイオード２１、２２との間の中点付近にはスリット３１５が設けられている。このスリット３１５は、図１（ａ）中に破線で示されるように、ダイオード２１、２２とＩＧＢＴ１１とを結ぶ直線を遮るように縦長の形状に形成されている。
【選択図】図１

Description

本発明は、複数の半導体素子を同一基板上に搭載して構成される半導体モジュールの構造に関する。
例えば、自動車等に用いられる半導体モジュールとして、交流電圧を整流して直流電圧に変換し、あるいは電力を制御し、かつ大電流で動作することのできるものが用いられる。こうした半導体モジュールにおいては、整流機能や電力制御機能をもつダイオードやスイッチング素子等のパワー半導体素子が基板（リードフレーム）上に設置され、モールドされてパッケージ内に封入される。少ない部品点数でこの半導体モジュールを構成した例としては、例えば特許文献１に記載された技術がある。
この技術においては、ブリッジ接続されたダイオードと、半導体スイッチング素子とが一つのパッケージ内に収納され、特に、ダイオード６個と半導体スイッチング素子とを組み合わることにより、充分な性能をもち、かつ小型の半導体モジュールとすることができる。スイッチング素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が知られている。これらのダイオードやＩＧＢＴは大電流で駆動できる構成とされている。
ただし、ダイオードやスイッチング素子は半導体で構成されるため、高温になるとその特性、例えばスイッチング特性が劣化し、更には破損することもある。従って、これらの素子は、熱伝導率の高い銅基板（リードフレーム）に、はんだや接着剤等によって設置、固定される。また、これらの構成は樹脂等からなるモールド材を用いてパッケージ中に封入される。これにより、ダイオードやスイッチング素子に大電流が流されるために発熱源となる場合でも、この熱はリードフレームを通じて放熱され、これらの素子における温度の上昇が抑制される。
この構成により、この半導体モジュールを電源回路として使用することができる。
特開平１１−１２２９３０号公報
しかしながら、搭載された素子の発熱は各素子で必ずしも均等に生ずるものではない。また、高温時の特性の劣化も各素子で同様に生ずるものではない。従って、実際には、素子が発熱することによってこの素子自身の特性が劣化することよりも、隣接する他の素子の発熱によって素子の特性が劣化する場合が多い。すなわち、特に大電流で駆動される半導体モジュールにおいては、搭載される各素子に対する個別の放熱特性よりも、搭載される素子間の熱的干渉の影響が大きい。前記の技術においては、こうした素子間の熱的干渉は全く考慮されていなかった。従って、発熱量の大きな素子に隣接する素子の特性劣化が生じた。
従って、搭載される素子間の熱的干渉を抑制することにより、素子の発熱による性能劣化を実質的に抑制した半導体モジュールは得られていなかった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、リードフレームと、該リードフレームの一方の主面上に搭載された第１及び第２の半導体素子と、を具備する半導体モジュールであって、前記リードフレームにおいて、前記第１の半導体素子と前記第２の半導体素子とを直線的に結ぶ経路上にスリットが設けられたことを特徴とする。
本発明の半導体モジュールにおいて、前記リードフレーム及び前記第１及び第２の半導体素子はモールド材中に封入された構造を具備することを特徴とする。
本発明の半導体モジュールは、前記リードフレームが絶縁シートを介して放熱フィンに固定された構造を具備することを特徴とする。
本発明の半導体モジュールは、前記リードフレームが前記モールド材を介して放熱フィンに固定された構造を具備することを特徴とする。
本発明の半導体モジュールにおいて、前記第１及び／又は第２の半導体素子はパワー半導体素子であることを特徴とする。
本発明の半導体モジュールにおいて、前記第１又は第２の半導体素子はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする。
本発明の半導体モジュールにおいて、前記第１又は第２の半導体素子はダイオードであることを特徴とする。
本発明の半導体モジュールにおいて、前記第１又は第２の半導体素子は、ブリッジ回路を構成するうちの一つのダイオードであることを特徴とする。
本発明は以上のように構成されているので、搭載される素子間の熱的干渉を抑制することにより、素子の発熱による性能劣化を実質的に抑制することができる。
本発明の実施の形態に係る半導体モジュールの構成を示す上面図（ａ）及び断面図（ｂ）である。 本発明の実施の形態に係る半導体モジュールの外観斜視図である。 本発明の実施の形態に係る半導体モジュールの回路構成を示す図である。 本発明の実施の形態に係る半導体モジュールにおける一方の素子の温度上昇とスリットの位置との関係をモデルを用いて測定した結果である。 本発明の実施の形態に係る半導体モジュールにおける一方の素子の温度上昇とスリットの位置との関係を調べたモデルの構成を示す図である。
以下、本発明の実施の形態となる半導体モジュールにつき説明する。この半導体モジュール１０においては、パワー半導体素子であるダイオードとＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられ、前者は整流機能に用いられ、後者はスイッチング機能に用いられる。これにより、直流電力の供給及びその制御を行うことができる。
図１（ａ）は、この半導体モジュール１０の内部の構成の上面図であり、図１（ｂ）は、そのＩ−Ｉ方向における断面図である。また、この半導体モジュール１０の外観斜視図が図２である。この構造の半導体モジュール１０においては、図１に示された構造がＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型のパッケージ１００内でモールド材中に封入されている。また、この半導体モジュール１０の回路構成を図３に示す。この半導体モジュールにおいては、一つのスイッチング素子１１と４個のダイオード２１〜２４とが一つのパッケージ内に設けられている。スイッチング素子１１としてはＩＧＢＴが用いられる。
図１に示されるように、この半導体モジュールにおいては、０．５ｍｍ厚の銅製のリードフレーム３１〜３６が用いられており、リードフレーム３１の一方の主面上には、スイッチング素子であるＩＧＢＴ１１と、ダイオード２１、２２が搭載されている。リードフレーム３２にはダイオード２３が、リードフレーム３３にはダイオード２４がそれぞれ同様に搭載されている。また、リードフレーム３１からは、図１（ａ）において下側に向かってリード３１１、３１２が、突出して形成されている。同様に、リードフレーム３２からリード３２１が、リードフレーム３３からリード３３１が、リードフレーム３４からリード３４１が、リードフレーム３５からリード３５１が、リードフレーム３６からリード３６１が、それぞれ突出して形成されている。図２に示されるように、これらのリードはパッケージ１００から突出した形態とされ、この半導体モジュール１０をプリント基板上に実装する際の接続端子として用いられる。
リードフレーム３１の一方の主面上（図１（ｂ）における上側）において、ＩＧＢＴ１１のリードフレーム３１側の面にあるコレクタ電極、ダイオード２１、２２のリードフレーム３１側の面にあるカソード電極は、それぞれ、はんだ層（図示せず）を介してリードフレーム３１に電気的に接続され、これらの素子の固定もこのはんだ層によって行われる。リードフレーム３２上のダイオード２３、リードフレーム３３上のダイオード２４についても同様である。すなわち、各リードフレームは、各素子を設置する基板として機能するだけでなく、図２の回路を構成する配線としても機能する。
また、ＩＧＢＴ１１の表面（図１（ｂ）における上側の面）に設けられＩＧＢＴ１１におけるエミッタ電極と接続されたパッド１１１とリードフレーム３５の表面とはジャンパーリード４１によって電気的に接続される。ここで、ジャンパーリード４１の両端は、はんだ層（図示せず）を介してこのパッド１１１とリードフレーム３５の表面にそれぞれ接続される。ダイオード２１の表面に設けられダイオード２１のアノード電極と接続されたパッド２１１とリードフレーム３２との接続も、同様にそれぞれジャンパーリード４２によって行われる。ダイオード２２の表面にはパッド２２１、ダイオード２３の表面にはパッド２３１、ダイオード２４の表面にはパッド２４１がそれぞれ同様に設けられる。パッド２２１とリードフレーム３３、パッド２３１とリードフレーム３４、パッド２４１とリードフレーム３４との間の接続も、同様にそれぞれジャンパーリード４３、４４、４５によって行われる。各ジャンパーリードは、導体で構成された定形性のある配線であるため、図１（ｂ）中のジャンパーリード４２のような形状を実現できる。
また、ＩＧＢＴ１１のゲート電極は、前記のパッド１１１の外側に設けられた小さなパッド（図示せず）からボンディングワイヤ５１によってリードフレーム３６の表面に接続される。ボンディングワイヤ５１はジャンパーリードよりも細い配線材料で構成されており、並列に複数本のものを用いることもできる。すなわち、上記のリードフレームの他に、これらのジャンパーリード、ボンディングワイヤ５１も配線として機能する。
なお、図１における各リードフレームや図２におけるパッケージ１００から突出した各リードと、図３の回路におけるＡ〜Ｇの端子との対応は図１（ａ）、図２中にＡ〜Ｇで示される。
また、図１（ｂ）にその断面構造が示されるように、上記の構造における各リードフレームは、銅製の放熱フィン６０上に絶縁シート６１を介して固定され、樹脂製のモールド材６２で封入されてパッケージ１００中に収納される。なお、放熱フィン６０はこの半導体モジュール１０が搭載されるプリント基板（図示せず）にビス止めできる構成とされている。この場合、この半導体モジュール１０を製造するに際しては、ＩＧＢＴ１１、ダイオード２１〜２４、ジャンパーリード４１〜４５、ボンディングワイヤ５１が図１（ａ）に示されるように設けられたリードフレーム３１〜３６が絶縁シート６１を介して放熱フィン６０上に設置される。これをパッケージ１００中に収納した後で液状のモールド材６２を流し込み、冷却してモールド材６２を固化して図２の形態の半導体モジュール１０とされる。
以上の構成により、この半導体モジュール１０においては、ＩＧＢＴ１１、ダイオード２１〜２４がパッケージ１００中に配置される。すなわち、図１に示されるように、ＩＧＢＴ１１は左側に、ダイオード２１〜２４は右側に集中して配置される。ここで、図３に示す回路を実現するために、配線として機能するリードフレームを一体化せずに、３１〜３６に分割している。ただし、半導体モジュール１０の機械的強度はリードフレームと、これに密着して固化したモールド材６２とによって保たれるため、この機械的強度を保つためには、この分割数を必要最低限とすることが好ましい。このため、特に単一のリードフレーム３１上にはＩＧＢＴ１１とダイオード２１、２２が搭載され、これにより図３中の破線で囲まれた部分がリードフレーム３１を用いて形成されている。従って、リードフレーム３１上において、ＩＧＢＴ１１はダイオード２１、２２の発熱の影響を受けやすい。
このリードフレーム３１においては、ＩＧＢＴ１１、ダイオード２１、２２が搭載されており、ダイオード２１、２２はその中で右側において図１（ａ）における上下方向に並んで配置され、左側にＩＧＢＴ１１が配置される。そして、リードフレーム３１において、ＩＧＢＴ１１と、ダイオード２１、２２との間の中点付近にはスリット３１５が設けられている。このスリット３１５は、図１（ａ）中に破線で示されるように、ダイオード２１、２２とＩＧＢＴ１１とを結ぶ直線を遮るように縦長の形状に形成されている。このスリット３１５は、ダイオード２１、２２からの熱がＩＧＢＴ１１に伝達することを抑制する。従って、ダイオード２１、２２の発熱によるＩＧＢＴ１１の影響が低減される。同様にダイオード２３、２４も発熱するが、リードフレーム３１と３２、３１と３３とがそれぞれ分離されているため、これらの発熱のＩＧＢＴ１１に対する影響は小さい。
また、リードフレーム３１においては、２つのリード３１１、３１２が設けられている。これらのリードは同電位であるため、電気的にはこれらのうちの一方があれば充分であるが、リードフレーム３１からこの半導体モジュール１０が実装される基板への放熱のために、この２つのリードを設けることが好ましい。あるいは、リードを３つ以上設けてもよい。
従って、この半導体モジュールにおいては、スイッチング素子（ＩＧＢＴ１１）とダイオード、すなわち、搭載される素子間の熱的干渉が抑制されるため、発熱による性能劣化が抑制される。
図１（ａ）中におけるスリット３１５の上下方向の長さと上記の効果との間には相関があることは明らかである。図４は、スリットの上下方向の位置及び長さを変えた場合に、ダイオード２１、２２が発熱した際の、ＩＧＢＴ１１の設置された箇所における温度上昇を、単純化したモデルによって測定した結果である。このモデルの上面図を図５に示す。図５において、リードフレームと同じ厚さ０．５ｍｍの銅板８１に幅１．０ｍｍのスリット８２を各種形成し、ダイオード２１、２２と同様にこの銅板上に搭載された発熱源８３を発熱させ、これから３．０ｍｍ離れて同様にその左側に搭載された温度測定チップ８４の温度上昇を測定した。ここで、スリット８２としては、発熱源８３（ダイオードに対応）と温度測定チップ８４（ＩＧＢＴに対応）とを結ぶ線（図５中の破線）の外側に形成された場合（Ａ）、その上下方向における長さの半分がこれらの線の間に入るように形成された場合（Ｂ）、これらの線の間を完全に遮蔽するように形成された場合（Ｃ）の３種類について調べた。なお、図５においては、この３種類のスリットは左右方向に異なる位置で便宜上記載されているが、実際にはこれらの左右方向における位置は同じとした。
図４においては、上記のＡ〜Ｃの場合に加え、スリットを形成しなかった場合についての結果も記載されている。この結果より、スリットを形成した場合でも、これらの線の外側にスリットがある場合（Ａ）には、スリットを形成しなかった場合と有意な差がない。これらの線の間にスリットを形成することによって、短い時定数で温度が上昇することを抑制する効果が生じるため、これらの線の間を完全に遮蔽するような形態（Ｃ）とすることが好ましい。すなわち、図１（ａ）において、スリット３１５は、２つの破線で挟まれた領域を遮蔽するような長さで上下方向に形成されていることが好ましい。
一方、スリット３１５が２つの破線で挟まれた領域の上下方向の幅よりも更に長い場合であっても、図４の結果より、この領域外のスリットが温度上昇の抑制に与える効果は小さい。一方、図１（ａ）におけるスリット３１５の上端からリードフレーム３１の上端までの距離ｘ１、スリット３１５の下端からリードフレーム３１の下端間での距離ｘ２が短くなれば、この間の電気抵抗（ダイオード２１、２２からＩＧＢＴ１１のコレクタ電極の間の電気抵抗）が増大する。従って、ｘ１とｘ２との和を充分に保つことが好ましく、具体的には、リード３１１（３１２）の幅をＤとすると、ｘ１＋ｘ２＞Ｄとすることが好ましい。また、ｘ１＋ｘ２が小さい場合には、電気抵抗が増大するだけでなく、リードフレーム３１の機械的強度が低下することも明らかである。従って、スリット３１５の長さは、ＩＧＢＴ１１とダイオード２１、２２とを直線的に結ぶ経路を遮蔽し、かつスリット３１５からリードフレーム３１の端部までの距離ｘ１、ｘ２をｘ１＋ｘ２＞Ｄの範囲とすることが好ましい。
また、このスリット３１５における図１（ａ）中の左右方向の幅が狭いほど、上記の効果が小さくなることは明らかである。従って、この幅はリードフレーム３１の厚さ以上とすることが好ましい。ただし、この幅が広いほどリードフレーム３１の電気抵抗が増大し、かつ機械的強度も損なわれるため、この幅はリードフレーム３１の厚さ程度とすることが好ましい。
また、図１（ｂ）の構造においては、各リードフレームと放熱フィン６０との間には、絶縁シート６１が設けられていたが、リードフレーム等を放熱フィン６０及びパッケージに固定する方法は、これに限定されない。例えば、図１（ｂ）における絶縁シート６１を用いず、この箇所にもモールド材６２を形成することによって各リードフレーム及び放熱フィン６０をパッケージ中に固定した構造とすることもできる。
この場合、ＩＧＢＴ１１、ダイオード２１〜２４、ジャンパーリード４１〜４５、ボンディングワイヤ５１が図１（ａ）に示されるように設けられたリードフレーム３１〜３６と、放熱フィン６０とをパッケージ中に設置し、その後で液状のモールド材６２を流し込み、冷却してモールド材６２を固化して半導体モジュールとする。この際に、上記のスリット３１５がリードフレーム３１に形成されていれば、液状のモールド材６２が、リードフレーム３１における素子側（図１（ａ）における上側）からその反対側（図１（ｂ）における下側）にかけてスリット３１５を通して流れ込みやすくなる。従って、モールド材６２をパッケージ内にボイドを形成することなく充填することができる。
すなわち、この場合、スリット３１５をリードフレーム３１に設けることにより、半導体モジュールの製造が容易になるという効果も奏する。また、リードフレーム３１と放熱フィン６０との間の電気的絶縁性及び熱伝導性に優れた半導体モジュール１０が得られる。
なお、上記の例では、ＩＧＢＴとダイオードとを同一のリードフレーム上に設置し、これらの間にスリットを設けた構成につき記載したが、他の素子を用いた場合でも同様の効果を奏することは明らかである。この際、２つの半導体素子（第１及び第２の半導体素子）が同一のリードフレーム上に搭載され、少なくとも一方の半導体素子の発熱が他方の半導体素子に影響を与える場合であれば同様に本願発明が適用できる。従って、第１及び／又は第２の半導体素子がパワー半導体素子、すなわち、電力供給や電力制御に用いられる半導体素子である場合に特に有効である。
１０ 半導体モジュール
１１ ＩＧＢＴ（スイッチング素子）
２１〜２４ ダイオード
３１〜３６ リードフレーム
４１〜４５ ジャンパーリード
５１ ボンディングワイヤ
６０ 放熱フィン
６１ 絶縁シート
６２ モールド材
８１ 銅板
８２、３１５ スリット
８３ 発熱源
８４ 温度測定チップ
１００ パッケージ
３１１、３１２、３２１、３３１、３４１、３５１、３６１ リード

Claims (8)

  1. リードフレームと、該リードフレームの一方の主面上に搭載された第１及び第２の半導体素子とを具備する半導体モジュールであって、
    前記リードフレームにおいて、前記第１の半導体素子と前記第２の半導体素子とを直線的に結ぶ経路上にスリットが設けられたことを特徴とする半導体モジュール。
  2. 前記リードフレーム及び前記第１及び第２の半導体素子はモールド材中に封入された構造を具備することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記リードフレームが絶縁シートを介して放熱フィンに固定された構造を具備することを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記リードフレームが前記モールド材を介して放熱フィンに固定された構造を具備することを特徴とする請求項２に記載の半導体モジュール。
  5. 前記第１及び／又は第２の半導体素子はパワー半導体素子であることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体モジュール。
  6. 前記第１又は第２の半導体素子はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする請求項５に記載の半導体モジュール。
  7. 前記第１又は第２の半導体素子はダイオードであることを特徴とする請求項５に記載の半導体モジュール。
  8. 前記第１又は第２の半導体素子は、ブリッジ回路を構成するうちの一つのダイオードであることを特徴とする請求項７に記載の半導体モジュール。

JP2009021445A 2009-02-02 2009-02-02 半導体モジュール Pending JP2010177619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009021445A JP2010177619A (ja) 2009-02-02 2009-02-02 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009021445A JP2010177619A (ja) 2009-02-02 2009-02-02 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2010177619A true JP2010177619A (ja) 2010-08-12

Family

ID=42708226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009021445A Pending JP2010177619A (ja) 2009-02-02 2009-02-02 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2010177619A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981538B2 (en) 2012-10-23 2015-03-17 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
WO2016125381A1 (ja) * 2015-02-06 2016-08-11 株式会社 村田製作所 パワー半導体モジュール
US9754863B2 (en) 2015-06-12 2017-09-05 Fuji Electric Co., Ltd. Semiconductor device
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
US10622285B2 (en) 2016-07-08 2020-04-14 Rohm Co., Ltd. Semiconductor device with solders of different melting points and method of manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982862A (ja) * 1995-09-13 1997-03-28 Rohm Co Ltd オーディオ信号出力半導体装置
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2005353741A (ja) * 2004-06-09 2005-12-22 Denso Corp 電子装置
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982862A (ja) * 1995-09-13 1997-03-28 Rohm Co Ltd オーディオ信号出力半導体装置
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2005353741A (ja) * 2004-06-09 2005-12-22 Denso Corp 電子装置
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981538B2 (en) 2012-10-23 2015-03-17 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
WO2016125381A1 (ja) * 2015-02-06 2016-08-11 株式会社 村田製作所 パワー半導体モジュール
US9754863B2 (en) 2015-06-12 2017-09-05 Fuji Electric Co., Ltd. Semiconductor device
US10622285B2 (en) 2016-07-08 2020-04-14 Rohm Co., Ltd. Semiconductor device with solders of different melting points and method of manufacturing
US11037865B2 (en) 2016-07-08 2021-06-15 Rohm Co., Ltd. Semiconductor with external electrode
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
CN111095545A (zh) * 2017-09-05 2020-05-01 新电元工业株式会社 半导体装置
US10985092B2 (en) 2017-09-05 2021-04-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN111095545B (zh) * 2017-09-05 2023-10-20 新电元工业株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP6230660B2 (ja) 電力用半導体モジュール
KR100752239B1 (ko) 전력 모듈 패키지 구조체
US8610263B2 (en) Semiconductor device module
JP5212417B2 (ja) パワー半導体モジュール
JPWO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US20100078675A1 (en) Circuit device
JPWO2014097798A1 (ja) 半導体装置
JP2010034350A (ja) 半導体装置
WO2022215357A1 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
JP4985809B2 (ja) 半導体装置
JP2010177619A (ja) 半導体モジュール
WO2013118275A1 (ja) 半導体装置
JP2005032912A (ja) 電力変換装置
JP7170614B2 (ja) 半導体装置
KR20140130862A (ko) 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈
JP5429413B2 (ja) 半導体装置
JP4375299B2 (ja) パワー半導体装置
JP2021015856A (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP2009231685A (ja) パワー半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP2004048084A (ja) 半導体パワーモジュール
JP2013051300A (ja) 半導体モジュール
JP2011192689A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402