WO2016125381A1 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
WO2016125381A1
WO2016125381A1 PCT/JP2015/084117 JP2015084117W WO2016125381A1 WO 2016125381 A1 WO2016125381 A1 WO 2016125381A1 JP 2015084117 W JP2015084117 W JP 2015084117W WO 2016125381 A1 WO2016125381 A1 WO 2016125381A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
wire
base material
electrode pad
electronic component
Prior art date
Application number
PCT/JP2015/084117
Other languages
English (en)
French (fr)
Inventor
英秋 樫浦
靖朗 田中
Original Assignee
株式会社 村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 村田製作所 filed Critical 株式会社 村田製作所
Publication of WO2016125381A1 publication Critical patent/WO2016125381A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Definitions

  • This invention relates to a power semiconductor module.
  • the semiconductor and the electrodes are connected with metal wires using wire bonding technology.
  • wire bonding technology for the purpose of reducing costs and obtaining good connections, it has been proposed to apply a thin plating of low-melting point metals such as Sn to the bonding surface of wire bonding to improve the bonding strength.
  • a technique for improving the manufacturability of the lead frame itself and improving the reliability of the formed electronic package by using a partially patterned lead frame see, for example, Patent Document 2.
  • a technique is disclosed in which a frame is recessed and used for alignment of a semiconductor chip (die) (see, for example, Patent Document 3). According to the techniques described in these documents, good and highly accurate bonding is possible, so that high-density mounting can be realized.
  • the present invention solves the above-mentioned problems, and even when a wire having a large line width is used, high-density mounting is possible by enabling components to be mounted around the adherend of wire bonding,
  • An object of the present invention is to provide a power semiconductor module that can be easily downsized.
  • a power semiconductor module of the present invention includes a first base material and a second base material provided on the same plane, and a power semiconductor is provided on one surface of the first base material.
  • An element is mounted, and the second substrate is provided with an electrode pad wire-bonded to the power semiconductor element and an electronic component mounted around the electrode pad, and the power semiconductor element, the electrode
  • the pad and the electronic component are at least molded, and the electrode pad has a height in a vertical direction with respect to a surface on which the first base material and the second base material are disposed. It is characterized by being in a higher position.
  • the wire bonding wire is preferably an aluminum wire or a copper wire.
  • an aluminum wire or a copper wire can be preferably used.
  • the surface of the electrode pad is preferably plated with Ni (nickel).
  • Ni nickel
  • the wire is an aluminum wire, since Ni has good bondability with aluminum, the bondability between the surface of the electrode pad and the wire can be improved.
  • a metal block is placed on the second base material, and the metal block is used as the electrode pad.
  • the metal block can be manufactured inexpensively and easily, and by disposing the metal block, the heat dissipation of the entire power semiconductor module can be improved. Further, the metal block can be easily subjected to Ni plating treatment.
  • the second base material is a ceramic substrate. Since the ceramic substrate has high heat dissipation, it can be preferably used as a second substrate on which electronic components are mounted.
  • the second base material is a lead frame
  • the electrode pad is formed by deforming a part of the second base material.
  • the electrode pad can be formed by bending the lead frame, which is the second base material, and there is no need to prepare and arrange another member as the electrode pad. Therefore, the number of members can be reduced, which is preferable in terms of manufacturing cost, yield, and simplification of the manufacturing process.
  • the power semiconductor module of the present invention it becomes possible to mount components around the adherence part of wire bonding, thereby enabling high-density mounting and facilitating the miniaturization of the product.
  • FIG. 1 is a schematic cross-sectional view illustrating a state in the vicinity of an adherent portion during wire bonding of the power semiconductor modules of the first and second embodiments of the present invention.
  • FIG. 2 is an enlarged view of the vicinity of the adherend in FIG.
  • FIG. 3 is a schematic cross-sectional view of a power semiconductor module according to the third embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view of a power semiconductor module according to the fourth embodiment of the present invention.
  • FIG. 5 is an enlarged view of a schematic cross section for explaining the state in the vicinity of the adherend during conventional wire bonding.
  • FIG. 1 is a schematic cross-sectional view illustrating a state in the vicinity of an adherent portion during wire bonding of the power semiconductor module of the present embodiment.
  • the power semiconductor module includes a first substrate 1 and a second substrate 2 provided on the same plane, and a power semiconductor element 3 is mounted on one surface of the first substrate 1.
  • the second substrate 2 is provided with an electrode pad 4 that is wire-bonded to the power semiconductor element 3.
  • An electronic component 5 is mounted around the electrode pad 4 provided on the second substrate 2.
  • the height of the electrode pad 4 in the vertical direction is higher than that of the electronic component 5 with respect to the surface on which the first base material 1 and the second base material 2 are arranged.
  • FIG. 1 shows a state at the time of wire bonding, at least the power semiconductor element 3, the electrode pad 4, and the electronic component 5 are integrally molded with resin.
  • the bonding apparatus 20 includes a capillary 21, a crimping horn 22, and a cutter 23 as main components.
  • FIG. 5 shows an enlarged view of a schematic cross-section for explaining the state in the vicinity of the adhered portion of the wire during wire bonding of the conventional power semiconductor module.
  • FIG. 5 shows a state in which the wire 6 is to be cut after the wire 6 is bonded to the substrate 2.
  • the wire bonding wire 6 is pulled out from the capillary 21, and the wire 6 is disposed at a desired bonding position BO on the second substrate 2.
  • the bonding apparatus 20 is moved so that the crimping horn 22 is on the bonding position BO.
  • the crimping horn 22 adheres the wire 6 to the bonding position BO on the second substrate 2 using a method such as ultrasonic bonding.
  • the wire 6 After attaching the wire 6 on the 2nd base material 2, the wire 6 is cut
  • TL Tiil Length
  • in the drawing indicates the length of the wire 6 from the bonding position BO to the cut position C cut by the cutter 23.
  • BD (Break Distance) indicates a moving distance of the bonding apparatus 20 from when the wire 6 is attached to the second base material 2 until it is cut by the cutter 23.
  • Fc is a region (step difference non-occurrence region) in which it is required that no step with the adherend surface of the wire is generated during wire cutting. If there is a step in the area Fc, it will interfere with the capillary 21, so that the area cannot be used as an area where components can be mounted or circuits can be formed.
  • the capillary 21 and the crimping horn 22 are arranged on the left side of the cutter 23 in FIG. 5, but when the electronic component 5 is at the position indicated by the two-dot chain line, for example. Then, it interferes with the tip portion of the bonding apparatus 20. For this reason, the region indicated by B in FIG. 5 is a component non-mountable region, and the electronic component 5 can be mounted only outside the B region. In particular, in the production of a power semiconductor module in which the wire 6 has a large line width and the bonding apparatus 20 is large, this region is widened, resulting in a problem that the entire module is enlarged. The range in which the interference occurs depends on the height H of the electronic component 5. When the height H of the electronic component 5 is high, the component unmountable region B is widened, and when the height H of the electronic component 5 is low, the component unmountable region B is narrowed.
  • FIG. 1 shows a position where wire bonding is performed.
  • FIG. 2 shows an enlarged view of the vicinity of the adherend of the wire in FIG.
  • the case where the wire 6 is made to adhere on the electrode pad 4 is demonstrated.
  • the electrode pad 4 has an attachment surface of the wire 6 at a position higher than the height H in the vertical direction of the electronic component 5 with respect to the surface on which the first base material 1 and the second base material 2 are arranged. Yes. Also in this case, the wire 6 is attached to the bonding position BO on the electrode pad 4 by the crimping horn 22 and then the wire 6 is cut by the cutter 23 in the same manner as described above. The wire 6 is cut by lowering the cutter 23 of the bonding apparatus 20 onto the electrode pad 4. At this time, no other electronic component 5 exists at the height of the upper surface of the electrode pad 4. Therefore, even when the electronic component 5 is located at the same position as that indicated by the two-dot chain line in FIG. 5, the electronic component 5 does not interfere with the tip portion of the bonding apparatus 20. Therefore, in the power semiconductor module of the present embodiment, it is possible to mount the electronic component 5 close to the periphery of the portion to be bonded by wire bonding.
  • the present invention it is possible to reduce the component unmountable region B only by providing the electrode pad 4 and without making any changes to the bonding apparatus. Therefore, the distance between semiconductor elements and between semiconductor elements and components can be shortened. However, since the distance around the semiconductor elements is particularly shortened, the inductance due to wires is reduced, which is effective in reducing loss and noise. is there. In addition, there is an advantage that the layout of components to be mounted around the semiconductor element is not limited and the components can be optimally arranged.
  • the second embodiment has the same configuration as that of the first embodiment, except that an aluminum wire is used as the wire 6 and the surface of the electrode pad 4 is Ni-plated.
  • metal wires such as gold, copper, and aluminum are used as wires.
  • an aluminum wire or a copper wire is used. It is preferable.
  • the aluminum wire here includes an alloy mainly composed of aluminum.
  • the copper wire includes an alloy mainly composed of copper.
  • the surface of the electrode pad 4 is plated with a low melting point metal such as Sn or Ni in order to improve the bondability of the wire 6 to the electrode pad 4.
  • a low melting point metal such as Sn or Ni
  • Ni plating is preferably performed. Since Ni has a good bondability with aluminum, the bondability between the surface of the electrode pad and the wire can be improved.
  • FIG. 3 is a schematic cross-sectional view of a power semiconductor module according to the third embodiment of the present invention.
  • the first base 1 is a lead frame, and an insulating layer 7 is provided between the first base 1 and the power semiconductor element 3.
  • the ceramic substrate 2a is used as the second base material, and the configuration is the same as that of the first embodiment except that the metal block 4a provided on the ceramic substrate 2a is used as an electrode pad. .
  • the ceramic substrate has a high heat dissipation property and can improve the heat dissipation property of the electronic component 5 to be mounted, it can be preferably used as a second substrate on which the electronic component is mounted.
  • the metal block 4a can be manufactured inexpensively and easily, and by disposing the metal block 4a, the heat dissipation of the entire power semiconductor module can be improved.
  • the metal block 4a can be easily subjected to Ni plating.
  • FIG. 4 is a schematic cross-sectional view of a power semiconductor module according to the fourth embodiment of the present invention.
  • a lead frame 2 b is used as the second base material, and an insulating layer 7 is provided between the lead frame 2 b and the electronic component 5.
  • the electrode pad 4b is formed by deforming the end of the lead frame 2b so that the surface of the end region of the lead frame 2b is arranged at a position where the height in the vertical direction is higher than the electronic component 5.
  • a Ni plating layer 8 is provided on the surface of the electrode pad 4b.
  • Other configurations are the same as those of the third embodiment.
  • the electrode pad when the electrode pad has a configuration in which a part of the second base material is deformed, the electrode pad can be formed by bending, pressing, or extruding the lead frame that is the second base material. It is not necessary to prepare and arrange another member as the electrode pad. Therefore, the number of members can be reduced, which is preferable in terms of manufacturing cost, yield, and simplification of the manufacturing process.
  • the height of the bonding surface higher than the height of the peripheral parts, it is possible to eliminate the parts mounting prohibited area that needs to be set around the adherend. It becomes possible.
  • an electrode pad or a metal block can be used, so that it is possible to easily set the height in accordance with the size of the surrounding parts.
  • height adjustment can also be performed by processing the shape of the lead frame which is a base material. Further, by plating a surface material suitable for wire bonding on the surface of these height adjusting members, the same effect as selective plating can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

　ワイヤボンディングの被着部周辺に部品が実装可能となることで高密度実装が可能となり、製品の小型化が容易なものとなるパワー半導体モジュールを提供することを目的とする。同一平面上に設けられた第１の基材１および第２の基材２を備え、第１の基材１の一面には、パワー半導体素子３が実装され、第２の基材２には、パワー半導体素子３とワイヤボンディングされる電極パッド４と、電極パッド４の周囲に実装された電子部品５とが設けられ、パワー半導体素子３、電極パッド４および電子部品５が、少なくともモールドされており、電極パッド４は、第１の基材１および第２の基材２が配置される面に対して、鉛直方向の高さが、電子部品５よりも高い位置にあることを特徴とする。

Description

パワー半導体モジュール
　この発明は、パワー半導体モジュールに関する。
　半導体の実装においては、半導体と電極との間を、ワイヤボンディングの技術を用いて、金属ワイヤで接続する。ワイヤボンディングの技術においては、コストを低減し、良好な接続を得ることを目的として、ワイヤボンディングの被着面にＳｎ等の低融点金属の薄いメッキを施し、固着強度を向上させることが提案されている（例えば、特許文献１参照）。また、部分的にパターン形成されたリードフレームによって、リードフレーム自体の製造性を向上させるとともに、形成される電子パッケージの信頼性も向上させる技術が提案されている（例えば、特許文献２参照）。さらに、フレームを窪ませて半導体チップ（ダイ）の位置あわせに使用する技術が開示されている（例えば、特許文献３参照）。これらの文献に記載の技術によると、良好で精度の高いボンディングが可能となるため、高密度の実装が実現できる。
特開２００４－５５７８４号公報 特表２００６－５１６８１２号公報 特開２００４－２７３５７０号公報
　しかしながら、これらの文献に記載の技術では、パワー半導体のような、大電流が流れる部品におけるワイヤボンディング構造の小型化が困難である。すなわち、パワー半導体では大電流が流れるため、ワイヤの線幅を太くなるように設計するが、この場合、ボンディング装置（ボンダ）は小さいものを使うことができなくなる。したがって、ＬＳＩ等の従来の半導体装置に比べると、部品搭載禁止エリアも大きくなってしまい、モジュール全体が大型化してしまう、という問題がある。
　本発明は上記課題を解決するものであり、太い線幅のワイヤを使用した場合であっても、ワイヤボンディングの被着部周辺に部品が実装可能となることで高密度実装が可能となり、製品の小型化が容易なものとなるパワー半導体モジュールを提供することを目的とする。
　上記目的を達成するために、本発明のパワー半導体モジュールは、同一平面上に設けられた第１の基材および第２の基材を備え、前記第１の基材の一面には、パワー半導体素子が実装され、前記第２の基材には、前記パワー半導体素子とワイヤボンディングされる電極パッドと、前記電極パッドの周囲に実装された電子部品とが設けられ、前記パワー半導体素子、前記電極パッドおよび前記電子部品が、少なくともモールドされており、前記電極パッドは、前記第１の基材および前記第２の基材が配置される面に対して、鉛直方向の高さが、前記電子部品よりも高い位置にあることを特徴とする。前記の構成とすることによって、ワイヤボンディング時にボンディング装置のために、周辺領域を空けておく必要がなくなり、前記周辺領域にも部品実装が可能となることから、部品実装密度を向上させることができる。
　本発明のパワー半導体モジュールのある特定の局面においては、前記ワイヤボンディングのワイヤは、アルミニウムワイヤまたは銅ワイヤであることが好ましい。パワー半導体モジュールにおいては、大電流が流れるため、アルミニウムワイヤまたは銅ワイヤが好適に使用できる。
　本発明のパワー半導体モジュールのさらに他の特定の局面においては、前記電極パッドの表面がＮｉ（ニッケル）めっきされていることが好ましい。とくにワイヤがアルミニウムワイヤである場合、Ｎｉはアルミニウムとの接合性が良いため、電極パッドの表面とワイヤとの接合性を向上させることができる。
　本発明のパワー半導体モジュールにおいて、前記第２の基材上に金属ブロックが載置されており、前記金属ブロックが前記電極パッドとして使用されていることが好ましい。前記金属ブロックは、安価かつ容易に作製することができ、また、前記金属ブロックを配置することによって、パワー半導体モジュール全体の放熱性を高めることができる。また、前記金属ブロックは、Ｎｉめっき処理も容易に行うことができる。
　本発明のパワー半導体モジュールにおいて、前記第２の基材がセラミック基板であることが好ましい。セラミック基板は高い放熱性を有しているので、電子部品が実装される第２の基板として好ましく用いることができる。
　本発明のパワー半導体モジュールにおいて、前記第２の基材がリードフレームであって、前記電極パッドは、前記第２の基材の一部を変形して形成されていることが好ましい。前記の構成とすると、電極パッドを第２の基材であるリードフレームの折り曲げ加工等で形成することができ、電極パッドとして別部材を用意して配置する必要がない。そのため、部材数の削減が可能であり、製造コスト、歩留まり、製造工程の簡略化の点で好ましい。
　本発明のパワー半導体モジュールによれば、ワイヤボンディングの被着部周辺に部品が実装可能となることで高密度実装が可能となり、製品の小型化が容易なものとなる。
　この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
図１は、本発明の第１および第２の実施形態のパワー半導体モジュールのワイヤボンディング時における、被着部付近の状態を説明する模式断面図である。 図２は、図１における被着部付近の拡大図である。 図３は、本発明の第３の実施形態のパワー半導体モジュールの模式断面図である。 図４は、本発明の第４の実施形態のパワー半導体モジュールの模式断面図である。 図５は、従来のワイヤボンディング時における、被着部付近の状態を説明する模式断面の拡大図である。
　以下、この発明の実施の形態を、図面を参照しながら説明する。ただし、本発明は、以下の例に限定および制限されない。なお、以下で参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせた可能であることは言うまでもない。第２の実施形態以降では、第２の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。とくに、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
（第１の実施形態）
　図１は、本実施形態のパワー半導体モジュールのワイヤボンディング時における、被着部付近の状態を説明する模式断面図である。パワー半導体モジュールは、同一平面上に設けられた第１の基材１および第２の基材２を備え、第１の基材１の一面には、パワー半導体素子３が実装されている。そして、第２の基材２には、パワー半導体素子３とワイヤボンディングされる電極パッド４が設けられている。第２の基材２に設けられた電極パッド４の周囲には、電子部品５が実装される。ここで、電極パッド４は、第１の基材１および第２の基材２が配置される面に対して、鉛直方向の高さが、電子部品５よりも高い位置にある。また、図１においては、ワイヤボンディング時の状態を示しているため図示していないが、パワー半導体モジュールは、少なくともパワー半導体素子３、電極パッド４および電子部品５が、樹脂で一体的にモールドされる。
　ワイヤボンディングは、ボンディング装置２０を用いて行われる。ボンディング装置２０は、主な構成部材として、キャピラリ２１、圧着ホーン２２、カッター２３を備えている。
　従来のパワー半導体モジュールは、本発明における電極パッド４に相当するものが設けられていない。従来のパワー半導体モジュールのワイヤボンディング時における、ワイヤの被着部付近の状態を説明する模式断面の拡大図を図５に示す。図５に関して、ワイヤを第２の基材２上にボンディングする場合を説明する。図５は、ワイヤ６を基材２に接合した後、ワイヤ６の切断をしようとしている状態である。ワイヤボンディングを行う場合、キャピラリ２１からワイヤボンディングのワイヤ６を引き出して、第２の基材２上の所望のボンディング位置ＢＯにワイヤ６を配置する。ついで、圧着ホーン２２がボンディング位置ＢＯ上に来るように、ボンディング装置２０を移動させる。圧着ホーン２２は、超音波接合等の方法を用いて、ワイヤ６を第２の基材２上のボンディング位置ＢＯに被着させる。
　ワイヤ６を第２の基材２上に取り付けた後、ボンディング位置ＢＯの先の部分（カット位置Ｃ）でワイヤ６を切断する。ワイヤ６の切断には、カッター２３を用いる。そこで、ボンディング装置２０のカッター２３先端が、カット位置Ｃ上に来るように、ボンディング装置２０を移動させる。この状態で、ボンディング装置２０のカッター２３を第２の基材２上に下ろしてワイヤ６を切断する。図中のＴＬ（Ｔａｉｌ　Ｌｅｎｇｔｈ）は、ボンディング位置ＢＯからカッター２３で切断されるカット位置Ｃまでのワイヤ６の長さを示す。またＢＤ（Ｂｒｅａｋ　Ｄｉｓｔａｎｃｅ）は、ワイヤ６を第２の基材２に取り付けてからカッター２３で切断するまでのボンディング装置２０の移動距離を示す。このとき、Ｆｃは、ワイヤカットに際してワイヤの被着面との段差が発生しないことが求められる領域（段差発生不可領域）である。領域Ｆｃにおいて段差があると、キャピラリ２１と干渉してしまうので、その領域を部品実装や回路形成可能な領域として使用することが出来なくなってしまう。
　ワイヤ６の切断時において、キャピラリ２１および圧着ホーン２２は、図５においてカッター２３の左側に配置されることになるが、電子部品５が、例えば、二点鎖線で示した位置にある場合には、ボンディング装置２０の先端部分と干渉してしまう。そのため、図５中のＢで示す領域は部品搭載不可領域となり、電子部品５はＢの領域外にしか実装ができなかった。とくに、ワイヤ６の線幅が太くなりボンディング装置２０が大型になるパワー半導体モジュールの製造においては、この領域が広くなってしまい、モジュール全体が大型化してしまうという問題が生じる。なお、前記干渉は、電子部品５の高さＨによって起こる範囲が変わってくる。電子部品５の高さＨが高い場合には、部品搭載不可領域Ｂは広くなり、電子部品５の高さＨが低い場合には、部品搭載不可領域Ｂは狭くなる。
　本実施形態においては、図１に示すようにワイヤボンディングされる位置に電極パッド４が設けられている。図１におけるワイヤの被着部付近の拡大図を図２に示す。以下、図１および図２を参照して、電極パッド４上にワイヤ６を被着させる場合を説明する。
　電極パッド４は、第１の基材１および第２の基材２が配置される面に対する電子部品５の鉛直方向の高さＨよりも高い位置に、ワイヤ６の被着面を有している。この場合も前記と同様に、圧着ホーン２２によってワイヤ６を電極パッド４上のボンディング位置ＢＯに被着させ、ついでカッター２３でワイヤ６を切断する。ワイヤ６の切断は、ボンディング装置２０のカッター２３を電極パッド４上に下ろして行うが、このとき、電極パッド４の上面の高さには、他の電子部品５は存在しない。そのため、電子部品５が、図５における二点鎖線で示した位置と同様の位置にある場合でも、電子部品５は、ボンディング装置２０の先端部分と干渉することはない。したがって、本実施形態のパワー半導体モジュールにおいては、電子部品５を、ワイヤボンディングの被着部周辺に近付けて実装することが可能となる。
　このように、本発明によると、電極パッド４を設けるだけで、ボンディング装置には何らの変更を加えることなく、部品搭載不可領域Ｂを縮小することが可能となる。そのため、半導体素子間、および、半導体素子と部品間の距離を短縮することができるが、とくに半導体素子周辺の距離が短縮されるので、ワイヤによるインダクタンスが低減するため損失やノイズの低減に有効である。また、半導体素子周辺に搭載する部品のレイアウト制限が不要になり、部品の最適配置が可能になるという利点も有する。
（第２の実施形態）
　第２の実施形態は、ワイヤ６としてアルミニウムワイヤを用い、電極パッド４の表面にＮｉめっき加工がされている他は、第１の実施形態と同様の構成である。
　一般的な半導体のワイヤボンディングにおいては、ワイヤとして、金、銅、アルミニウム等の金属ワイヤが用いられているが、パワー半導体素子３は、非常に大きな電流が流れるため、アルミニウムワイヤまたは銅ワイヤを用いることが好ましい。ここでいうアルミニウムワイヤとは、アルミニウムを主成分とする合金も含まれる。また、銅ワイヤとは、銅を主成分とする合金も含まれる。
　また、ワイヤ６の電極パッド４との接合性を向上させるために、電極パッド４の表面にＳｎ、Ｎｉ等の低融点金属でのめっき加工がなされていることも好ましい。とくにワイヤがアルミニウムワイヤである場合、Ｎｉめっきがなされていることが好ましい。Ｎｉはアルミニウムとの接合性が良いため、電極パッドの表面とワイヤとの接合性を向上させることができる。
（第３の実施形態）
　図３は、本発明の第３の実施形態のパワー半導体モジュールの模式断面図である。第３の実施形態は、第１の基材１がリードフレームであり、第１の基材１とパワー半導体素子３との間に、絶縁層７が設けられている。また、第２の基材としてセラミック基板２ａが用いられており、セラミック基板２ａ上に設けられた金属ブロック４ａが電極パッドとして使用されている他は、第１の実施形態と同様の構成である。
　セラミック基板は高い放熱性を有しており、搭載される電子部品５の放熱性を上げることができるので、電子部品が実装される第２の基板として好ましく用いることができる。また、金属ブロック４ａは、安価かつ容易に作製することができ、また、金属ブロック４ａを配置することによって、パワー半導体モジュール全体の放熱性を高めることができる。また、金属ブロック４ａは、Ｎｉめっき処理も容易に行うことができる。
（第４の実施形態）
　図４は、本発明の第４の実施形態のパワー半導体モジュールの模式断面図である。第４の実施形態は、第２の基材としてリードフレーム２ｂが用いられており、リードフレーム２ｂと電子部品５との間に、絶縁層７が設けられている。そして、リードフレーム２ｂの端部を変形して、鉛直方向の高さが電子部品５よりも高い位置にリードフレーム２ｂの端部領域の面が配置されるようにして、電極パッド４ｂが形成されている。そして、さらに、電極パッド４ｂの表面にＮｉめっき層８が設けられている。その他は、第３の実施形態と同様の構成である。
　このように、電極パッドを第２の基材の一部を変形した構成とすると、電極パッドを第２の基材であるリードフレームの折り曲げ加工、プレス加工、押し出し加工等で形成することができ、電極パッドとして別部材を用意して配置する必要がない。そのため、部材数の削減が可能であり、製造コスト、歩留まり、製造工程の簡略化の点で好ましい。
　以上の実施形態で説明したように、ボンディング面の高さを周辺の部品の高さより高くなるようにすることで、被着部周辺に設定が必要な部品搭載禁止エリアを、不要とすることが可能になる。前記ボンディング面の高さ調整には、電極パッドや金属ブロックを用いることができるので、周辺の部品の大きさに合わせた高さ設定が容易にできる。また、基材であるリードフレームの形状を加工することで、高さ調整を行うこともできる。さらに、これらの高さ調整の部材表面に、ワイヤボンディングに適した表面材質をめっきすることで、選択めっきと同等の効果も得ることができる。
１　　第１の基材
２　　第２の基材
２ａ　セラミック基板（第２の基材）
２ｂ　リードフレーム（第２の基材）
３　　パワー半導体素子
４　　電極パッド
４ａ　金属ブロック（電極パッド）
５　　電子部品
６　　ワイヤ
７　　絶縁層
８　　Ｎｉめっき層
 
２０　　ボンディング装置
２１　　キャピラリ
２２　　圧着ホーン
２３　　カッター
 
Ｂ　　　部品搭載不可領域
Ｆｃ　　段差発生不可領域
ＢＲ　　ブレーク位置
Ｃ　　　カット位置
ＢＯ　　ボンディング位置
ＢＤ　　Ｂｒｅａｋ　Ｄｉｓｔａｎｃｅ
ＴＬ　　Ｔａｉｌ　Ｌｅｎｇｔｈ

Claims (6)

  1. 同一平面上に設けられた第１の基材および第２の基材を備え、
    前記第１の基材の一面には、パワー半導体素子が実装され、
    前記第２の基材には、前記パワー半導体素子とワイヤボンディングされる電極パッドと、前記電極パッドの周囲に実装された電子部品とが設けられ、
    前記パワー半導体素子、前記電極パッドおよび前記電子部品が、少なくともモールドされており、
    前記電極パッドは、前記第１の基材および前記第２の基材が配置される面に対して、鉛直方向の高さが、前記電子部品よりも高い位置にあることを特徴とするパワー半導体モジュール。
  2. 前記ワイヤボンディングのワイヤは、アルミニウムワイヤまたは銅ワイヤであることを特徴とする、請求項１記載のパワー半導体モジュール。
  3. 前記電極パッドの表面がＮｉめっきされていることを特徴とする、請求項１または２記載のパワー半導体モジュール。
  4. 前記第２の基材上に金属ブロックが載置されており、前記金属ブロックが前記電極パッドとして使用されていることを特徴とする、請求項１から３のいずれか一項に記載のパワー半導体モジュール。
  5. 前記第２の基材がセラミック基板であることを特徴とする、請求項１から４のいずれか一項に記載のパワー半導体モジュール。
  6. 前記第２の基材がリードフレームであって、
    前記電極パッドは、前記第２の基材の一部を変形して形成されていることを特徴とする、請求項１から３のいずれか一項に記載のパワー半導体モジュール。
PCT/JP2015/084117 2015-02-06 2015-12-04 パワー半導体モジュール WO2016125381A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-022307 2015-02-06
JP2015022307 2015-02-06

Publications (1)

Publication Number Publication Date
WO2016125381A1 true WO2016125381A1 (ja) 2016-08-11

Family

ID=56563738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/084117 WO2016125381A1 (ja) 2015-02-06 2015-12-04 パワー半導体モジュール

Country Status (1)

Country Link
WO (1) WO2016125381A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142066A (en) * 1978-04-27 1979-11-05 Toshiba Corp Wire bonding method for semiconductor device
JP2006196597A (ja) * 2005-01-12 2006-07-27 Denso Corp 電子装置およびその製造方法
JP2010177619A (ja) * 2009-02-02 2010-08-12 Sanken Electric Co Ltd 半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142066A (en) * 1978-04-27 1979-11-05 Toshiba Corp Wire bonding method for semiconductor device
JP2006196597A (ja) * 2005-01-12 2006-07-27 Denso Corp 電子装置およびその製造方法
JP2010177619A (ja) * 2009-02-02 2010-08-12 Sanken Electric Co Ltd 半導体モジュール

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
TWI520241B (zh) 引線接合墊系統及方法
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US9779966B2 (en) Lead frame and semiconductor device
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
CN104934404B (zh) 半导体装置及其制造方法
US20080054418A1 (en) Chip carrier with signal collection tape and fabrication method thereof
US20070273043A1 (en) Wire Bonding Structure and Method that Eliminates Special Wire Bondable Finish and Reduces Bonding Pitch on Substrates
US20140367838A1 (en) Leadframe with lead of varying thickness
JP2006147622A (ja) リードフレームの製造方法、リードフレーム
JP2004247613A (ja) 半導体装置およびその製造方法
WO2016125381A1 (ja) パワー半導体モジュール
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
JP2015153987A (ja) モールドパッケージ
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP4767115B2 (ja) 半導体装置及びその製造方法
JP5104020B2 (ja) モールドパッケージ
JP6250788B2 (ja) 半導体装置
CN104681449A (zh) 带有光学检查特征的无引线半导体封装
US11011456B2 (en) Lead frames including lead posts in different planes
JP4695672B2 (ja) 半導体装置
JP2006041137A (ja) リードフレームおよび半導体装置ならびにその半導体装置の製造方法
WO2015111623A1 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15881198

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15881198

Country of ref document: EP

Kind code of ref document: A1