CN110459525B - 一种具有逆变器的电力系统及其制造方法 - Google Patents

一种具有逆变器的电力系统及其制造方法 Download PDF

Info

Publication number
CN110459525B
CN110459525B CN201910772039.8A CN201910772039A CN110459525B CN 110459525 B CN110459525 B CN 110459525B CN 201910772039 A CN201910772039 A CN 201910772039A CN 110459525 B CN110459525 B CN 110459525B
Authority
CN
China
Prior art keywords
recess
inverter
copper layer
ceramic substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910772039.8A
Other languages
English (en)
Other versions
CN110459525A (zh
Inventor
郑晓杰
张治国
杨振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tibet East China Hydropower Equipment Co ltd
Original Assignee
Tibet East China Hydropower Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tibet East China Hydropower Equipment Co ltd filed Critical Tibet East China Hydropower Equipment Co ltd
Priority to CN201910772039.8A priority Critical patent/CN110459525B/zh
Publication of CN110459525A publication Critical patent/CN110459525A/zh
Application granted granted Critical
Publication of CN110459525B publication Critical patent/CN110459525B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features

Abstract

本发明提供了一种具有逆变器的电力系统及其制造方法，其利用多个环形沟槽将陶瓷基板的中间区域分割成多个孤岛，以实现应力的缓冲，可以在大功率、温度较高的环境下保证电力系统的可靠性及稳定性；并且，优选的，所述第二凹陷内留有空气气隙，可以作为缓冲的压缩部以进一步防止应力过大。

Description

一种具有逆变器的电力系统及其制造方法
技术领域
本发明涉及半导体器件封装领域，属于H01L23/00分类号下，具体涉及一种具有逆变器的电力系统及其制造方法。
背景技术
现有的电力逆变器芯片的封装多采用DBC基板上设置转换芯片的方式，然后再将该DBC基板焊接于散热基板上，这样不仅会导致DBC基板的翘曲，也会导致散热基板的翘曲。一般的，现有的电力转换封装包括带有导电图案的绝缘基板，该绝缘基板包括绝缘层、上表面的第一导电图案和第二表面上的第二导电图案，逆变器芯片通过焊接层焊接于所述第一导电图案上，最后用树脂进行整体的塑封。在逆变器芯片(例如IGBT、MOSFET或其他功率元件)工作时，大量的热会首先导致绝缘基板的翘曲，使得逆变器芯片与焊接层剥离，不利于可靠性封装的目的。
发明内容
基于解决上述问题，本发明提供了一种具有逆变器的电力系统，其包括散热基板、陶瓷基板、多个逆变器芯片、多个导电桥和多个引出端子，其特征在于：
所述陶瓷基板具有相对的第一表面和第二表面，所述第一表面上设置有第一铜层，所述第二表面上设置有第二铜层，且所述陶瓷基板内设置有贯通所述第一表面和第二表面的多个环形沟槽，所述多个环形沟槽围成多个环形区域，所述多个环形沟槽将所述陶瓷基板的中间区域分割成多个孤岛；
所述第一铜层包括多个焊接部和环绕所述多个焊接部设置的外围部，所述多个孤岛的每一个上设置一个所述焊接部，且在每个所述焊接部上焊接分别一个所述逆变器芯片；
所述外围部上焊接有所述多个引出端子，所述多个逆变器芯片之间以及所述多个逆变器与所述外围部之间通过所述多个导电桥电连接；
所述多个环形沟槽的每一个均包括互相连通的第一凹陷和第二凹陷，其中所述第一凹陷从所述第二表面延伸至所述陶瓷基板内部，所述第二凹陷从所述第一表面延伸至所述陶瓷基板内部；所述第二表面通过焊料层焊接于所述散热基板上，其中所述焊料层填充所述第一凹陷，而未填充所述第二凹陷。
根据本发明的实施例，还包括壳体，所述壳体形成于所述散热基板上的周边区域，且围成一腔体，所述腔体容纳所述陶瓷基板、多个逆变器芯片、多个导电桥和多个引出端子。
根据本发明的实施例，还包括密封树脂，所述密封树脂密封所述腔体，并使得所述多个引出端子伸出，所述密封树脂填充所述第二凹陷的一部分，以使得所述第二凹陷具有空气气隙。
根据本发明的实施例，所述第一凹陷的宽度大于所述第二凹陷的宽度。
根据本发明的实施例，所述多个焊接部的每一个在其一侧具有焊垫，所述焊垫焊接所述多个导电桥。
根据本发明的实施例，所述陶瓷基板还具有环形的边缘区域，所述边缘区域环绕所述中间区域，且所述第一铜层的外围部形成于所述边缘区域上。
根据本发明的实施例，所述外围部所对应的第二表面上未设置有第二铜层。
本发明还提供了一种具有逆变器的电力系统的制造方法，其包括以下步骤：
(1)提供一陶瓷基板，所述陶瓷基板具有相对的第一表面和第二表面，所述第一表面上设置有第一铜层，所述第二表面上设置有第二铜层；所述第一铜层包括分立的多个焊接部和环绕所述多个焊接部的外围部；
(2)在所述第二表面上蚀刻出第一凹陷，所述第一凹陷围成多个环形区域；其中，俯视观察时，所述多个环形区域的每一个一对一环绕所述多个焊接部的每一个；
(3)将所述第二表面通过焊料层焊接于散热基板上，其中所述焊料层填充所述第一凹陷；
(4)在所述第一表面上蚀刻出第二凹陷，所述第二凹陷与所述第一凹陷构成贯通所述第一表面和第二表面的多个环形沟槽，其中所述多个环形沟槽将所述陶瓷基板的中间区域分割成多个孤岛，所述多个孤岛的每一个上设置一个所述焊接部；
(5)将多个逆变器芯片分别焊接于所述多个焊接部的每一个上；
(6)利用多个导电桥使得所述多个逆变器芯片之间以及所述多个逆变器与所述外围部之间电连接，以及将多个引出端子焊接于所述外围部；
(7)注塑形成密封树脂，所述密封树脂密封所述腔体，并使得所述多个引出端子伸出，所述密封树脂填充所述第二凹陷的一部分，以使得所述第二凹陷具有空气气隙。
本发明的优点如下：本发明利用多个环形沟槽将陶瓷基板的中间区域分割成多个孤岛，以实现应力的缓冲，区别于现有技术利用芯片下散热孔进行散热来缓解应力，可以在大功率、温度较高的环境下保证电力系统的可靠性及稳定性；并且，优选的，所述第二凹陷内留有空气气隙，可以作为缓冲的压缩部以进一步防止应力过大。此外，该第一凹陷可以增加散热基板与陶瓷基板的结合力，防止两者之间的剥离；且使得陶瓷基板的铜层的布置，实现应力平衡，其具体包括外围部和焊接部的包绕式布置，其中焊接部是中心的发热部分。
附图说明
图1为本发明的具有逆变器的电力系统的剖视图；
图2为本发明的具有逆变器的电力系统的俯视图。
具体实施方式
本发明构思在于设计一种防止翘曲和避免损毁芯片的具有逆变器的电力系统，其基本构思是在绝缘基板上形成环形贯通沟槽并填充焊料留有气隙结构实现上述功能，具体的实施例将在下述内容中说明。
参见图1和2，本发明的电力转换电路装置，其包括：
散热基板21，所述散热基板21为金属板、陶瓷板等，其下表面可以焊接或铆接一散热器，该散热器可以是鳍形散热器、微孔散热器、风冷散热器等。优选的，所述散热基板21为金属板，材质为铜。
壳体28，设置于所述散热基板21上，所述壳体28为注塑壳体，且围绕成内置空腔，所述内置空腔用于密封逆变器芯片。
覆铜基板(DBC)，其焊接在散热基板21上，且位于所述壳体28内；所述覆铜基板包括陶瓷基板22以及位于所述陶瓷基板22上下两面的第一铜层和第二铜层23。且所述陶瓷基板22内设置有第一凹陷32和第二凹陷33，所述第一凹陷32和第二凹陷33构成贯通所述陶瓷基板22上下两面的多个环形沟槽，所述多个环形沟槽围成多个环形区域，所述多个环形沟槽围绕成多个孤岛状的覆铜基板。所述第一凹陷32和第二凹陷33可以利用激光开槽、刻蚀、机械加工方法形成。
多个逆变器芯片26、27焊接于覆铜基板的上表面上。其中，俯视观察时，所述多个环形沟槽的每一个一对一环绕所述多个逆变器芯片26、27的每一个，且所述第一铜层包括在每个环形区域内的多个焊接部34、35，所述多个焊接部34、35的每一个焊接一个所述逆变器芯片26、27。所述逆变器芯片选自IGBT、MOSFET、双极型晶体管等。该环形沟槽围绕于所述多个逆变器芯片26、27的每一个，使得发热中心孤立，其孤岛状的覆铜基板面积极小，不易发生翘曲。
所述覆铜基板通过第二铜层23焊接于所述散热基板21上，其焊接材料为焊料，在所述覆铜基板和散热基板21之间形成焊料层25。所述焊料层25填充所述第一凹陷32，以使得所述陶瓷基板22被分割的多个孤岛通过所述焊料层25连接起来，并且能够平衡一定的应力和提高散热。
所述第一铜层还包括环绕所述多个焊接部34、35设置的外围部24，所述外围部24上焊接有多个引出端子29，并且所述多个逆变器芯片26、27之间以及所述多个逆变器26、27与所述外围部24之间通过所述多个导电桥30电连接。所述导电桥30可以是金属片、弹性连接件或者导电条。
密封树脂层31，密封所述壳体28围成的腔体，多个逆变器芯片26、27之间同时被密封树脂层31隔离。所述密封树脂28填充所述第二凹陷33的一部分，以使得所述第二凹陷33具有空气气隙(未示出)，所述空气气隙作为优选的方案，可以通过将第一凹陷32的宽度大于所述第二凹陷33的宽度来实现，所述第二凹陷的宽度可以是0.1-1mm。所述第二凹陷内留有空气气隙，可以作为缓冲的压缩部以进一步防止应力过大。
从俯视图中可以看到，所述多个焊接部34、35的每一个在其一侧具有焊垫37、38，所述焊垫37、38用于焊接所述多个导电桥30。所述外围部24与焊接部34、35之间具有隔断36，并且为了平衡应力，其发热部集中于焊接部34、35的位置，而外围部24则环绕所述焊接部34、35；此外，基于不同的金属层密度考虑，所述外围部24所对应的第二表面上未设置有第二铜层3，如此设计可以利用金属层的密度来平衡整个陶瓷基板22的应力。
本发明还提供一种具有逆变器的电力系统的制造方法，其用于制造上述电力系统，其包括以下步骤：
(1)提供一陶瓷基板，所述陶瓷基板具有相对的第一表面和第二表面，所述第一表面上设置有第一铜层，所述第二表面上设置有第二铜层；所述第一铜层包括分立的多个焊接部和环绕所述多个焊接部的外围部；
(2)在所述第二表面上蚀刻出第一凹陷，所述第一凹陷围成多个环形区域；其中，俯视观察时，所述多个环形区域的每一个一对一环绕所述多个焊接部的每一个；
(3)将所述第二表面通过焊料层焊接于散热基板上，其中所述焊料层填充所述第一凹陷；
(4)在所述第一表面上蚀刻出第二凹陷，所述第二凹陷与所述第一凹陷构成贯通所述第一表面和第二表面的多个环形沟槽，其中所述多个环形沟槽将所述陶瓷基板的中间区域分割成多个孤岛，所述多个孤岛的每一个上设置一个所述焊接部；
(5)将多个逆变器芯片分别焊接于所述多个焊接部的每一个上；
(6)利用多个导电桥使得所述多个逆变器芯片之间以及所述多个逆变器与所述外围部之间电连接，以及将多个引出端子焊接于所述外围部；
(7)注塑形成密封树脂，所述密封树脂密封所述腔体，并使得所述多个引出端子伸出，所述密封树脂填充所述第二凹陷的一部分，以使得所述第二凹陷具有空气气隙。
本发明利用多个环形沟槽将陶瓷基板的中间区域分割成多个孤岛，以实现应力的缓冲，区别于现有技术利用芯片下散热孔进行散热来缓解应力，可以在大功率、温度较高的环境下保证电力系统的可靠性及稳定性；并且，优选的，所述第二凹陷内留有空气气隙，可以作为缓冲的压缩部以进一步防止应力过大。此外，该第一凹陷可以增加散热基板与陶瓷基板的结合力，防止两者之间的剥离；且使得陶瓷基板的铜层的布置，实现应力平衡，其具体包括外围部和焊接部的包绕式布置，其中焊接部是中心的发热部分。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (6)

1.一种具有逆变器的电力系统，其包括散热基板、陶瓷基板、多个逆变器芯片、多个导电桥和多个引出端子，其特征在于：
所述陶瓷基板具有相对的第一表面和第二表面，所述第一表面上设置有第一铜层，所述第二表面上设置有第二铜层，且所述陶瓷基板内设置有贯通所述第一表面和第二表面的多个环形沟槽，所述多个环形沟槽围成多个环形区域，所述多个环形沟槽将所述陶瓷基板的中间区域分割成多个孤岛；
所述第一铜层包括多个焊接部和环绕所述多个焊接部设置的外围部，所述多个孤岛的每一个上设置一个所述焊接部，且在每个所述焊接部上分别焊接一个所述逆变器芯片；
所述外围部上焊接有所述多个引出端子，所述多个逆变器芯片之间以及所述多个逆变器与所述外围部之间通过所述多个导电桥电连接；
所述多个环形沟槽的每一个均包括互相连通的第一凹陷和第二凹陷，其中所述第一凹陷从所述第二表面延伸至所述陶瓷基板内部，所述第二凹陷从所述第一表面延伸至所述陶瓷基板内部；所述第二表面通过焊料层焊接于所述散热基板上，其中所述焊料层填充所述第一凹陷，而未填充所述第二凹陷；
其中，所述陶瓷基板还具有环形的边缘区域，所述边缘区域环绕所述中间区域，所述中间区域的所述多个孤岛每一个的第一铜层与第二铜层相对设置，且所述第一铜层的外围部形成于所述边缘区域上，所述外围部所对应的第二表面上未设置有第二铜层。
2.根据权利要求1所述的具有逆变器的电力系统，其特征在于：还包括壳体，所述壳体形成于所述散热基板上的周边区域，且围成一腔体，所述腔体容纳所述陶瓷基板、多个逆变器芯片、多个导电桥和多个引出端子。
3.根据权利要求2所述的具有逆变器的电力系统，其特征在于：还包括密封树脂，所述密封树脂密封所述腔体，并使得所述多个引出端子伸出，所述密封树脂填充所述第二凹陷的一部分，以使得所述第二凹陷具有空气气隙。
4.根据权利要求1所述的具有逆变器的电力系统，其特征在于：所述第一凹陷的宽度大于所述第二凹陷的宽度。
5.根据权利要求1或2所述的具有逆变器的电力系统，其特征在于：所述多个焊接部的每一个在其一侧具有焊垫，所述焊垫焊接所述多个导电桥。
6.一种具有逆变器的电力系统的制造方法，其包括以下步骤：
(1)提供一陶瓷基板，所述陶瓷基板具有相对的第一表面和第二表面，所述第一表面上设置有第一铜层，所述第二表面上设置有第二铜层；所述第一铜层包括分立的多个焊接部和环绕所述多个焊接部的外围部；
(2)在所述第二表面上蚀刻出第一凹陷，所述第一凹陷围成多个环形区域；其中，俯视观察时，所述多个环形区域的每一个一对一环绕所述多个焊接部的每一个；
(3)将所述第二表面通过焊料层焊接于散热基板上，其中所述焊料层填充所述第一凹陷；
(4)在所述第一表面上蚀刻出第二凹陷，所述第二凹陷与所述第一凹陷构成贯通所述第一表面和第二表面的多个环形沟槽，其中所述多个环形沟槽将所述陶瓷基板的中间区域分割成多个孤岛，所述多个孤岛的每一个上设置一个所述焊接部；
(5)将多个逆变器芯片分别焊接于所述多个焊接部的每一个上；
(6)利用多个导电桥使得所述多个逆变器芯片之间以及所述多个逆变器与所述外围部之间电连接，以及将多个引出端子焊接于所述外围部；
(7)注塑形成密封树脂，所述密封树脂密封所述多个逆变器芯片，并使得所述多个引出端子伸出，所述密封树脂填充所述第二凹陷的一部分，以使得所述第二凹陷具有空气气隙；
其中，所述陶瓷基板还具有环形的边缘区域，所述边缘区域环绕所述中间区域，所述中间区域的所述多个孤岛每一个的第一铜层与第二铜层相对设置，且所述第一铜层的外围部形成于所述边缘区域上，所述外围部所对应的第二表面上未设置有第二铜层。
CN201910772039.8A 2019-08-20 2019-08-20 一种具有逆变器的电力系统及其制造方法 Expired - Fee Related CN110459525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910772039.8A CN110459525B (zh) 2019-08-20 2019-08-20 一种具有逆变器的电力系统及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910772039.8A CN110459525B (zh) 2019-08-20 2019-08-20 一种具有逆变器的电力系统及其制造方法

Publications (2)

Publication Number Publication Date
CN110459525A CN110459525A (zh) 2019-11-15
CN110459525B true CN110459525B (zh) 2021-02-09

Family

ID=68488086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910772039.8A Expired - Fee Related CN110459525B (zh) 2019-08-20 2019-08-20 一种具有逆变器的电力系统及其制造方法

Country Status (1)

Country Link
CN (1) CN110459525B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018058B (zh) * 2020-09-08 2021-09-24 南京宏景智能电网科技有限公司 一种电力逆变器模块及其制造方法
CN112910285B (zh) * 2021-01-05 2022-06-14 深圳市富鑫产业科技有限公司 一种逆变器电力系统及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP2003100966A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板
CN102270613A (zh) * 2010-06-02 2011-12-07 三菱电机株式会社 功率半导体装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
CN104241214A (zh) * 2013-06-07 2014-12-24 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN107534040A (zh) * 2015-04-27 2018-01-02 奥斯兰姆奥普托半导体有限责任公司 光电子器件装置和用于制造大量光电子器件装置的方法
CN109509742A (zh) * 2017-09-14 2019-03-22 株式会社东芝 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
US20040227230A1 (en) * 2003-05-13 2004-11-18 Ming-Ching Chou Heat spreaders
CN106486426A (zh) * 2015-08-26 2017-03-08 比亚迪股份有限公司 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP2003100966A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板
CN102270613A (zh) * 2010-06-02 2011-12-07 三菱电机株式会社 功率半导体装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
CN104241214A (zh) * 2013-06-07 2014-12-24 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN107534040A (zh) * 2015-04-27 2018-01-02 奥斯兰姆奥普托半导体有限责任公司 光电子器件装置和用于制造大量光电子器件装置的方法
CN109509742A (zh) * 2017-09-14 2019-03-22 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN110459525A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP3516789B2 (ja) 半導体パワーモジュール
JP4122784B2 (ja) 発光装置
JP5738226B2 (ja) 電力用半導体装置モジュール
KR100752239B1 (ko) 전력 모듈 패키지 구조체
CN109637983B (zh) 芯片封装
JPH10200021A (ja) ボトムリード半導体パッケージ
JP7247574B2 (ja) 半導体装置
JP6350364B2 (ja) 接続構造体
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
JP2006261168A (ja) 半導体装置
JP6048238B2 (ja) 電子装置
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN109616452B (zh) 一种散热组件、相应的散热装置以及相应的电路板
JP2021012897A (ja) 半導体モジュール、半導体装置、及び半導体モジュールの製造方法
CN111354710B (zh) 半导体装置及其制造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2021082714A (ja) 半導体装置
CN110957277B (zh) 一种逆变器电力系统及其制造方法
US11735557B2 (en) Power module of double-faced cooling
KR20220001679A (ko) 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
JP2004048084A (ja) 半導体パワーモジュール
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP4258391B2 (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zheng Xiaojie

Inventor after: Zhang Zhiguo

Inventor after: Yang Zhenzhou

Inventor before: Yang Zhenzhou

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210121

Address after: 850000 9-7-1 Zheshang international, chagu Avenue, Liuwu New District, Lhasa, Tibet Autonomous Region

Applicant after: Tibet East China Hydropower Equipment Co.,Ltd.

Address before: Room 604-1, block B, Jiaheng building, 1825 Hualong Road, Licheng District, Jinan City, Shandong Province

Applicant before: Ji Nannan knows Information technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210209

Termination date: 20210820