WO2014098004A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014098004A1
WO2014098004A1 PCT/JP2013/083553 JP2013083553W WO2014098004A1 WO 2014098004 A1 WO2014098004 A1 WO 2014098004A1 JP 2013083553 W JP2013083553 W JP 2013083553W WO 2014098004 A1 WO2014098004 A1 WO 2014098004A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
external lead
circuit pattern
mold resin
anchor layer
Prior art date
Application number
PCT/JP2013/083553
Other languages
English (en)
French (fr)
Inventor
恭平 福田
龍男 西澤
祐平 西田
英司 望月
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Publication of WO2014098004A1 publication Critical patent/WO2014098004A1/ja
Priority to US14/645,898 priority Critical patent/US9824950B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor device coated with a mold resin.
  • FIG. 8 shows a conventional semiconductor device.
  • the semiconductor device 500 includes an insulating substrate 51, a semiconductor chip 52 fixed to the insulating substrate 51, a bonding wire 55 having one end connected to the surface electrode 52a of the semiconductor chip 52, and an external lead connected to the other end of the bonding wire 55.
  • a terminal 56 and a mold resin 57 for covering (molding) the terminal 56 are provided.
  • the insulating plate 51b of the insulating substrate 51 an aluminum insulating substrate or a ceramic insulating substrate is used.
  • a copper foil circuit pattern 51a is formed on the front surface of the insulating plate 51b, and a semiconductor chip 52 is bonded to the circuit pattern 51a by a bonding material 58 such as solder.
  • a heat radiating plate 59 for radiating heat generated when the semiconductor device 500 is used is fixed to the back surface of the insulating plate 51b.
  • the bonding wire 55 is also used to connect the semiconductor chip 52 and another semiconductor chip 52 arranged separately from each other through the surface electrodes 52a and 52a.
  • the bonding wire 55 is also used to connect the circuit pattern 51 a and another external lead terminal 56 arranged separately from the external lead terminal 56.
  • the external lead-out terminal 56 is often a plate-shaped lead frame, and a copper material having excellent workability and conductivity is used as the material.
  • an epoxy resin or the like is used for the mold resin 57.
  • the adhesion between the external lead-out terminal 56 and the circuit pattern 51a made of a conductive material such as a copper material and the mold resin 57 made of an epoxy resin is not necessarily good.
  • peeling due to shrinkage of the mold resin 57 may occur.
  • the peeling may occur due to the difference in thermal expansion coefficient between the mold resin and the copper material. May occur.
  • the width of the lead frame constituting the external lead-out terminal 56 becomes wide, and the peeling of the mold resin appears more remarkably.
  • an anchor hole 61 that is a through hole is formed at the end of the external lead terminal 56 that is a lead frame, and the anchor hole 61 is filled with the mold resin 57, so that the mold resin 57a on the upper side of the external lead terminal 56 and the lower side
  • the mold resin 57 b is connected through the anchor hole 61.
  • a conductor piece is provided as an anchor material 62 on the external lead-out terminal 56 which is a lead frame.
  • the anchor material 62 By providing the anchor material 62, the adhesion between the external lead-out terminal 56 and the mold resin 57 is enhanced, and the mold resin 57 is prevented from being peeled off.
  • circuit pattern 51a may be provided with many depressions or a conductive piece as an anchor material.
  • Patent Document 1 in a semiconductor device composed of an insulating substrate, a semiconductor chip, a bonding wire, a lead frame, and a mold resin, a recess is formed on the surface of the lead frame to release the mold resin. Is disclosed.
  • Patent Documents 2 and 3 disclose that the surface of the material used for the lead frame is subjected to surface roughening by etching or rolling to prevent the mold resin from being peeled off.
  • Patent Document 4 discloses a structure that functions as an anchor material around a fixing portion between a lead frame and a bonding wire, that is, an aluminum wire that is stitch-bonded, a metal plate material that is ultrasonically bonded, an applied adhesive, a shearing process and a drawing. It is disclosed that a structure such as processing is formed to increase adhesion strength with a lead frame to prevent peeling of the mold resin.
  • Patent Document 5 in a semiconductor component in which an opening that exposes a part of the surface of a semiconductor element is formed in a mold resin layer, an uneven portion is formed on the surface of the semiconductor element that is positioned around the opening. To prevent peeling and cracking at the interface between the semiconductor element and the periphery of the opening of the mold resin layer.
  • the provision of the anchor hole or the depression (dent) reduces the cross-sectional area of the external lead-out terminal, which is the lead frame, and increases the current flowing through the external lead-out terminal. There is a possibility that the lead-out terminal 56 generates heat and causes a temperature rise.
  • an unjoined portion may be generated due to thermal stress at the joint portion of the external lead-out terminal that is the lead frame and the structure functioning as the anchor material.
  • the mold resin 57 may be peeled off from the portion.
  • an object of the present invention is to provide a semiconductor device capable of solving the above-described problems and improving the adhesion of the mold resin to prevent the peeling.
  • a semiconductor device of the present invention includes an insulating substrate having a circuit pattern formed on the front surface of an insulating plate and a heat sink fixed to the back surface, and a semiconductor chip fixed to the circuit pattern.
  • An external lead-out terminal connected to the surface electrode of the semiconductor chip via a wiring; and covering the insulating substrate, the semiconductor chip, the wiring and the external lead-out terminal; and a rear surface of the heat sink and one of the external lead-out terminals
  • a semiconductor device comprising a mold resin with an exposed portion, wherein the circuit pattern has an anchor layer made of a streak-like recess formed by laser light irradiation.
  • the external lead-out terminal further includes the anchor layer formed of a streak-like recess formed by laser light irradiation.
  • the relationship between the surface roughness RMS of the anchor layer and the movement length L of the laser beam irradiation per unit area of the anchor layer satisfies the following expression (1).
  • the mold resin is an epoxy resin or a phenol resin.
  • the circuit pattern is formed of a copper foil
  • the external lead-out terminal is formed of a copper material
  • the wiring is an extension portion of the external lead-out terminal directly connected to a bonding wire or the semiconductor chip.
  • the mold resin enters the recess.
  • An excellent anchor effect can be obtained, and the adhesion of the mold resin can be enhanced to prevent the peeling.
  • the surface roughness RMS of the anchor layer and the moving length of the laser light irradiation per unit area of the anchor layer within a predetermined range, it is possible to more effectively prevent the mold resin from peeling off. .
  • FIG. 1A and 1B are configuration diagrams of a semiconductor device 100 according to a first embodiment of the present invention, where FIG. 1A is a cross-sectional view of a main part, and FIG. 1B is a main part of a region where a semiconductor chip 2 is disposed on a circuit pattern 1a of an insulating substrate 1
  • FIG. It is principal part sectional drawing of the anchor layer 3, (a) is a model sectional view at the time of forming a recessed part by laser beam irradiation, (b) is a recessed part other than laser beam irradiation, such as etching, scribing, rolling, or protrusion formation. It is model sectional drawing at the time of forming.
  • FIG. 1A is a cross-sectional view of a main part
  • FIG. 1B is a main part of a region where a semiconductor chip 2 is disposed on a circuit pattern 1a of an insulating substrate 1
  • FIG. It is principal part sectional drawing of the anchor layer
  • FIG. 3 is a plan view of a main part illustrating the arrangement of the recesses 4 of the anchor layer 3, where (a) is a diagram in which the recesses 4 are arranged at an angle of 45 ° with respect to one side of the semiconductor chip 2, and (b) is a semiconductor
  • FIG. 5C is a cross-sectional view of the main part cut along line XX in FIG. 5B when four recesses 4 are arranged so as to surround the chip 2. It is principal part sectional drawing of the semiconductor device 200 which concerns on the 2nd Embodiment of this invention. It is principal part sectional drawing of the semiconductor device 300 which concerns on the 3rd Embodiment of this invention.
  • FIG. 10 is a cross-sectional view of a main part of a conventional semiconductor device 500.
  • FIG. 6 is a cross-sectional view of a main part in which an anchor hole 61 that is a through hole is provided in an external lead-out terminal 56 that is a lead frame and is covered with a mold resin 56.
  • FIG. 6 is a cross-sectional view of a main part in which a conductor piece is provided as an anchor material 62 on an external lead-out terminal 56 that is a lead frame and is covered with a mold resin 56.
  • FIG. 1 shows a semiconductor device according to a first embodiment of the present invention.
  • the semiconductor device 100 includes an insulating substrate 1, a semiconductor chip 2 fixed to the insulating substrate 1, and a bonding whose one end is connected to the surface electrode 2a of the semiconductor chip 2.
  • a wire 5 an external lead-out terminal 6 to which the other end of the bonding wire 5 is connected, and a mold resin 7 for covering (molding) these are provided.
  • the insulating plate 1b of the insulating substrate an aluminum nitride substrate, a ceramic substrate, or the like is used, and a circuit pattern 1a made of a conductive material is formed on the front surface.
  • the circuit pattern 1a is formed of copper foil or the like.
  • the back electrode of the semiconductor chip 2 is bonded with a bonding material 8 such as solder, and on the back surface of the insulating substrate 1, a heat radiating plate for radiating heat generated when the semiconductor device 100 is used. 9 is fixed.
  • the heat sink 9 is formed of a copper plate or the like.
  • the bonding wire 5 is also used to connect the semiconductor chip 2 and another semiconductor chip 2 arranged separately from each other through the surface electrodes 2a and 2a.
  • the bonding wire 5 is also used to connect the circuit pattern 1 a and another external lead terminal 6 arranged separately from the external lead terminal 6.
  • the mold resin 7 an epoxy resin, a phenol resin, or the like can be used.
  • the insulating resin 1 and the semiconductor chip are disposed so that the mold resin 7 exposes the back surface of the heat sink 9 and a part of the external lead-out terminal 6. 2, the bonding wire 5 and the external lead-out terminal 6 are covered.
  • the external lead-out terminal 5 is a plate-shaped lead frame, and the material thereof can be a copper material having excellent workability and conductivity.
  • the semiconductor device 100 has an anchor layer 3 made of streak-like recesses formed on the circuit pattern 1a around the semiconductor chip 2 by laser light irradiation.
  • the 2.5 mm ⁇ 2.5 mm and 1.5 mm ⁇ 1.5 mm semiconductor chips 2 are fixed on the insulating substrate 1.
  • FIG. 2A is a model cross-sectional view when a concave portion is formed by laser light irradiation
  • FIG. 2B is a case where the concave portion is formed by other than laser light irradiation, such as etching, scoring, rolling, or protrusion formation. It is model sectional drawing.
  • the corner 4c is formed on the intersection line between the surface and the side wall 4b of the recess 4. It becomes a shape where stress concentration is likely to occur. Therefore, it is easy to cause peeling due to a difference in thermal expansion coefficient and the like. Moreover, since the unevenness peculiar to the laser beam irradiation is not formed on the side wall 4b of the recess 4, the effect of increasing the contact area with the mold resin 7 does not appear, and peeling prevention It becomes less effective.
  • the arrangement of the concave portions 4 constituting the anchor layer 3 will be described with reference to FIG.
  • the anchor layer 3 which consists of the stripe-shaped recessed part formed linearly by laser beam irradiation was shown,
  • the stripe-shaped recessed part may be formed partially interrupted, formed in a broken line shape, or a curve It may be formed in a shape.
  • the anchor layer 3 composed of the recesses 4 is formed in the circuit pattern 1a near or around the semiconductor chip 2. According to this, since the internal stress due to the difference in thermal expansion coefficient tends to concentrate at the triple point 11 (see FIG. 1A) of the semiconductor chip 2, the circuit pattern 1a, and the mold resin 7, Effectively, the mold resin 7 can be prevented from peeling off from the circuit pattern 1a.
  • the distance from the end 2b of the semiconductor chip 2 of the anchor layer 3 is preferably 0.01 mm or more and 3 mm or less, and 0.05 mm or more and 2 mm or less. Is more preferable, and is most preferably about 0.1 mm.
  • the preferable distance means a minimum distance in a direction perpendicular to the end 2b of the semiconductor chip 2.
  • the width of the anchor layer 3 is preferably 0.5 mm or more and 10 mm or less, more preferably 1 mm or more and 5 mm or less, and most preferably about 1 mm. preferable.
  • the preferable width means a width in a direction perpendicular to the end portion 2 b of the semiconductor chip 2.
  • the distance between the centers of the recesses 4 constituting the anchor layer 3 is preferably 0.01 mm or more and 2 mm or less, and 0.05 mm or more and 1 mm or less. More preferably, it is most preferably about 0.1 mm.
  • the preferable center-to-center distance corresponds to the distance between the irradiation positions of the laser beam irradiation that forms the recess 4.
  • FIG. 4 shows a semiconductor device according to the second embodiment of the present invention.
  • the anchor layer 3 is formed on the circuit pattern 1a around the semiconductor chip 2 and also on the external lead-out terminal in the vicinity of the end portion 7a of the mold resin 7.
  • the circuit pattern 1 a and the mold resin 7 this is eliminated, and the end portion of the mold resin 7 is further eliminated.
  • the stress concentration due to the difference in thermal expansion coefficient with the external lead terminal in the vicinity of 7a is also eliminated, and the mold resin 7 can be more effectively prevented from being peeled off from the circuit pattern 1a and the external lead terminal 6.
  • the width of the external lead-out terminal 6 is large (for example, 2.4 mm or more), the effect of preventing the mold resin 7 from being peeled off by the anchor layer 3 of the external lead-out terminal is high.
  • the distance from the end 7a of the mold resin 7 of the anchor layer 3 is preferably 0.01 mm or more and 3 mm or less, more preferably 0.05 mm or more and 2 mm or less, and more preferably about 0.1 mm. Is most preferred.
  • the preferred distance here is the minimum in the direction perpendicular to the end portion 7a of the mold resin 7 as with the distance from the end portion 2b of the semiconductor chip 2 of the anchor layer 3 (see T in FIG. 3C).
  • the width of the anchor layer 3 formed on the external lead-out terminal is preferably 0.5 mm or more and 10 mm or less, more preferably 1 mm or more and 5 mm or less, and most preferably about 1 mm.
  • the preferred width here is perpendicular to the end 7a of the mold resin 7 in the same manner as the width of the anchor layer 3 (see W in FIG. 3C) formed in the circuit pattern 1a around the semiconductor chip 2. It means the width in the direction.
  • FIG. 5 shows a semiconductor device according to the third embodiment of the present invention.
  • the external lead terminal 6 extends to the semiconductor chip 2 instead of the bonding wire 5, and the surface electrode 2 a of the semiconductor chip 2 is directly fixed to the extension part 6 a of the external lead terminal 6.
  • the semiconductor device 100 and the semiconductor device 200 are different from each other.
  • the extending portion 6a of the external lead-out terminal 6 functions as the bonding wire 5 in the semiconductor device 100 or the semiconductor device 200 described above, which is a preferable mode when the current capacity is large.
  • the anchor layer 3 is formed on the circuit pattern 1a around the semiconductor chip 2 and preferably the anchor layer 3 is also formed on the external lead-out terminal 6 as in the semiconductor device 100 and the semiconductor device 200 described above. By doing so, it is possible to prevent the mold resin 7 from being peeled off from the circuit pattern 1 a or the external lead-out terminal 6.
  • the surface roughness RMS corresponds to the depth of the recess 4 of the anchor layer 3 and is the root mean square roughness.
  • the moving length L of the laser beam irradiation corresponds to the length of the streak-shaped recess formed by the laser beam irradiation, and further, for example, the streak-shaped recess formed by the laser beam irradiation is formed in a broken line shape. In this case, the total length of each broken line is the moving length L of the laser light irradiation.
  • the measurement of surface roughness RMS can be performed by measuring the surface roughness of laser irradiation using a laser microscope. Moreover, you may measure by SPM (Scanning Probe Microscope: scanning probe microscope).
  • FIG. 6A is a diagram in the case where the periphery of the semiconductor chip 2 is surrounded by one recess 4
  • FIG. 6B is a diagram in which the recess is surrounded by two recesses 4
  • FIG. 6C is the three recesses 4.
  • FIG. 6 (d) is a diagram in the case of being surrounded by four recesses 4
  • FIG. 6 (e) is a diagram in the case of being surrounded by five recesses 4
  • FIG. 6 (f) is a longitudinal direction of the recess 4. It is a figure when is inclined at 45 degrees.
  • the moving length L of the laser beam irradiation per unit area is a value when the side 12a of the square 12 is arranged so as to be parallel to the end 2b of the semiconductor chip 2 or the end 7a of the mold resin 7. Preferably there is.
  • the average value when a plurality of points are sampled at arbitrary measurement points 14 of the anchor layer 3 by moving the center 13 of the square 12 of 1 mm 2 may be used.
  • ⁇ Test Example 1> The relationship between the moving speed of the laser light irradiation and the surface roughness RMS of the anchor layer 3 formed by the laser light was examined.
  • the current (related to the laser beam intensity) flowing through the light source that generates the laser beam was 18A, and the repetition frequency of the laser beam irradiation was 5 kHz.
  • the arrangement of the recesses 4 in the anchor layer 3 was such that the pitch interval Q of the recesses 4 (corresponding to the distance between the irradiation positions of the laser light irradiation forming the recesses 4) was 0.1 mm, and the width W of the anchor layer 3 was 2 mm.
  • the surface roughness RMS was measured by measuring the surface roughness of the laser irradiation area using a laser microscope (trade name “VK-8500”, manufactured by KEYENCE Corporation).
  • variety of the opening part of the recessed part 4 was about 0.06 mm.
  • the surface roughness RMS was 0.0025 mm, 0.00175 mm, and 0.00125 mm, respectively, when the moving speed of laser light irradiation was set to 8 mm / sec, 12 mm / sec, and 16 mm / sec. From the data of these three points, it became clear that the surface roughness RMS is inversely proportional to the moving speed of laser light irradiation. Therefore, using this relationship, it was considered that the moving speed of the laser beam irradiation for obtaining the desired surface roughness RMS can be predicted. For example, under this laser irradiation condition, it was predicted that the moving speed of laser light irradiation should be about 1.2 mm / sec in order to make the surface roughness RMS about 0.0175 mm.
  • a semiconductor chip 2 of 2.5 mm ⁇ 2.5 mm and 1.5 mm ⁇ 1.5 mm is fixed on an insulating substrate 1 of about 30 mm ⁇ 13 mm,
  • the insulating substrate 1 and the external lead-out terminal 6 are wired with a bonding wire 5 having a diameter of 0.3 mm, and sealed with an epoxy resin which is a mold resin 7, thereby manufacturing a semiconductor device having the same structure as that of FIG.
  • the surface roughness RMS is in the range of 0.00175 mm to 0.0175 mm, and the moving length L of the laser beam irradiation per unit area is 1 mm to 10 mm.
  • four types of samples (H, I, J, and K, respectively) were prepared. Specifically, in each sample (H, I, J, K), the surface roughness RMS is 0.00175 mm, 0.005 mm, 0.01 mm, and 0.0175 mm, respectively, and laser light irradiation per unit area is performed.
  • the moving lengths L were 10 mm, 3.5 mm, 1.75 mm, and 0.75 mm, respectively (see FIG. 7).
  • the anchor layer 3 was formed on the circuit pattern 1a and the external lead-out terminal 6 around the semiconductor chip 2 with a distance of 0.1 mm from the end 2b of the semiconductor chip 2 and the end 7a of the mold resin 7.
  • the arrangement of the recesses 4 in the anchor layer 3 is similar to that shown in FIG. 3B, and a plurality of recesses 4 are arranged so as to surround the semiconductor chip 2, and the width W of the anchor layer 3 is 2 mm.
  • the width of the opening of the recess 4 was about 0.06 mm.
  • the heat shock test was performed by repeating 100 cycles of high temperature 125 ° C., 10 min, low temperature ⁇ 40 ° C., 10 min. Further, the peeling of the mold resin 7 was observed by an ultrasonic flaw detection method in the same way as the observation of voids in the usual method.
  • the surface roughness RMS is 0.00175 mm, 0.005 mm, 0.01 mm, and 0.0175 mm
  • the movement length L of laser light irradiation per unit area is 10 mm, 3.5 mm, and 1.
  • the mold resin 7 did not peel off, and the anchor effect by the anchor layer 3 was confirmed.
  • the side wall area of the recess 4 of the anchor layer 3 formed with laser light is proportional to the surface roughness RMS ⁇ the movement length L of the laser light irradiation, and when the value increases, it is formed with the mold resin 7 and the laser light. Since the frictional force with the concave portion 4 is increased, the anchor effect is increased, and it can be predicted that a more excellent peeling prevention effect is exhibited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　モールド樹脂の密着性を高めてその剥離を防止できる半導体装置を提供することにある。　本発明の半導体装置は、絶縁板１ｂのおもて面に回路パターン１ａが形成され、裏面に放熱板９が固着した絶縁基板１と、前記回路パターン１ａに固着した半導体チップ２と、前記半導体チップ２の表面電極２ａと配線を介して接続する外部導出端子６と、前記絶縁基板１、前記半導体チップ２、前記配線および前記外部導出端子６を被覆し、前記放熱板９の裏面と前記外部導出端子６の一部を露出したモールド樹脂７とを備える半導体装置において、前記回路パターン１ａにレーザ光照射で形成される筋状の凹部よりなるアンカー層３を有する。

Description

半導体装置
　この発明は、モールド樹脂で被覆された半導体装置に関する。
　図８には、従来の半導体装置を示す。この半導体装置５００は、絶縁基板５１と、絶縁基板５１に固着した半導体チップ５２と、半導体チップ５２の表面電極５２ａに一端が接続するボンディングワイヤ５５と、ボンディングワイヤ５５の他端が接続する外部導出端子５６と、これらを被覆（モールド）するモールド樹脂５７とを備える。
　絶縁基板５１の絶縁板５１ｂにはアルミニウム絶縁基板もしくはセラミック絶縁基板が用いられている。絶縁板５１ｂのおもて面には銅箔の回路パターン５１ａが形成され、その回路パターン５１ａ上に半導体チップ５２が半田などの接合材５８で接合している。また、絶縁板５１ｂの裏面には半導体装置５００の使用時に発生する熱を放熱するための放熱板５９が固着している。なお、ボンディングワイヤ５５は、上記半導体チップ５２と、それとは別に配された他の半導体チップ５２とを、それらの表面電極５２ａ，５２ａ同士を介して接続するのにも用いられている。ボンディングワイヤ５５は、更に、回路パターン５１ａと、上記外部導出端子５６とは別に配された他の外部導出端子５６とを接続するのにも用いられている。また、外部導出端子５６はプレート形状のリードフレームであることが多く、材料としては加工性および導電性にすぐれた銅材が用いられる。モールド樹脂５７には一般的にはエポキシ樹脂などが使用される。
　このモールド樹脂タイプの半導体装置５００においては、銅材などの導電性材料で構成された外部導出端子５６や回路パターン５１ａと、エポキシ樹脂などからなるモールド樹脂５７との密着性が必ずしも良好でないため、モールドした直後にモールド樹脂５７の収縮による剥離が起こることがある。また、モールドした直後のモールド樹脂の収縮による剥離が避けられた場合でも、半導体装置５００の使用環境において、温度変化が有る場合にはモールド樹脂と銅材との熱膨張係数の違いにより、剥離が発生することがある。電流容量が大きい半導体装置では、外部導出端子５６を構成するリードフレームの幅が広くなり、モールド樹脂の剥離はさらに顕著に現れる。
　このようなモールド樹脂の剥離を防止するための方策として、例えば図９に示す方法がある。即ち、リードフレームである外部導出端子５６の端部に貫通孔であるアンカー孔６１を形成し、アンカー孔６１をモールド樹脂５７で埋めることで、外部導出端子５６上部側のモールド樹脂５７ａと下部側のモールド樹脂５７ｂがアンカー孔６１を介して繋がる。これにより、アンカー効果が発揮され、モールド樹脂５７と外部導出端子５６との密着性が高まりモールド樹脂５７の剥離が防止される。
　また、例えば図１０に示す方法では、リードフレームである外部導出端子５６に導体片をアンカー材６２として設ける。アンカー材６２を設けることで、外部導出端子５６とモールド樹脂５７との密着性が高まり、モールド樹脂５７の剥離が防止される。
　更に、回路パターン５１ａについても、窪みを多数設けたり、導電片をアンカー材として設けて対策を講じることがある。
　一方、先行技術文献としては、例えば特許文献１に、絶縁基板と、半導体チップ、ボンディングワイヤ、リードフレームおよびモールド樹脂から構成される半導体装置において、リードフレーム表面に窪みを形成してモールド樹脂の剥離を防止することが開示されている。
　また、特許文献２、３には、リードフレームに用いられる材料表面にエッチングや圧延による表面粗化の加工を施してモールド樹脂の剥離を防止することが開示されている。
　また、特許文献４には、リードフレームとボンディングワイヤとの固着部周辺にアンカー材として機能する構造体、即ちステッチボンディングしたアルミワイヤ、超音波接合した金属板材、塗布した接着剤、剪断加工および絞り加工などの構造体を形成して、リードフレームとの密着強度を高めてモールド樹脂の剥離を防止することが開示されている。
　また、特許文献５には、モールド樹脂層に半導体素子の表面の一部を露出させる開口部を形成してなる半導体部品において、その開口部の周囲部に位置して半導体素子の表面に凹凸部を形成して、半導体素子とモールド樹脂層の開口部周縁との界面での剥離や亀裂を防止することが開示されている。
特開２００７－２８７８００号公報 特開２００２－８３９１７号公報 特開平１０－２７０６２９号公報 特開２００５－１８３４１７号公報 特開２００９－４９２９８号公報
　しかしながら、上記図９や特許文献１の方法では、アンカー孔や窪み（凹み部）を設けることでリードフレームである外部導出端子の断面積が小さくなり、外部導出端子に流れる電流が大きくなると、外部導出端子５６が発熱して温度上昇を招くおそれがある。
　また、上記図１０や特許文献４の方法では、リードフレームである外部導出端子とアンカー材として機能させる構造体の接合部、に熱応力により未接合部が発生する場合があり、そのような未接合部が発生するとその箇所からモールド樹脂５７の剥離が生じるおそれがある。
　また、上記特許文献２，３の方法ではアンカー効果を期待してリードフレームに用いられる材料表面にエッチングや圧延による表面粗化の加工を施すものであるが、モールド樹脂の剥離を防止する効果が十分とは言い難かった。
　また、上記特許文献５の方法では、半導体素子の表面に凹凸部を形成するので、半導体素子の性能に影響を及ぼすおそれがあった。
　よって、本発明の目的は、上記課題を解決して、モールド樹脂の密着性を高めてその剥離を防止できる半導体装置を提供することにある。
　前記の目的を達成するために、本発明の半導体装置は、絶縁板のおもて面に回路パターンが形成され、裏面に放熱板が固着した絶縁基板と、前記回路パターンに固着した半導体チップと、前記半導体チップの表面電極と配線を介して接続する外部導出端子と、前記絶縁基板、前記半導体チップ、前記配線および前記外部導出端子を被覆し、前記放熱板の裏面と前記外部導出端子の一部を露出したモールド樹脂とを備える半導体装置において、前記回路パターンにレーザ光照射で形成される筋状の凹部よりなるアンカー層を有することを特徴とする。
　本発明の半導体装置においては、更に前記外部導出端子にレーザ光照射で形成される筋状の凹部よりなる前記アンカー層を有することが好ましい。
　また、前記アンカー層の表面粗さＲＭＳと、前記アンカー層の単位面積当たりの前記レーザ光照射の移動長さＬとの関係が、下記（１）式を満たすようにすることが好ましい。
　表面粗さＲＭＳ≧０．００１７５ｍｍ、且つ単位面積当たりのレーザ光照射の移動長さＬ≧１ｍｍの範囲で、
　表面粗さＲＭＳ（ｍｍ）×単位面積（ｍｍ２）当たりのレーザ光照射の移動長さ（ｍｍ）≧０．０１７５　・・・・・・・（１）
　また、前記モールド樹脂が、エポキシ樹脂もしくはフェノール樹脂であることが好ましい。
　また、前記回路パターンが銅箔で形成され、前記外部導出端子が銅材で形成され、前記配線がボンディングワイヤもしくは前記半導体チップに直接接続する前記外部導出端子の延在部であることが好ましい。
　本発明の半導体装置によれば、絶縁板のおもて面に形成された回路パターンにレーザ光照射で形成される筋状の凹部よりなるアンカー層を有するので、その凹部にモールド樹脂が入り込むことで優れたアンカー効果が得られ、モールド樹脂の密着性を高めてその剥離を防止することができる。また、このアンカー層の表面粗さＲＭＳと、アンカー層の単位面積当たりのレーザ光照射の移動長さを所定の範囲に設定することで、より効果的にモールド樹脂の剥離を防止することができる。
本発明の第１の実施形態に係る半導体装置１００の構成図であり、（ａ）は要部断面図、（ｂ）は絶縁基板１の回路パターン１ａに半導体チップ２を配設した領域の要部平面図である。 アンカー層３の要部断面図であり、（ａ）はレーザ光照射で凹部を形成した場合のモデル断面図、（ｂ）はエッチング、罫書き、圧延もしくは突起形成など、レーザ光照射以外で凹部を形成した場合のモデル断面図である。 アンカー層３の凹部４の配置を例示した要部平面図であり、（ａ）は半導体チップ２の一辺に対して４５°に傾斜させて凹部４を配置した場合の図、（ｂ）は半導体チップ２を囲むように４本の凹部４を配置した場合の図、（ｃ）は（ｂ）のＸ－Ｘ線で切断した要部断面図である。 本発明の第２の実施形態に係る半導体装置２００の要部断面図である。 本発明の第３の実施形態に係る半導体装置３００の要部断面図である。 アンカー層３の単位面積当たりのレーザ光照射の移動長さＬを算出する方法についての説明図であり、（ａ）は半導体チップ２の周囲を１本の凹部４で囲む場合の図、（ｂ）は２本の凹部４で囲む図、（ｃ）は３本の凹部４で囲む場合の図、（ｄ）は４本の凹部４で囲む場合の図、（ｅ）は５本の凹部４で囲む場合の図、（ｆ）は凹部４の長手方向が４５°に傾斜している場合の図である。 アンカー層の単位面積当たりのレーザ光照射の移動長さＬをＸ軸にとり、アンカー層の表面粗さＲＭＳをＹ軸にとったグラフにおいて、剥離防止効果がある範囲を示す図である。 従来の半導体装置５００の要部断面図である。 リードフレームである外部導出端子５６に貫通孔であるアンカー孔６１を設けてモールド樹脂５６で被覆した要部断面図である。 リードフレームである外部導出端子５６に導体片をアンカー材６２として設けてモールド樹脂５６で被覆した要部断面図である。
　以下図面を参照しつつ本発明の実施形態について説明する。
　図１には、本発明の第１の実施形態に係る半導体装置を示す。図１（ａ）の要部断面図に示すように、この半導体装置１００は、絶縁基板１と、絶縁基板１に固着した半導体チップ２と、半導体チップ２の表面電極２ａに一端が接続するボンディングワイヤ５と、ボンディングワイヤ５の他端が接続する外部導出端子６と、これらを被覆（モールド）するモールド樹脂７とを備える。
　絶縁基板１の絶縁板１ｂには窒化アルミニウム基板やセラミック基板などが用いられ、そのおもて面には導電性材料からなる回路パターン１ａが形成されている。回路パターン１ａは銅箔などで形成される。その回路パターン１ａには、半導体チップ２の裏面電極が半田などの接合材８で接合し、また、絶縁基板１の裏面には、半導体装置１００の使用時に発生する熱を放熱するための放熱板９が固着している。放熱板９は銅板などで形成される。なお、ボンディングワイヤ５は、上記半導体チップ２と、それとは別に配された他の半導体チップ２とを、それらの表面電極２ａ，２ａ同士を介して接続するのにも用いられている。ボンディングワイヤ５は、更に、回路パターン１ａと、上記外部導出端子６とは別に配された他の外部導出端子６とを接続するのにも用いられている。
　モールド樹脂７としてはエポキシ樹脂やフェノール樹脂などを使用することができ、そのモールド樹脂７が、放熱板９の裏面と外部導出端子６の一部を露出するように、絶縁基板１、前記半導体チップ２、ボンディングワイヤ５、及び外部導出端子６を被覆している。また、この実施形態では外部導出端子５はプレート形状のリードフレームであり、その材料としては加工性および導電性にすぐれた銅材などを用いることができる。
　図１（ｂ）の要部平面図で示すように、この半導体装置１００は、半導体チップ２の周囲の回路パターン１ａにレーザ光照射で形成される筋状の凹部よりなるアンカー層３を有する。なお、この実施形態では、絶縁基板１上に２．５ｍｍ×２．５ｍｍおよび１．５ｍｍ×１．５ｍｍの半導体チップ２が固着している。
　ここで、図２を参照しつつ、アンカー層３を構成しているレーザ光照射で形成される筋状の凹部について説明する。図２（ａ）はレーザ光照射で凹部を形成した場合のモデル断面図であり、図２（ｂ）はエッチング、罫書き、圧延もしくは突起形成など、レーザ光照射以外で凹部を形成した場合のモデル断面図である。
　図２（ａ)に示すように、レーザ光照射で凹部を形成した場合の凹部４の側壁４ａのデコボコ（レーザ光照射特有のデコボコ）は、一旦銅が溶融し飛散した後、残った銅が固化した状態であるため、比較的滑らかである。そのため、応力集中が起こり難く、熱膨張係数の違いなどに起因した剥離を引き起こし難い。しかも側壁４ａには滑らかではあるがデコボコがあるため、モールド樹脂７との接触面積が大きくなり、これも剥離防止に寄与する。一方、図２（ｂ）に示すように、エッチング、罫書き、圧延もしくは突起形成など、レーザ光照射以外で凹部を形成した場合、表面と凹部４の側壁４ｂとの交差線上で角部４ｃが発生するなど、応力集中が起こりやすい形状となる。よって熱膨張係数の違いなどに起因した剥離を引き起こしやすく、しかも凹部４の側壁４ｂにはレーザ光照射特有のデコボコが形成されないのでモールド樹脂７との接触面積の増大の効果が表れず、剥離防止効果に乏しくなる。
　ここで、図３を参照しつつ、アンカー層３を構成している凹部４の配置について説明する。凹部４の配置としては、特に制限はなく、図３（ａ）に示すように、半導体チップ２の一辺に対して４５°に傾斜させて凹部４を配置してもよく、図３（ｂ）に示すように、半導体チップ２を囲むように凹部４を配置してもよい。例えば複数本の凹部が略等間隔で略平行に形成されていると、より一様な表面粗さＲＭＳを有するアンカー層３が得られるので好ましい。なおこの図では、レーザ光照射で直線状に形成した筋状の凹部よりなるアンカー層３を示したが、その筋状の凹部は一部途切れて形成したり、破線状に形成したり、曲線状に形成したりしてもよい。
　上記凹部４よりなるアンカー層３は、半導体チップ２の近傍又は周囲の回路パターン１ａに形成することが好ましい。これによれば、半導体チップ２、回路パターン１ａおよびモールド樹脂７の３重点箇所１１（図１(ａ)参照）では熱膨張係数の差による内部応力が集中し易いので、これを解消して、効果的に、回路パターン１ａからモールド樹脂７が剥離することを防止することができる。
　アンカー層３の半導体チップ２の端部２ｂからの距離（図３（ｃ）中にＴで示す）としては、０．０１ｍｍ以上３ｍｍ以下であることが好ましく、０．０５ｍｍ以上２ｍｍ以下であることがより好ましく、０．１ｍｍ程度であることが最も好ましい。なお、ここでの好ましい距離は、半導体チップ２の端部２ｂに直行する方向における最小距離を意味する。アンカー層３の幅（図３（ｃ）中にＷで示す）としては、０．５ｍｍ以上１０ｍｍ以下であることが好ましく、１ｍｍ以上５ｍｍ以下であることがより好ましく、１ｍｍ程度であることが最も好ましい。なお、ここでの好ましい幅は、半導体チップ２の端部２ｂに直行する方向における幅を意味する。アンカー層３を構成している凹部４の中心間距離（図３（ｃ）中にＱで示す）としては０．０１ｍｍ以上２ｍｍ以下であることが好ましく、０．０５ｍｍ以上１ｍｍ以下であることがより好ましくは、０．１ｍｍ程度であることが最も好ましい。なお、ここでの好ましい中心間距離は、凹部４を形成するレーザ光照射の照射位置間距離に相当している。
　図４には、本発明の第２の実施形態に係る半導体装置を示す。この半導体装置２００は、アンカー層３が、半導体チップ２の周囲の回路パターン１ａに形成されているとともに、モールド樹脂７の端部7ａ近傍の外部導出端子にも形成されている点において、上記の半導体装置１００とは異なる。この形態によれば、半導体チップ２、回路パターン１ａおよびモールド樹脂７の３重点箇所１１では熱膨張係数の差による内部応力が集中し易いので、これを解消して、更にモールド樹脂７の端部7ａ近傍での外部導出端子との熱膨張係数の差による応力集中も解消して、より効果的に、モールド樹脂７が回路パターン１ａや外部導出端子６から剥離することを防止することができる。特に外部導出端子６の幅が大きい場合（例えば、２．４ｍｍ以上）には、外部導出端子のアンカー層３によるモールド樹脂７の剥離の防止効果が高い。
　アンカー層３のモールド樹脂７の端部7ａからの距離としては、０．０１ｍｍ以上３ｍｍ以下であることが好ましく、０．０５ｍｍ以上２ｍｍ以下であることがより好ましくは、０．１ｍｍ程度であることが最も好ましい。なお、ここでの好ましい距離は、アンカー層３の半導体チップ２の端部２ｂからの距離（図３（ｃ）中のＴ参照）と同様、モールド樹脂７の端部7ａに直行する方向における最小距離を意味する。外部導出端子に形成するアンカー層３の幅としては、０．５ｍｍ以上１０ｍｍ以下であることが好ましく、１ｍｍ以上５ｍｍ以下であることがより好ましく、１ｍｍ程度であることが最も好ましい。なお、ここでの好ましい幅は、半導体チップ２の周囲の回路パターン１ａに形成するアンカー層３の幅（図３（ｃ）中のＷ参照）と同様、モールド樹脂７の端部7ａに直行する方向における幅を意味する。
　図５には、本発明の第３の実施形態に係る半導体装置を示す。この半導体装置３００は、ボンディングワイヤ５の代わりに外部導出端子６を半導体チップ２上まで延在させ、外部導出端子６の延在部６ａに直接半導体チップ２の表面電極２ａが固着している点において、上記の半導体装置１００や半導体装置２００とは異なる。外部導出端子６の延在部６ａが、上記の半導体装置１００や半導体装置２００におけるボンディングワイヤ５の働きをし、電流容量が大きい場合に好ましい形態である。この形態においても、上記の半導体装置１００や半導体装置２００におけるのと同様に、半導体チップ２の周囲の回路パターン１ａにアンカー層３を形成し、好ましくは外部導出端子６にもアンカー層３を形成することで、モールド樹脂７が回路パターン１ａや外部導出端子６から剥離することを防止することができる。
　後述の試験例によれば、アンカー層３の表面粗さＲＭＳと、アンカー層３の単位面積当たりのレーザ光照射の移動長さＬとの関係が、下記の（１）式を満たす場合に、回路パターン１ａや外部導出端子６からモールド樹脂７が剥離することをより効果的に防止することができる。
　表面粗さＲＭＳ≧０．００１７５ｍｍ、且つ単位面積（ｍｍ２）当たりのレーザ光照射の移動長さＬ≧１ｍｍの範囲で、
　表面粗さＲＭＳ（ｍｍ）×単位面積（ｍｍ２）当たりのレーザ光照射の移動長さ（ｍｍ）≧０．０１７５　・・・・・・・（１）
　なお、表面粗さＲＭＳはアンカー層３の凹部４の深さに相当し、二乗平均平方根粗さのことである。また、レーザ光照射の移動長さＬはレーザ光照射で形成される筋状の凹部の長さに相当し、更に、例えば、レーザ光照射で形成される筋状の凹部を破線状に形成した場合には、その破線の各線分の合計長さが、レーザ光照射の移動長さＬとなる。
　表面粗さＲＭＳの測定は、レーザ顕微鏡を用いて、レーザ照射を表面粗さ測定することにより行うことができる。また、ＳＰＭ（Ｓｃａｎｎｉｎｇ　Ｐｒｏｂｅ　Ｍｉｃｒｏｓｃｏｐｅ：走査型プローブ顕微鏡）で測定してもよい。
　ここで、図６を参照しつつ、アンカー層３の単位面積当たりのレーザ光照射の移動長さＬの算出方法について説明する。図６（ａ）は半導体チップ２の周囲を１本の凹部４で囲む場合の図、図６（ｂ）は２本の凹部４で囲む図、図６（ｃ）は３本の凹部４で囲む場合の図、図６（ｄ）は４本の凹部４で囲む場合の図、図６（ｅ）は５本の凹部４で囲む場合の図、図６（ｆ）は凹部４の長手方向が４５°に傾斜している場合の図である。
　単位面積当たりのレーザ光照射の移動長さＬとは、１ｍｍ２の正方形１２内に存在する凹部４の長さの総和である。図６（ａ）ではＬ＝１ｍｍ、図６（ｂ）ではＬ＝２ｍｍ、図６（ｃ）ではＬ＝３ｍｍ、図６（ｄ）ではＬ＝４ｍｍ、図６（ｅ）ではＬ＝５ｍｍ、図６（ｆ）ではＬ＝１０ｍｍである。この場合、単位面積当たりのレーザ光照射の移動長さＬは、正方形１２の一辺１２ａを半導体チップ２の端部２ｂもしくはモールド樹脂７の端部７ａに平行になるように配置したときの値であることが好ましい。また、１ｍｍ２の正方形１２の中心１３を移動させてアンカー層３の任意の測定点１４にて複数点サンプリングしたときの平均値であってもよい。
　以下実施例を挙げて本発明を具体的に説明するが、これらの実施例は本発明の範囲を限定するものではない。
　＜試験例１＞　
　レーザ光照射の移動速度と、レーザ光によって形成されたアンカー層３の表面粗さＲＭＳとの関係を調べた。レーザ照射条件としては、レーザ光を発生する光源に流す電流（レーザ光強度に関係する）を１８Ａ、レーザ光照射の繰り返し周波数を５ｋＨｚとした。アンカー層３の凹部４の配置は、凹部４のピッチ間隔Ｑ（凹部４を形成するレーザ光照射の照射位置間距離に相当）を０．１ｍｍとし、アンカー層３の幅Ｗは２ｍｍとした。表面粗さＲＭＳの測定にはレーザ顕微鏡（商品名「ＶＫ－８５００」、ＫＥＹＥＮＣＥ社製）を用いて、レーザ照射エリアを表面粗さ測定することにより行った。なお、凹部４の開口部の幅は０．０６ｍｍ程度であった。
　レーザ光照射の移動速度を８ｍｍ／ｓｅｃ、１２ｍｍ／ｓｅｃ、１６ｍｍ／ｓｅｃの各条件としたとき、表面粗さＲＭＳはそれぞれ０．００２５ｍｍ、０．００１７５ｍｍ、０．００１２５ｍｍであった。この３点のデータから、表面粗さＲＭＳはレーザ光照射の移動速度に逆比例する関係にあることが明らかとなった。よって、この関係を用いて、所望の表面粗さＲＭＳを得るレーザ光照射の移動速度を予測できると考えられた。例えば、このレーザ照射条件では、表面粗さＲＭＳを０．０１７５ｍｍ程度とするには、レーザ光照射の移動速度を１．２ｍｍ／ｓｅｃ程度にすればよいと予測することができた。
　＜試験例２＞　
　以下には、上記の（１）式を導き出すために行なった実験について説明する。
　アンカー層３による効果を評価するための半導体装置の試料としては、３０ｍｍ×１３ｍｍ程度の絶縁基板１上に２．５ｍｍ×２．５ｍｍおよび１．５ｍｍ×１．５ｍｍの半導体チップ２を固着させ、φ０．３ｍｍのボンディングワイヤ５によって絶縁基板１と外部導出端子６を配線し、モールド樹脂７であるエポキシ樹脂によって封止して、図１と同一構造の半導体装置を作製した。
　また、アンカー層３としては、試験例１と同じレーザ照射条件にて、表面粗さＲＭＳを０．００１７５ｍｍ～０．０１７５ｍｍの範囲、単位面積あたりのレーザ光照射の移動長さＬを１ｍｍ～１０ｍｍの範囲で、４種類の試料（それぞれＨ，Ｉ，Ｊ，Ｋ）を作製した。具体的には、各試料（Ｈ，Ｉ，Ｊ，Ｋ）において、表面粗さＲＭＳはそれぞれ０．００１７５ｍｍ、０．００５ｍｍ、０．０１ｍｍ、０．０１７５ｍｍであり、単位面積あたりのレーザ光照射の移動長さＬはそれぞれ１０ｍｍ、３．５ｍｍ、１．７５ｍｍ、０．７５ｍｍであった（図７参照）。このアンカー層３は、半導体チップ２の周囲の回路パターン１ａと外部導出端子６に、半導体チップ２の端部２ｂとモールド樹脂７の端部７ａからそれぞれ０．１ｍｍ離して形成した。アンカー層３の凹部４の配置は、上記の図３（ｂ）と同様に、半導体チップ２を囲むように複数本の凹部４を配置し、アンカー層３の幅Ｗは２ｍｍとした。凹部４の開口部の幅は０．０６ｍｍ程度であった。
　ヒートショック試験は、高温１２５℃、１０ｍｉｎ、低温－４０℃、１０ｍｉｎを１００サイクル繰り返すことにより行った。また、モールド樹脂７の剥離の観察は、常法のボイドの観察と同じように、超音波探傷法により行った。
　ヒートショック試験の結果、表面粗さＲＭＳが０．００１７５ｍｍ、０．００５ｍｍ、０．０１ｍｍ、０．０１７５ｍｍで、単位面積あたりのレーザ光照射の移動長さＬがそれぞれ１０ｍｍ、３．５ｍｍ、１．７５ｍｍ、０．７５ｍｍの各試料（Ｈ，Ｉ，Ｊ，Ｋ）において、いずれもモールド樹脂７の剥離が起こらず、アンカー層３によるアンカー効果が確認された。
　一般に、レーザ光で形成したアンカー層３の凹部４の側壁面積は表面粗さＲＭＳ×レーザ光照射の移動長さＬに比例し、その値が大きくなると、モールド樹脂７とレーザ光で形成された凹部４との間の摩擦力が大きくなるため、アンカー効果が大きくなり、より優れた剥離の防止効果が発揮されるものと予測できる。
　即ち、上記の各試料（Ｈ，Ｉ，Ｊ，Ｋ）の単位面積当たりのレーザ光照射の移動長さＬと表面粗さＲＭＳとをプロットした図７において、上記の（１）式を満足する範囲（ハッチング領域）において、より優れた剥離の防止効果が発揮されるものと予測できる。このことは、図４の範囲から外れた箇所（例えば、２つの×印）では、剥離の防止効果に乏しいことが、別途実験により確認されていることからも、裏付けられた。
　　　１　　絶縁基板
　　　１ａ　回路パターン
　　　１ｂ　絶縁板
　　　２　　半導体チップ
　　　２ａ　端部
　　　３　　アンカー層
　　　４　　凹部
　　　４ａ、４ｂ　側壁
　　　４ｃ　交差線
　　　４ｄ　角部
　　　５　　ボンディングワイヤ
　　　６　　外部導出端子
　　　７　　モールド樹脂
　　　８　　接合材
　　　９　　放熱板
　　１０　　レーザ光
　　１１　　３重点箇所
　　１２　　正方形
　　１３　　正方形の中心
　　１４　　測定点
　　　Ｌ　　アンカー層の単位面積当たりのレーザ光照射の移動長さ
 
 

Claims (5)

  1. 　絶縁板のおもて面に回路パターンが形成され、裏面に放熱板が固着した絶縁基板と、前記回路パターンに固着した半導体チップと、前記半導体チップの表面電極と配線を介して接続する外部導出端子と、前記絶縁基板、前記半導体チップ、前記配線および前記外部導出端子を被覆し、前記放熱板の裏面と前記外部導出端子の一部を露出したモールド樹脂とを備える半導体装置において、
    　前記回路パターンにレーザ光照射で形成される筋状の凹部よりなるアンカー層を有することを特徴とする半導体装置。
  2. 　更に前記外部導出端子にレーザ光照射で形成される筋状の凹部よりなる前記アンカー層を有することを特徴とする請求項１に記載の半導体装置。
  3. 　前記アンカー層の表面粗さＲＭＳと、前記アンカー層の単位面積当たりの前記レーザ光照射の移動長さＬとの関係が、下記の（１）式を満たすことを特徴とする請求項１に記載の半導体装置。
    　表面粗さＲＭＳ≧０．００１７５ｍｍ、且つ単位面積当たりのレーザ光照射の移動長さＬ≧１ｍｍの範囲で、
    　表面粗さＲＭＳ（ｍｍ）×単位面積（ｍｍ２）当たりのレーザ光照射の移動長さ（ｍｍ）≧０．０１７５　・・・・・・・（１）
  4. 　前記モールド樹脂が、エポキシ樹脂もしくはフェノール樹脂であることを特徴とする請求項１に記載の半導体装置。
  5. 　前記回路パターンが銅箔で形成され、前記外部導出端子が銅材で形成され、前記配線がボンディングワイヤもしくは前記半導体チップに直接接続する前記外部導出端子の延在部であることを特徴とする請求項１に記載の半導体装置。
     
     
PCT/JP2013/083553 2012-12-19 2013-12-16 半導体装置 WO2014098004A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/645,898 US9824950B2 (en) 2012-12-19 2015-03-12 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-277174 2012-12-19
JP2012277174A JP2016029676A (ja) 2012-12-19 2012-12-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/645,898 Continuation US9824950B2 (en) 2012-12-19 2015-03-12 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2014098004A1 true WO2014098004A1 (ja) 2014-06-26

Family

ID=50978334

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/083553 WO2014098004A1 (ja) 2012-12-19 2013-12-16 半導体装置

Country Status (3)

Country Link
US (1) US9824950B2 (ja)
JP (1) JP2016029676A (ja)
WO (1) WO2014098004A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005149A (ja) * 2015-06-11 2017-01-05 株式会社デンソー 基板、および、その製造方法
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP6394810B1 (ja) * 2017-02-21 2018-09-26 三菱電機株式会社 半導体装置
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP2018160653A (ja) * 2017-03-22 2018-10-11 株式会社デンソー 半導体装置
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法
CN110459525A (zh) * 2019-08-20 2019-11-15 济南南知信息科技有限公司 一种具有逆变器的电力系统及其制造方法
US11315854B2 (en) 2019-08-30 2022-04-26 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122259B4 (de) * 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer porösen Isolationsschicht
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
WO2020115830A1 (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 半導体装置及びアンテナ装置
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN113241325A (zh) 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法
JP7396118B2 (ja) 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール
JP2021174883A (ja) * 2020-04-24 2021-11-01 Ｊｘ金属株式会社 金属板、金属樹脂複合体、および半導体ディバイス
IT202000029441A1 (it) * 2020-12-02 2022-06-02 St Microelectronics Srl Dispositivo a semiconduttore, procedimenti di fabbricazione e componente corrispondenti
FR3144400A1 (fr) * 2022-12-27 2024-06-28 Valeo Equipements Electriques Moteur Module de puissance avec surmoulage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294024A (ja) * 1997-04-18 1998-11-04 Enomoto:Kk 電気電子部品及びその製造方法
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008294132A (ja) * 2007-05-23 2008-12-04 Denso Corp モールドパッケージおよびその製造方法
JP2012069670A (ja) * 2010-09-22 2012-04-05 Sanken Electric Co Ltd 半導体モジュール及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270629A (ja) 1997-03-27 1998-10-09 Nikko Kinzoku Kk 樹脂密着性に優れた鉄合金材
JP2002083917A (ja) 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP4030956B2 (ja) 2003-12-16 2008-01-09 三菱電機株式会社 電力用半導体装置
TWI305548B (en) * 2005-05-09 2009-01-21 Nippon Steel Corp Low core loss grain-oriented electrical steel sheet and method for producing the same
JP2007287800A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294024A (ja) * 1997-04-18 1998-11-04 Enomoto:Kk 電気電子部品及びその製造方法
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008294132A (ja) * 2007-05-23 2008-12-04 Denso Corp モールドパッケージおよびその製造方法
JP2012069670A (ja) * 2010-09-22 2012-04-05 Sanken Electric Co Ltd 半導体モジュール及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005149A (ja) * 2015-06-11 2017-01-05 株式会社デンソー 基板、および、その製造方法
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2017169485A1 (ja) * 2016-03-30 2018-07-12 パナソニックＩｐマネジメント株式会社 半導体装置
US10297516B2 (en) 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP6394810B1 (ja) * 2017-02-21 2018-09-26 三菱電機株式会社 半導体装置
CN110383464B (zh) * 2017-03-22 2023-06-30 株式会社电装 半导体装置
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP2018160653A (ja) * 2017-03-22 2018-10-11 株式会社デンソー 半導体装置
CN110383464A (zh) * 2017-03-22 2019-10-25 株式会社电装 半导体装置
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法
CN110459525B (zh) * 2019-08-20 2021-02-09 西藏华东水电设备成套有限公司 一种具有逆变器的电力系统及其制造方法
CN110459525A (zh) * 2019-08-20 2019-11-15 济南南知信息科技有限公司 一种具有逆变器的电力系统及其制造方法
US11315854B2 (en) 2019-08-30 2022-04-26 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20150187671A1 (en) 2015-07-02
US9824950B2 (en) 2017-11-21
JP2016029676A (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
WO2014098004A1 (ja) 半導体装置
JP5729468B2 (ja) 半導体装置
TWI446390B (zh) 電路保護器及其製造方法
JPWO2012157583A1 (ja) 半導体装置とその製造方法
JP2010087201A (ja) 電子デバイス及び電子デバイスの製造方法
JP2007335632A (ja) 半導体装置
JP2009289770A (ja) 抵抗器
JP5601384B2 (ja) 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP2012064855A (ja) 半導体装置
JP2014183157A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2004128000A (ja) 金属板抵抗器およびその製造方法
JP6406983B2 (ja) 半導体装置およびその製造方法
KR20190054661A (ko) 미세 음각 패턴이 형성된 기판 및 이를 포함하는 반도체 패키지
JP2006261293A (ja) 半導体装置および該半導体装置用絶縁基板
JP6500210B2 (ja) 金属板抵抗器
JP2019102467A (ja) 半導体装置
JP2005223083A (ja) 半導体装置
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
JP7216090B2 (ja) 回路基板およびこれを備える電子装置
JP2014146619A (ja) プリント基板
JP5124329B2 (ja) 半導体装置
JP2021156864A (ja) 温度センサ及びその製造方法
JP2008182078A (ja) チップ型金属板抵抗器
JP2007043002A (ja) セラミックス回路基板の製造方法およびセラミックス回路基板
JP7124740B2 (ja) 温度センサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13864808

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13864808

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP