JP2017005149A - 基板、および、その製造方法 - Google Patents

基板、および、その製造方法 Download PDF

Info

Publication number
JP2017005149A
JP2017005149A JP2015118598A JP2015118598A JP2017005149A JP 2017005149 A JP2017005149 A JP 2017005149A JP 2015118598 A JP2015118598 A JP 2015118598A JP 2015118598 A JP2015118598 A JP 2015118598A JP 2017005149 A JP2017005149 A JP 2017005149A
Authority
JP
Japan
Prior art keywords
groove
solder
substrate
plating material
laser irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015118598A
Other languages
English (en)
Other versions
JP6468085B2 (ja
Inventor
太朗 井越
Taro Ikoshi
太朗 井越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015118598A priority Critical patent/JP6468085B2/ja
Publication of JP2017005149A publication Critical patent/JP2017005149A/ja
Application granted granted Critical
Publication of JP6468085B2 publication Critical patent/JP6468085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】はんだの濡れ広がりが抑制され、モールド樹脂との接合強度が高められた基板、および、その製造方法。【解決手段】はんだ30を介して電子素子20が搭載され、電子素子とともにモールド樹脂40によって被覆される基板であって、金属材料から成る母基板と、母基板をめっきするメッキ材料と、を有し、母基板におけるメッキ材料によって被覆された上面に、はんだを介して電子素子の搭載される搭載領域が設定され、搭載領域の周囲に、モールド樹脂の充填される溝部11がレーザ照射によって形成され、レーザ照射による熱伝導によって、溝部の縁部周囲のメッキ材料が酸化され、メッキ材料よりも溶融状態のはんだが濡れ広がり難くなっている。【選択図】図1

Description

本発明は、はんだを介して電子素子が搭載され、電子素子とともにモールド樹脂によって被覆される基板、および、その製造方法に関するものである。
特許文献1に示されるように、半導体チップがはんだを介してリードフレームに接合される半導体装置が知られている。このリードフレームには、レーザ照射によって溝部が形成されている。この溝部に溶融状態のはんだを流入させることで、はんだの濡れ広がりが抑制される。
特開2014−203947号公報
上記したように特許文献1に示される半導体装置では、レーザ照射によってはんだの濡れ広がりを抑制する溝部がリードフレームに形成されている。この溝部の少なくとも一部ははんだによって充填される。したがって、例えば半導体チップとリードフレームとをモールド樹脂によって被覆保護する場合、上記したように溝部の少なくとも一部がはんだによって充填されているため、溝部に充填されるモールド樹脂が少なくなる。そのため、リードフレームとモールド樹脂との接合強度を溝部によって高め難くなる虞がある。
そこで本発明は上記問題点に鑑み、はんだの濡れ広がりが抑制され、モールド樹脂との接合強度が高められた基板、および、その製造方法を提供することを目的とする。
上記した目的を達成するための開示された発明の1つは、はんだ(30)を介して電子素子(20)が搭載され、電子素子とともにモールド樹脂(40)によって被覆される基板であって、
金属材料から成る母基板(13)と、母基板をめっきするメッキ材料(14)と、を有し、
母基板におけるメッキ材料によって被覆された上面(13a)に、はんだを介して電子素子の搭載される搭載領域が設定され、
搭載領域の周囲に、モールド樹脂の充填される溝部(11)がレーザ照射によって形成され、
レーザ照射による熱伝導によって、溝部の縁部周囲のメッキ材料が酸化され、メッキ材料よりも溶融状態のはんだが濡れ広がり難くなっている。
これによれば、溶融状態のはんだ(30)が溝部(11)の縁部周囲に濡れ広がったとしても、酸化されたメッキ材料(14)によって、はんだ(30)の濡れ広がりを抑制することができる。また溝部(11)へのはんだ(30)の流入が抑制されるため、溝部(11)に充填されるモールド樹脂(40)が少なくなることが抑制される。この結果、基板(10)とモールド樹脂(40)との接合強度を溝部(11)によって高めることができる。
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけている。この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
第1実施形態に係る半導体装置の概略構成を示す断面図である。 リードの概略構成を示す上面図である。 めっきを説明するための断面図である。 レーザ照射によって実際に形成された溝部と、酸化領域を示す上面図である。 図5に示す溝部と酸化領域の長さを示すグラフである。 溝部の断面形状の各部位を示すモデル図である。 参考溝部の断面形状の各部位を示すモデル図である。 溝部と比較溝部の各部位で発生する熱応力の強さと方向を示すグラフ図である。
以下、本発明の基板を、パワーMOSFETを搭載するインナーリードに適用した場合の実施形態を図に基づいて説明する。
(第1実施形態)
図1〜図8に基づいて本実施形態に係る半導体装置を説明する。なお図2では、後述の溝部11,12の底を破線で示している。そして溝部11,12と酸化領域11aとを明示するため、これらにハッチングを施している。以下においては互いに直交の関係にある3方向を、x方向、y方向、z方向と示す。
図1および図2に示すように半導体装置100は、リード10、電子素子20、はんだ30、および、モールド樹脂40を有する。リード10に電子素子20がはんだ30を介して機械的に接合され、リード10、電子素子20、および、はんだ30それぞれがモールド樹脂40によって被覆保護されている。
リード10はいわゆるインナーリードであり、上記したようにモールド樹脂40によって被覆される。リード10の主面10aの表層には、モールド樹脂40との接合強度を高めるための溝部11,12が形成されている。図1に示すように溝部11,12は、自身の延びる方向に対して直交する断面形状がV字形状を成している。そして図2に示すように溝部11,12それぞれは主面10aにおいて環状を成している。溝部12によって囲まれた領域内に溝部11が形成されている。そして第1溝部11によって、電子素子20の搭載領域が規定されている。
搭載領域の全域がはんだ30によって覆われており、そのはんだ30の上に電子素子20が接合されている。なお後述するように搭載領域は、厳密に言えば第1溝部11によって規定されるわけではない。搭載領域は、第1溝部11の縁部に沿って環状に形成された酸化領域11aによって規定される。
図3に示すようにリード10は、母基板13と、母基板13の表面を覆うメッキ材料14と、を有する。図3では母基板13における電子素子20の搭載される搭載面13aのみにメッキ材料14を示しているが、実際には母基板13の全表面にメッキ材料14が形成されている。搭載面13aが特許請求の範囲に記載の上面に相当する。
母基板13は銅(Cu)若しくはその合金などの金属材料から成る。これに対してメッキ材料14は、ニッケル(Ni)を主成分として含んでいる。メッキ材料14は、母基板13の表面から順に積層されたNi層14a、Ni粗化層14b、および、Au層14cを有する。Ni層14aは、電気めっきによって母基板13の全表面に形成される。Ni粗化層14bは、Niから成る粒子をNi層14aの表面に吹き付けることで、Ni層14aの全表面に形成される。Au層14cは、パラジウム金をNi粗化層14bの表面形状(凹凸)に沿って、Ni粗化層14bの全表面に薄く形成することで成る。したがって溶融状態のはんだ30がリード10に塗布された場合、溶融状態のはんだ30は搭載領域内のAu層14cと接触することとなる。なおメッキ材料14の厚さTpはおよそ1μmである。
第1溝部11はリード10にレーザ照射することで形成される。このレーザ照射によって、上記のメッキ材料14と母基板13の一部が吹き飛んで除去されるとともに横へ押し上げられ、第1溝部11を構成する壁面が形成される。第1溝部11を構成する壁面は、外部に露出された母基板13、および、メッキ材料14である。これらはともに酸化しており、酸化していない母基板13およびメッキ材料14に比べて、はんだ30が濡れ難くなっている。
また上記したレーザ照射による熱伝導によって、第1溝部11の縁部周辺のメッキ材料14も酸化している。そしてその縁部には、レーザ照射によって吹き飛んだ、メッキ材料14と母基板13の一部が付着している。この付着物も酸化しており、はんだ30が濡れ難くなっている。この第1溝部11の縁部を構成する酸化したメッキ材料14、および、縁部に付着した上記の付着物によって、酸化領域11aが形成されている。
第1溝部11を挟み込む態様で環状を成す2つの酸化領域11aがリード10に形成されている。この2つの酸化領域11aの内の一方が第1溝部11によって囲まれ、他方が第1溝部11を囲んでいる。この2つの酸化領域11aの内、第1溝部11によって囲まれた領域に位置する方が、搭載領域を規定している。したがって以下においては特に断わらない限り、2つの酸化領域11aの内、搭載領域を規定する方を主として記載する。
第2溝部12はめっきを施す前の母基板13の表面に予め環状の凹部を形成することで成る。したがって第2溝部12を構成する壁面はメッキ材料14によって構成されている。ただし第2溝部12は、第1溝部11と同様にしてレーザ照射によって形成してもよい。この場合、第2溝部12を構成する壁面、および、その縁部は、酸化した母基板13およびメッキ材料14によって構成される。若しくは、メッキ材料14によって覆われた母基板13の表面の一部を凹ますことで、第2溝部12を形成してもよい。
電子素子20は、MOSFETやIGBTなどの能動素子である。本実施形態の電子素子20は、車両のヘッドランプへの通電を切り換えるスイッチ素子である。図示しないが、電子素子20にはワイヤが接続されており、このワイヤがアウターリードに接続されている。この接続構成により、アウターリードとワイヤとを介して、電子素子20がヘッドランプやドライバと電気的に接続されている。
はんだ30は電子素子20をリード10に接合するものである。はんだ30は鉛を含む、鉛はんだである。したがってはんだ30は鉛を含まないはんだ(鉛フリーはんだ)と比べて、Au層14cに対して濡れ性が良くなっている。
モールド樹脂40は、はんだ30を介してリード10に接合された電子素子20を被覆保護するものである。モールド樹脂40は電子素子20を覆うとともに、リード10とはんだ30も覆う。そしてモールド樹脂40はリード10の溝部11,12それぞれが構成する空間を充填し、溝部11,12を構成する壁面と接合される。これによりモールド樹脂40とリード10とにアンカー効果が生じ、モールド樹脂40がリード10から剥がれ難くなっている。なお、図1に示すようにモールド樹脂40はリード10の主面10aの反対側の裏面10bを被覆しない。したがって電子素子20にて生じた熱は、リード10の裏面10bから外部へと放熱される。
次に、本実施形態に係るリード10の製造方法を説明する。先ず、第2溝部12を成す環状の凹部の形成された母基板13を準備する。以上が準備工程である。
準備工程後、母基板13をNiを含む溶液に浸し、電気を印加して母基板13の表面にNiを堆積させる。こうすることで母基板13の表面にNi層14aを形成する。以上が電気めっき工程である。
電気めっき工程後、Ni層14aの表面に、Niから成る粒子を吹き付ける。こうすることで表面凹凸のあるNi粗化層14bをNi層14aに形成する。以上がNi粗化層形成工程である。
Ni粗化層形成工程後、Ni粗化層14bの表面凹凸に沿って、パラジウム金をNi粗化層14bの表面に薄く形成する。こうすることでNi粗化層14bと同様の表面凹凸を有するAu層14cを形成する。以上がAu層形成工程である。
以上の工程を経ることで、母基板13の表面にメッキ材料14が形成される。以上に示した電気めっき工程、Ni粗化層形成工程、および、Au層形成工程が特許請求の範囲に記載のメッキ工程に相当する。
Au層形成工程後、リード10にレーザを照射することで、第1溝部11を形成する。またレーザ照射の熱伝導によって、第1溝部11の縁部に酸化領域11aを形成する。図4に、実際に本発明者の行ったレーザ照射によって形成された第1溝部11と酸化領域11aを示す。第1溝部11の横幅Whはおよそ100μm、酸化領域11aの横幅Woはおよそ50μmである。上記したように第1溝部11と酸化領域11aとは環状を成している。そのために上記の横幅とは、主面10aにおいて第1溝部11と酸化領域11aそれぞれが延びる方向に対して直交する方向である。図4で言えば、横幅はx方向の長さに相当する。
上記の横幅Wh,Woそれぞれはレーザの周波数や走査スピードに依存する。その周波数としては例えば100kHz、走査スピードとしては例えば5mm/secを採用することができる。
図5に、レーザ照射によって形成された第1溝部11の詳細形状を示す。レーザ照射によって第1溝部11の中心が吹き飛んで除去され、母基板13の一部が露出している。またレーザ照射によって第1溝部11の一部が横に押し上げられて盛り上がっている。これにより第1溝部11はV字形状を成している。第1溝部11の最大高さHは主面10aからおよそ20μm、最大深さDは主面10aからおよそ15μmとなっている。なお図5に示す横幅Wh,Woは、図4に示す横幅Wh,Woに相当する。
上記したようにメッキ材料14の厚さTpはおよそ1μmである。本発明者が各種実験を行ったところ、最大深さDと厚さTpとの比がおよそ1:10以上の場合、溶融状態のはんだ30の濡れ広がりを抑制する酸化領域11aがリード10に形成されることが確認されている。
図5に示すように、V字形状を成す第1溝部11よりも離れた位置に凸部が形成されている。これは上記したようにレーザ照射によって飛散した母基板13やメッキ材料14の一部である。これは酸化領域11aにも付着している。
以上がレーザ照射工程である。以上の各工程を経ることで、リード10が製造される。
次に、本実施形態に係る半導体装置100の製造方法を説明する。まず、リード10の搭載領域に溶融状態のはんだ30を塗布する。搭載領域に塗布されたはんだ30は、搭載領域上を濡れ広がる。しかしながらはんだ30の濡れ広がりは上記の酸化領域11aによって阻止される。これによりはんだ30は酸化領域11aによって搭載領域上に貯留される。したがってはんだ30の塗布量は、調整可能となっている。はんだ30の塗布量は、電子素子20との接合強度に応じて決定される。以上がはんだ塗布工程である。
はんだ塗布工程後、溶融状態のはんだ30へ電子素子20を搭載する。そしてはんだ30を硬化する。こうすることで電子素子20をリード10に固定する。以上が固定工程である。
固定工程後、電子素子20とアウターリードとをワイヤで電気的に接続する。以上がワイヤボンディング工程である。
ワイヤボンディング工程後、電子素子20の搭載されたリード10とともにアウターリードの一部を金型のキャビティに挿入し、キャビティに溶融状態のモールド樹脂40を注入する。こうすることではんだ30を介して電子素子20の接続されたリード10をモールド樹脂40によって被覆する。以上がモールド工程である。
モールド工程後、モールド樹脂40を固化した後に、それを金型のキャビティから取り出す。以上が取り出し工程である。以上の工程を経ることで、半導体装置100が製造される。なお厳密に言えば、取り出し工程の時点において、インナーリードとしてのリード10とアウターリードとは一体的に連結されている。したがって取り出し工程後に両者を連結する連結部位を除去することで、両者が機械的に分離される。これにより図1に示す半導体装置100が製造される。
次に、本実施形態に係る半導体装置100の作用効果を説明する。上記したように、レーザ照射によって環状の第1溝部11がリード10に形成される。また第1溝部11の縁部に沿って、環状の酸化領域11aも形成される。これによれば、溶融状態のはんだ30が酸化領域11aまで濡れ広がったとしても、はんだ30の濡れ広がりを酸化領域11aによって抑制することができる。また第1溝部11へのはんだ30の流入が抑制されるため、第1溝部11に充填されるモールド樹脂40が少なくなることが抑制される。この結果、リード10とモールド樹脂40との接合強度を第1溝部11によって高めることができる。
上記したように第1溝部11の壁面は、酸化した母基板13と酸化したメッキ材料14の一部から構成されている。そのため、例え溶融状態のはんだ30が酸化領域11aを越えて第1溝部11に濡れ広がったとしても、はんだ30の濡れ広がりを第1溝部11によって抑制することができる。
さらに言えば、第1溝部11を挟み込む態様で環状を成す2つの酸化領域11aがリード10に形成されている。この2つの酸化領域11aの内の一方が第1溝部11によって囲まれ、他方が第1溝部11を囲んでいる。したがって、溶融状態のはんだ30が第1溝部11によって囲まれた酸化領域11aと第1溝部11を越えて、第1溝部11を囲む酸化領域11aに濡れ広がったとしても、はんだ30の濡れ広がりを、第1溝部11を囲む酸化領域11aによって抑制することができる。
またレーザ照射によって、母基板13およびメッキ材料14の一部が溶融して酸化し、第1溝部11の縁部周囲に飛散して付着している。これによれば、はんだ30の濡れ広がりを、酸化領域11aにおける酸化したメッキ材料14だけではなく、付着物(飛散物)によっても抑制することができる。
第1溝部11は搭載領域を囲むように環状を成している。これによって酸化領域11aも搭載領域を囲むように環状を成している。これによれば、搭載領域の周囲の一部にレーザ照射をすることで第1溝部11と酸化領域11aとが形成された構成と比べて、はんだ30の濡れ広がりを効果的に抑制することができる。また本実施形態に記載したように、搭載領域の全域にはんだ30を濡れ広がらせ、その充填量を調整することができる。これによりリード10と電子素子20とを接続するはんだ30の接続強度を調整することができる。
第1溝部11の延びる方向に対して直交する第1溝部11の断面形状がV字形状を成す。この構成による作用効果を、図6〜図8に基づいて説明する。図6は第1溝部11の断面形状をモデル化した図であり、第1溝部11の各部位p1〜p5を明示している。部位p1,p5は第1溝部11の縁を示し、部位p2,p4は第1溝部11の中腹を示す。そして第3部位p3は第1溝部11の底を示す。
図7は第1溝部11の作用効果を説明するための参考溝部の断面形状をモデル化した図であり、参考溝部の各部位p1〜p5を明示している。参考溝部は第1溝部11とは異なり、断面形状がU字形状を成している。部位p1,p5は参考溝部の縁を示し、部位p2,p4は参考溝部の中腹を示す。そして第3部位p3は参考溝部の底を示す。
図8は、第1溝部11と参考溝部それぞれの部位p1〜p5においてモールド樹脂40との線膨張係数差に起因して発生する熱応力を示す図である。実線棒グラフが第1溝部11とモールド樹脂40との接合界面にて生じる熱応力を示し、破線棒グラフが参考溝部とモールド樹脂40との接合界面にて生じる熱応力を示している。
図8の縦軸は任意単位であるが、プラスは、モールド樹脂40が接合界面から離れる方向に熱応力が接合界面で生じていることを示している。換言すれば、モールド樹脂40が溝部から剥離する方向に熱応力が接合界面で生じていることを示している。これとは逆にマイナスは、モールド樹脂40が接合界面へと向かう方向に熱応力が接合界面で生じていることを示している。換言すれば、モールド樹脂40が溝部へと押し付けられる方向に熱応力が接合界面で生じていることを示している。したがって図8は、棒グラフのプラス側の高さが高いほどにモールド樹脂40が溝部から剥がれ易く、棒グラフのマイナス側の高さが高いほどにモールド樹脂40が溝部から剥がれ難いことを示している。
図8に示すように、第3部位p3(溝部の底)では、第1溝部11は参考溝部よりもモールド樹脂が剥がれ易くなっている。しかしながら他の部位p1,p2,p4,p5では、第1溝部11は参考溝部よりもモールド樹脂が剥がれ難くなっている。特に第4部位p4では、モールド樹脂40の溝部へと押し付ける熱応力が参考溝部よりも第1溝部11の方が強くなっている。このような熱応力の差異は、第1溝部11の断面形状が参考溝部とは異なりV字形状を成すためである。
以上に示したように、第1溝部11の断面形状がV字形状を成すため、断面形状がU字形状の参考溝部と比べて、熱応力によってモールド樹脂40が第1溝部11から剥離することが抑制される。すなわち、モールド樹脂40がリード10から剥離することが抑制される。
なお、部位p1,p5において発生する熱応力、および、部位p2,p4において発生する熱応力が互いに異なるのは、部位p1,p2,p4,p5とはんだ30との遠近の差である。第1部位p1は第5部位p5よりもはんだ30に近く、第2部位p2は第4部位p4よりもはんだ30に近くなっている。
第1溝部11の他に、第2溝部12がリード10に形成されている。これによれば、リード10に第1溝部11のみが形成された構成と比べて、リード10とモールド樹脂40との接合強度を高めることができる。また第2溝部12も第1溝部11と同様にして断面形状がV字形状を成す。そのため第2溝部12の断面形状がU字形状の場合と比べて、熱応力によってモールド樹脂40が第2溝部12から剥離することが抑制される。すなわち、モールド樹脂40がリード10から剥離することが抑制される。
レーザ照射工程において、レーザをリード10に照射することで、第1溝部11とともに酸化領域11aを形成する。これによれば第1溝部11と酸化領域11aそれぞれを個別にリード10に形成する製造方法と比べて、製造が簡略化される。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態ではリード10に1つの第1溝部11が形成された例を示した。しかしながらリード10に複数の第1溝部11を同心円状に形成してもよい。
本実施形態ではリード10に第1溝部11の他に1つの第2溝部12が形成された例を示した。しかしながらリード10に第1溝部11が形成されていればよく、第2溝部12が形成されていなくともよい。また、リード10に形成される第2溝部12の数も限定されない。
本実施形態では溝部11,12それぞれの平面形状が環状である例を示した。しかしながら溝部11,12それぞれの平面形状は環状でなくともよい。
本実施形態では溝部11,12それぞれの断面形状がV字形状である例を示した。しかしながら溝部11,12それぞれの断面形状はV字形状でなくともよい。
本実施形態では電子素子20が車両のヘッドランプへの通電を切り換えるスイッチ素子である例を示した。しかしながら電子素子20としては上記例に限定されず、例えばインバータを構成するパワーMOSFETを採用することができる。
10…リード、11…第1溝部、13…母基板、13a…搭載面、14…メッキ材料、20…電子素子、30…はんだ、40…モールド樹脂、100…半導体装置

Claims (9)

  1. はんだ(30)を介して電子素子(20)が搭載され、前記電子素子とともにモールド樹脂(40)によって被覆される基板であって、
    金属材料から成る母基板(13)と、前記母基板をめっきするメッキ材料(14)と、を有し、
    前記母基板における前記メッキ材料によって被覆された上面(13a)に、前記はんだを介して前記電子素子の搭載される搭載領域が設定され、
    前記搭載領域の周囲に、前記モールド樹脂の充填される溝部(11)がレーザ照射によって形成され、
    前記レーザ照射による熱伝導によって、前記溝部の縁部周囲の前記メッキ材料が酸化され、前記メッキ材料よりも溶融状態の前記はんだが濡れ広がり難くなっている基板。
  2. 前記レーザ照射によって、前記母基板および前記メッキ材料の一部が溶融して酸化し、前記溝部の縁部周囲に飛散して付着している請求項1に記載の基板。
  3. 前記溝部は前記搭載領域を囲むように環状に形成されている請求項1または請求項2に記載の基板。
  4. 前記溝部の延びる方向に対して直交する前記溝部の断面形状がV字形状を成す請求項3に記載の基板。
  5. 前記母基板はCuから成り、
    前記メッキ材料の一部は、電気めっきによって前記母基板の全表面に形成されており、Niを主成分として含む請求項4に記載の基板。
  6. はんだ(30)を介して電子素子(20)が搭載され、前記電子素子とともにモールド樹脂(40)によって被覆される基板の製造方法であって、
    金属材料から成る母基板をメッキ材料によってめっきするメッキ工程と、
    前記母基板における前記メッキ材料によって被覆された上面(13a)に設定された、前記はんだを介して前記電子素子の搭載される搭載領域の周囲に、前記メッキ材料および前記母基板の一部をレーザ照射によって除去することで成る溝部(11)を形成するレーザ照射工程と、を有し、
    前記レーザ照射工程において、前記レーザ照射による熱伝導によって、前記溝部の縁部周囲の前記メッキ材料を酸化し、前記メッキ材料よりも溶融状態の前記はんだを濡れ広がり難くしている基板の製造方法。
  7. 前記レーザ照射工程において、前記レーザ照射によって、前記母基板および前記メッキ材料の一部を溶融して酸化し、前記溝部の縁部周囲に飛散して付着させる請求項6に記載の基板の製造方法。
  8. 前記レーザ照射工程において、前記搭載領域を囲むように前記溝部を環状に形成する請求項6または請求項7に記載の基板の製造方法。
  9. 前記レーザ照射工程において、前記溝部の延びる方向に対して直交する前記溝部の断面形状がV字形状を成すように前記レーザを前記母基板の上面に照射する請求項8に記載の基板の製造方法。
JP2015118598A 2015-06-11 2015-06-11 基板、および、その製造方法 Active JP6468085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015118598A JP6468085B2 (ja) 2015-06-11 2015-06-11 基板、および、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015118598A JP6468085B2 (ja) 2015-06-11 2015-06-11 基板、および、その製造方法

Publications (2)

Publication Number Publication Date
JP2017005149A true JP2017005149A (ja) 2017-01-05
JP6468085B2 JP6468085B2 (ja) 2019-02-13

Family

ID=57752305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015118598A Active JP6468085B2 (ja) 2015-06-11 2015-06-11 基板、および、その製造方法

Country Status (1)

Country Link
JP (1) JP6468085B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックIpマネジメント株式会社 半導体装置
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
JP2019087669A (ja) * 2017-11-08 2019-06-06 トヨタ自動車株式会社 半導体装置
CN110429073A (zh) * 2018-05-01 2019-11-08 富士电机株式会社 半导体模块以及半导体模块的制造方法
CN110544681A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
JP2019212808A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置の製造方法
CN113366629A (zh) * 2019-02-01 2021-09-07 三菱电机株式会社 半导体装置及其制造方法和电力变换装置
JP2021145081A (ja) * 2020-03-13 2021-09-24 日立Astemo株式会社 半導体装置の製造方法および半導体装置
US11587879B2 (en) 2020-01-23 2023-02-21 Fuji Electric Co., Ltd. Electronic apparatus and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163204A (ja) * 1997-11-28 1999-06-18 Fujitsu Ltd 半導体装置及びその実装構造
JP2011187996A (ja) * 2002-07-01 2011-09-22 Renesas Electronics Corp 半導体装置
JP2012191021A (ja) * 2011-03-11 2012-10-04 Sanken Electric Co Ltd 半導体モジュール
WO2013031944A1 (ja) * 2011-08-31 2013-03-07 京セラクリスタルデバイス株式会社 圧電装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
JP2014203947A (ja) * 2013-04-04 2014-10-27 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163204A (ja) * 1997-11-28 1999-06-18 Fujitsu Ltd 半導体装置及びその実装構造
JP2011187996A (ja) * 2002-07-01 2011-09-22 Renesas Electronics Corp 半導体装置
JP2012191021A (ja) * 2011-03-11 2012-10-04 Sanken Electric Co Ltd 半導体モジュール
WO2013031944A1 (ja) * 2011-08-31 2013-03-07 京セラクリスタルデバイス株式会社 圧電装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
JP2014203947A (ja) * 2013-04-04 2014-10-27 株式会社デンソー 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017169485A1 (ja) * 2016-03-30 2018-07-12 パナソニックIpマネジメント株式会社 半導体装置
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックIpマネジメント株式会社 半導体装置
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法
CN111095545A (zh) * 2017-09-05 2020-05-01 新电元工业株式会社 半导体装置
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
CN111095545B (zh) * 2017-09-05 2023-10-20 新电元工业株式会社 半导体装置
US10985092B2 (en) 2017-09-05 2021-04-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2019087669A (ja) * 2017-11-08 2019-06-06 トヨタ自動車株式会社 半導体装置
CN110429073A (zh) * 2018-05-01 2019-11-08 富士电机株式会社 半导体模块以及半导体模块的制造方法
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
CN110544681A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
JP2019212808A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置の製造方法
CN113366629A (zh) * 2019-02-01 2021-09-07 三菱电机株式会社 半导体装置及其制造方法和电力变换装置
US11587879B2 (en) 2020-01-23 2023-02-21 Fuji Electric Co., Ltd. Electronic apparatus and manufacturing method thereof
JP2021145081A (ja) * 2020-03-13 2021-09-24 日立Astemo株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP6468085B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
JP6468085B2 (ja) 基板、および、その製造方法
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6150938B2 (ja) 半導体装置
JP6078948B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
JP6076675B2 (ja) 半導体装置
JP3748849B2 (ja) 樹脂封止型半導体装置
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
JP5321601B2 (ja) 半導体装置
JP6266168B2 (ja) 半導体装置
JP6095997B2 (ja) 樹脂封止型半導体装置の製造方法
WO2018173511A1 (ja) 半導体装置
JP6485397B2 (ja) 電子装置及びその製造方法
JP2018160653A (ja) 半導体装置
JP6008750B2 (ja) 半導体装置
JP2019091922A (ja) 半導体装置
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP3812549B2 (ja) 半導体装置
JP2010283252A (ja) 半導体装置およびその製造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP5381401B2 (ja) 半導体装置およびその製造方法
WO2015079834A1 (ja) 半導体装置
KR200483254Y1 (ko) 반도체 패키지
JP5104020B2 (ja) モールドパッケージ
JP6375809B2 (ja) 半導体装置、および、その製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R151 Written notification of patent or utility model registration

Ref document number: 6468085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250