JP7037368B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7037368B2
JP7037368B2 JP2018000954A JP2018000954A JP7037368B2 JP 7037368 B2 JP7037368 B2 JP 7037368B2 JP 2018000954 A JP2018000954 A JP 2018000954A JP 2018000954 A JP2018000954 A JP 2018000954A JP 7037368 B2 JP7037368 B2 JP 7037368B2
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
end surface
outer end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018000954A
Other languages
English (en)
Other versions
JP2019121698A (ja
Inventor
真人 池田
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018000954A priority Critical patent/JP7037368B2/ja
Priority to US16/238,077 priority patent/US10707154B2/en
Publication of JP2019121698A publication Critical patent/JP2019121698A/ja
Application granted granted Critical
Publication of JP7037368B2 publication Critical patent/JP7037368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、複数のリードを含むリード群、リードに搭載された半導体素子、およびリード群と半導体素子との少なくとも一部ずつを覆う封止樹脂を備えた半導体装置が開示されている。
再公表２０１５／１４５６５１号公報
半導体装置をはんだを用いて回路基板等に実装する場合、リードのより多くの領域に、はんだが付着することが実装信頼性を向上させる観点から好ましい。
本発明は、上記した事情のもとで考え出されたものであって、実装信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、複数のリードを含むリード群と、半導体素子と、前記リード群および前記半導体素子の少なくとも一部ずつを覆う封止樹脂と、を備えた半導体装置であって、前記封止樹脂は、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面の間に位置し且つ前記厚さ方向に沿う樹脂端面と、を有し、前記リード群は、前記樹脂裏面から露出するリード裏面および前記樹脂端面から露出するリード外端面を有する周端リードを含み、前記リード外端面は、前記厚さ方向と直角である方向において前記樹脂端面に対して内方に位置しており、前記封止樹脂は、前記樹脂端面と前記リード外端面とに接し且つ前記厚さ方向において前記樹脂裏面と同じ側を向く樹脂内天面を有することを特徴としている。
本発明の好ましい実施の形態においては、前記リード裏面を覆う裏面部を有するめっき層を備えており、前記リード外端面は、前記めっき層から露出している。
本発明の好ましい実施の形態においては、前記めっき層は、前記リード外端面に対して突出する突出部を含む。
本発明の好ましい実施の形態においては、前記突出部の先端縁は、前記厚さ方向視において前記樹脂端面と重なる。
本発明の好ましい実施の形態においては、前記突出部は、前記リード外端面に接し且つ前記厚さ方向において前記樹脂主面と同じ側を向く露出面を有する。
本発明の好ましい実施の形態においては、前記封止樹脂は、前記樹脂端面、前記樹脂内天面および前記露出面に接し且つ前記厚さ方向と直角である方向に沿う一対の樹脂内側面を有する。
本発明の好ましい実施の形態においては、前記リード外端面は、前記厚さ方向に沿う平坦面である。
本発明の好ましい実施の形態においては、前記周端リードは、前記樹脂主面と同じ側を向くリード主面を有しており、前記リード外端面は、前記リード主面に繋がる。
本発明の好ましい実施の形態においては、前記リード外端面は、前記リード裏面に繋がる。
本発明の好ましい実施の形態においては、前記突出部は、前記裏面部に繋がっている。
本発明の好ましい実施の形態においては、前記周端リードは、前記リード裏面に繋がり且つ前記厚さ方向に沿うリード内側面と、前記リード内側面と前記リード外端面との間に介在し且つ前記厚さ方向において前記リード裏面と同じ側を向くリード内天面と、を有する。
本発明の好ましい実施の形態においては、前記めっき層は、前記裏面部に繋がり且つ前記リード内側面を覆う内側面部と、前記内側面部に繋がり且つ前記リード内天面を覆う内天面部と、を有する。
本発明の好ましい実施の形態においては、前記突出部は、前記内天面部に繋がっている。
本発明の好ましい実施の形態においては、前記周端リードは、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記めっき層は、Ｓｎを含む。
本発明の好ましい実施の形態においては、前記リード群は、前記半導体素子が搭載され且つ前記周端リードから離間したアイランドリードを含んでおり、前記半導体素子は、ワイヤによって前記周端リードと接続されている。
本発明の好ましい実施の形態においては、前記封止樹脂は、前記厚さ方向視において矩形状であり、４つの前記樹脂端面を有しており、前記リード群は、前記４つの樹脂端面に沿って配置された複数の周端リードを含む。
本発明の第２の側面によって提供される半導体装置の製造方法は、リード群を含むリードフレームに半導体素子を搭載する工程と、前記リードフレームおよび前記半導体素子の少なくとも一部ずつを覆う樹脂体を形成する工程と、前記リードフレームのうち前記樹脂体から露出する部分にめっき層を形成する工程と、前記リードフレームおよび前記樹脂体を切断することにより、樹脂端面を有する封止樹脂および前記樹脂端面から露出するリード外端面を有する周端リードを含むリード群を形成する工程と、前記封止樹脂および前記めっき層を除去する度合いよりも前記周端リードを除去する度合いが大きいエッチング処理によって、前記リード外端面を前記樹脂端面に対して奥方に凹ませる工程と、を備えることを特徴としている。
本発明によれば、半導体装置の実装信頼性を向上させることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に係る半導体装置を示す平面図である。 本発明の第１実施形態に係る半導体装置を示す要部平面図である。 本発明の第１実施形態に係る半導体装置を示す底面図である。 図１のＩＶ－ＩＶ線に沿う断面図である。 本発明の第１実施形態に係る半導体装置を示す要部斜視図である。 図５のＶＩ－ＶＩ線に沿う要部断面図である。 図５のＶＩＩ－ＶＩＩ線に沿う要部断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す要部斜視図である。 図９のＸ－Ｘ線に沿う要部断面図である。 図９のＸＩ－ＸＩ線に沿う要部断面図である。 本発明の第１実施形態に係る半導体装置の使用例を示す要部断面図である。 本発明の第１実施形態に係る半導体装置の第１変形例を示す要部断面図である。 本発明の第１実施形態に係る半導体装置の第２変形例を示す要部断面図である。 本発明の第１実施形態に係る半導体装置の第２変形例の製造方法を示す要部斜視図である。 図１５のＸＶＩ－ＸＶＩ線に沿う要部断面図である。 本発明の第２実施形態に係る半導体装置を示す要部断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第２実施形態に係る半導体装置の使用例を示す要部断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
＜第１実施形態＞
図１～図５は、本発明の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、リード群１、めっき層２、半導体素子３、複数のワイヤ４および封止樹脂５を備えている。本実施形態の半導体装置Ａ１は、いわゆるＱＦＮ（Quad Flat Non-leaded package）タイプのパッケージであるが、本発明に係る半導体装置はこれに限定されず、たとえばＳＯＮ（Small Outline Non-leaded package）等の様々なタイプのパッケージを採用しうる。
図１は、半導体装置Ａ１を示す平面図である。図２は、半導体装置Ａ１を示す要部平面図である。図３は、半導体装置Ａ１を示す底面図である。図４は、図１のＩＶ－ＩＶ線に沿う断面図である。図５は、半導体装置Ａ１を示す要部斜視図である。なお、図２においては、理解の便宜上、封止樹脂５を想像線で示している。図５における二点鎖線は、全体における要部の境界を示している。これらの図において、ｚ方向は、厚さ方向に相当する。
リード群１は、複数のリードを含むものであり、半導体素子３を支持するとともに、半導体素子３への導通経路を構成するものである。本実施形態においては、リード群１は、アイランドリード１１と複数の周端リード１２とを含む。リード群１の材質は特に限定されず、半導体素子３の支持や導通経路の構成に適した種々の金属が用いられる。リード群１を構成する金属としては、例えば、Ｃｕ、Ｎｉ、Ｆｅ等が挙げられる。以降においては、リード群１がＣｕからなる場合を例に説明する。また、リード群１のｚ方向厚さは、特に限定されず、たとえば、０．０８ｍｍ～０．５ｍｍであり、代表的な厚さとして、０．１ｍｍ、０．１５ｍｍ、０．２ｍｍが挙げられる。
アイランドリード１１は、半導体装置Ａ１のｚ方向視における略中央に配置されており、半導体素子３が搭載されている。アイランドリード１１は、主面１１１および裏面１１２を有する。主面１１１は、ｚ方向一方側（図４における図中上側）を向いており、半導体素子３が搭載されている。裏面１１２は、ｚ方向他方側（図４における図中下側）を向いている。本実施形態のアイランドリード１１は、ｚ方向視において矩形状であり、主面１１１および裏面１１２は、矩形状である。図示された例においては、主面１１１は、裏面１１２よりも大きい。
複数の周端リード１２は、アイランドリード１１から離間しており、複数のワイヤ４を介して半導体素子３と導通している。本実施形態においては、複数の周端リード１２は、ｘ方向に沿う２列と、ｙ方向に沿う２列とをなすように、ｚ方向視において略矩形環状に配置されている。
図５～図７は、複数の周端リード１２のうちｙ方向に沿って配列されたものを示している。複数の周端リード１２のうちｘ方向に沿って配列されたものも、図５～図７に示す周端リード１２と同様の構成であり、図中におけるｘ方向とｙ方向とを入れ替えることにより、その構成が理解される。
図５～図７に図示された周端リード１２は、リード主面１３、リード裏面１４、リード外端面１５、リード内端面１６および一対のリード側面１７を有する。
リード主面１３は、ｚ方向において一方側（図６における図中上側）に位置する面である。図示された例においては、リード主面１３は、平坦な面である。リード主面１３の形状は特に限定されず、図示された例においては、ｘ方向に長く延びる形状である。
リード裏面１４は、ｚ方向においてリード主面１３とは反対側の他方側（図６における図中下側）に位置する面である。図示された例においては、リード裏面１４は、平坦な面である。リード裏面１４の形状は特に限定されず、図示された例においては、ｘ方向に長く延びる形状である。また、本実施形態においては、リード裏面１４のｘ方向寸法は、リード主面１３のｘ方向寸法よりも小さい。
リード外端面１５は、ｘ方向一方側（図６における図中左側）に位置する面である。図示された例においては、リード外端面１５は、ｘ方向に対して直角である平坦な面である。また、本実施形態においては、リード外端面１５は、リード主面１３とリード裏面１４とに繋がっている。
後述するように、リード外端面１５は、たとえばエッチングによって表面の酸化銅が除去された面である。このため、リード外端面１５は、単に切断によって形成された金属面等と比較して、凹凸が少ない滑らかな面である。また、リード外端面１５には、たとえば酸化を抑制するための酸化防止膜を設けてもよい。この酸化防止膜は、所定の膜材料を塗布することによって形成されるものであり、たとえば半導体装置Ａ１を実装する際にはんだ付けされると、揮発等によって除去可能なものである。
リード内端面１６は、ｘ方向他方側（図６における図中右側）に位置する面である。リード内端面１６は、リード主面１３およびリード裏面１４に繋がっている。本実施形態においては、リード裏面１４のｘ方向寸法が、リード主面１３のｘ方向寸法よりも小さいことに対応して、リード内端面１６は、第１部１６１、第２部１６２、第３部１６３および第４部１６４を有する。
第１部１６１は、リード主面１３に繋がっており、ｘ方向他方側（図６における図中右側）を向く部分である。第２部１６２は、リード裏面１４に繋がっており、ｘ方向他方側（図６における図中右側）を向く部分である。第３部１６３は、第１部１６１と第２部１６２との間に位置しており、第１部１６１に繋がっている。第３部１６３は、ｚ方向においてリード裏面１４と同じ側を向く面である。第４部１６４は、第２部１６２と第３部１６３との間に介在している。第４部１６４は、凹曲面からなる。
一対のリード側面１７は、周端リード１２のｙ方向両側に設けられた面である。リード側面１７は、リード主面１３とリード裏面１４とに繋がっている。リード側面１７の具体的な形状等は特に限定されない。図示された例においては、リード側面１７は、曲面部１７１および曲面部１７２を有する。曲面部１７１は、リード裏面１４に繋がっており、ｙ方向内方に凹み、ｘ方向に延びる凹曲面である。曲面部１７２は、リード主面１３と曲面部１７１とに繋がっており、ｙ方向内方に凹み、ｘ方向に延びる凹曲面である。
めっき層２は、リード群１の酸化等を抑制したり、半導体装置Ａ１を実装する際にはんだの付着を促進したりすることを目的に設けられている。めっき層２の材質は特に限定されず、リード群１の材質よりもはんだ濡れ性が良好な材質が好ましく、たとえばＳｎを含む。また、めっき層２の厚さは特に限定されず、たとえば３～２０μｍであり、代表的な厚さとして、１０μｍが挙げられる。本実施形態においては、めっき層２は、裏面部２１および複数の裏面部２２を有する。
図３および図４に示すように、裏面部２１は、アイランドリード１１の裏面１１２を覆う部分である。図示された例においては、裏面部２１は、アイランドリード１１の裏面１１２のすべてを覆っている。
図３～図６に示すように、複数の裏面部２２は、複数の周端リード１２のリード裏面１４を各別に覆っている。図示された例においては、裏面部２２は、リード裏面１４のすべてを覆っている。また、裏面部２２は、突出部２２１を有する。図５および図６に示された裏面部２２の場合、突出部２２１は、リード外端面１５のｚ方向下端からｘ方向に突出している。突出部２２１の形状は特に限定されず、図示された例においては、突出部２２１は、リード外端面１５のｚ方向下端のｙ方向全長にわたる部分から突出している。また、突出部２２１のｘ方向先端は、ｙ方向に沿っている。
突出部２２１は、露出面２２２を有する。露出面２２２は、突出部２２１のうちｚ方向一方側（図６における図中上側、リード主面１３が向く側）を向いている。
半導体素子３は、半導体装置Ａ１が果たすべき機能を発揮する素子である。半導体素子３の種類は特に限定されず、各種の集積回路素子や能動機能素子、受動機能素子等が適宜選択される。図２および図４に示すように、本実施形態においては、半導体素子３は、ｚ方向視矩形状である。
半導体素子３は、主面３１および裏面３２を有する。主面３１は、ｚ方向一方側（図４における図中上側）を向く面である。裏面３２は、ｚ方向において主面３１とは反対側を向く面である。本実施形態においては、半導体素子３は、アイランドリード１１の主面１１１に搭載されている。具体的には、半導体素子３の裏面３２が、接合層３９によって主面１１１に接合されている。接合層３９は、一般的な絶縁性接合材または導電性接合材からなる。
複数のワイヤ４は、半導体素子３とリード群１とを導通させるためのものである。本実施形態においては、半導体素子３の主面３１に形成された複数の電極パッド（図示略）と複数の周端リード１２のリード主面１３とが、複数のワイヤ４によって各別に接続されている。ワイヤ４の材質は特に限定されず、Ａｕ、Ａｌ、Ｃｕ等が挙げられる。本実施形態においては、ワイヤ４は、たとえばＡｕからなる。
封止樹脂５は、リード群１および半導体素子３の少なくとも一部を覆い、これらを保護するためのものである。また、封止樹脂５は、複数のワイヤ４を覆っている。封止樹脂５の材質は特に限定されず、たとえばエポキシ樹脂等の絶縁性樹脂からなる。本実施形態においては、封止樹脂５は、ｚ方向視において矩形状であり、ｚ方向を厚さ方向とする偏平な形状である。
図１および図３～図７に示すように、封止樹脂５は、樹脂主面５１、樹脂裏面５２および複数の樹脂端面５３を有する。樹脂主面５１は、ｚ方向一方側（図４における図中上側）を向く面である。図示された例においては、樹脂主面５１は、ｚ方向に対して直角である平坦な面である。樹脂裏面５２は、ｚ方向において樹脂主面５１とは反対側を向く面である。図示された例においては、樹脂裏面５２は、ｚ方向に対して直角である平坦な面である。複数の樹脂端面５３は、樹脂主面５１および樹脂裏面５２の間に位置し、ｚ方向に沿う面である。本実施形態においては、封止樹脂５は、４つの樹脂端面５３を有する。４つの樹脂端面５３は、ｘ方向に離間しｙ方向に沿う一対の樹脂端面５３と、ｙ方向に離間し且つｘ方向に沿う一対の樹脂端面５３と、からなる。
図１、図３および図４に示すように、封止樹脂５は、アイランドリード１１のうち裏面１１２を除く部分を覆っている。裏面１１２は、封止樹脂５から露出している。図示された例においては、裏面１１２は、樹脂裏面５２と面一である。めっき層２の裏面部２１は、アイランドリード１１のうち封止樹脂５から露出した部分のすべて、すなわち裏面１１２のすべてを覆っている。
図５～図７に示すように、封止樹脂５は、周端リード１２のリード主面１３、リード内端面１６および一対のリード側面１７を覆っている。周端リード１２のリード裏面１４およびリード外端面１５は、封止樹脂５から露出している。リード裏面１４は、樹脂裏面５２と面一である。封止樹脂５は、１つの周端リード１２に対応して樹脂内天面５５および一対の樹脂内側面５４を有している。すなわち、リード群１が複数の周端リード１２を含む構成であることから、封止樹脂５は、複数の樹脂内天面５５と複数対の樹脂内側面５４とを有する。なお、周端リード１２について説明したとおり、図５～図７は、複数の周端リード１２のうちｙ方向に沿って配列されたものおよびこれを覆う封止樹脂５の一部を示している。複数の周端リード１２のうちｘ方向に沿って配列されたものおよびこれを覆う封止樹脂５の一部も、図５～図７に示す周端リード１２およびこれを覆う封止樹脂５の一部と同様の構成であり、図中におけるｘ方向とｙ方向とを入れ替えることにより、その構成が理解される。
樹脂内天面５５は、樹脂端面５３とリード外端面１５とに接しており、ｚ方向において樹脂裏面５２と同じ側を向いている。図示された例においては、樹脂内天面５５は、ｚ方向に対して直角である平坦な面である。また、樹脂内天面５５は、ｙ方向に細長く延びる長矩形状である。樹脂内天面５５は、リード外端面１５の上端縁の全長に接している。
一対の樹脂内側面５４は、樹脂端面５３、樹脂内天面５５およびリード外端面１５に接しており、ｙ方向に互いに離間しており、各々がｘ方向に沿っている。一対の樹脂内側面５４は、ｘ方向視においてリード外端面１５を挟んでｙ方向に離間している。一対の樹脂内側面５４の形状は特に限定されず、図示された例においては、ｘ方向視において一対のリード側面１７と略一致する形状である。樹脂内側面５４は、リード外端面１５のｙ方向側端縁の全長に接している。
樹脂内側面５４は、曲面部５４１および曲面部５４２を有する。曲面部５４１は、樹脂裏面５２およびめっき層２の突出部２２１の露出面２２２に繋がっており、ｙ方向内方に凸であり、ｘ方向に沿った形状である凸曲面からなる。曲面部５４２は、曲面部５４１と樹脂内天面５５とに繋がっており、ｙ方向内方に凸であり、ｘ方向に沿った形状である凸曲面からなる。
図示された例においては、樹脂内天面５５、一対の樹脂内側面５４および露出面２２２のｘ方向寸法は、略同じである。
次に、半導体装置Ａ１の製造方法の一例について、図８～図１１を参照しつつ以下に説明する。
まず、図８に示すように、リード群１を形成するためのリードフレーム１０を用意する。リードフレーム１０は、複数の半導体装置Ａ１を形成し得る複数のリード群１を含んでおり、これらが図示しない枠状部材等によって連結されている。リードフレーム１０に含まれる複数のアイランドリード１１に接合層３９を用いて複数の半導体素子３を搭載する。また、半導体素子３とリードフレーム１０とに複数のワイヤ４をボンディングする。
次いで、リードフレーム１０および複数の半導体素子３の少なくとも一部ずつを覆う樹脂体５０を形成する。樹脂体５０の形成は、たとえば、リードフレーム１０、複数の半導体素子３および複数のワイヤ４を覆う金型を用いて、この金型のキャビティーに樹脂材料を注入し、これを硬化させることによって行う。これにより、樹脂主面５１および樹脂裏面５２を有する樹脂体５０が得られる。アイランドリード１１の裏面１１２は、樹脂体５０の樹脂裏面５２から露出している。図８は、リードフレーム１０に含まれるリード部材１２０を示している。リード部材１２０は、周端リード１２となるものであり、上述したリード主面１３、リード裏面１４、リード内端面１６および一対のリード側面１７を有している。また、リード部材１２０のリード裏面１４は、樹脂裏面５２から露出しており、樹脂裏面５２と面一である。
次に、リードフレーム１０のうち樹脂体５０から露出する部分にめっき層２を形成する。めっき層２を形成するめっき法は特に限定されず、たとえば電解めっきを用いる。これにより、アイランドリード１１の裏面１１２を覆う裏面部２１と、リード部材１２０のリード裏面１４を覆う裏面部２２とを含むめっき層２が形成される。
次に、リードフレーム１０および樹脂体５０を切断する。この切断は、たとえば図示されたダイシングブレードＤｂによってリードフレーム１０および樹脂体５０をｚ方向全長にわたって行う。この切断により、樹脂体５０は、図９～図１１に示すように、各々が樹脂端面５３を有する複数の封止樹脂５となる。また、リード部材１２０は、各々がリード外端面１５を有する周端リード１２となる。この切断の結果、アイランドリード１１と複数の周端リード１２とを含むリード群１が形成される。図示された例の図示された状態においては、樹脂端面５３とリード外端面１５とは、面一である。また、めっき層２の裏面部２２の先端面が、樹脂端面５３およびリード外端面１５と面一となりうる。
次いで、図１０および図１１に示すように、封止樹脂５およびめっき層２を除去する度合いよりも周端リード１２を除去する度合いが大きいエッチング処理によって、リード外端面１５を樹脂端面５３に対して奥方に凹ませる。これにより、図５～図７に示すリード外端面１５が得られる。リード外端面１５が樹脂端面５３から凹む距離（図５におけるｘ方向距離）は、エッチングに用いるエッチング液や温度および浸漬時間によって適宜設定される。図示された例においては、リード外端面１５が凹む距離は、たとえば５μｍ～１０μｍである。
また、このエッチングにより、封止樹脂５に樹脂内天面５５および一対の樹脂内側面５４が形成される。樹脂内天面５５は、封止樹脂５のうち周端リード１２のアイランドリード１１に接していた部分である。一対の樹脂内側面５４は、封止樹脂５のうち周端リード１２の一対のリード側面１７に接していた部分である。
また、このエッチングにより、めっき層２に露出面２２２を有する突出部２２１が形成される。突出部２２１（露出面２２２）は、周端リード１２のリード裏面１４のうちエッチングによって除去された部分に接していた部分である。
この後は、たとえばリード外端面１５に酸化防止膜を設ける等の処理を経ることにより、半導体装置Ａ１が得られる。
次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用について説明する。
本実施形態によれば、図５～図６に示すように、周端リード１２は、樹脂端面５３から露出するリード外端面１５を有する。リード外端面１５は、封止樹脂５に樹脂内天面５５が形成される程度に樹脂端面５３に対して凹んでいる。このようなリード外端面１５は、たとえば樹脂端面５３と面一な状態を経た後に、エッチング等によって凹まされることにより形成される。このため、リード外端面１５の表面には、酸化膜等が存在しにくく、意図しない凹凸等を有する可能性が低い。これにより、図１２に示すように、半導体装置Ａ１を基板９１に実装する際に、はんだ９９を介して配線パターン９２に半導体装置Ａ１を接合すると、はんだ９９をリード外端面１５と封止樹脂５（樹脂内天面５５）との境界に至る領域に付着させることが可能である。これにより、周端リード１２のより多くの領域にはんだ９９を付着させることが可能であり、半導体装置Ａ１の実装信頼性を高めることができる。
周端リード１２は、めっき層２の裏面部２２によって覆われている。めっき層２は、周端リード１２よりもはんだ濡れ性が良好な材質からなる。このため、はんだ９９によって半導体装置Ａ１をより確実に実装することができる。
裏面部２２は、突出部２２１を有する。図１２に示す例においては、突出部２２１は、リード外端面１５からｘ方向に突出している。このような構造により、めっき層２とはんだ９９との接合面積を増大させることができる。また、突出部２２１は、はんだ９９に食い込んだような状態となるため、接合強度を高めるのに好ましい。また、突出部２２１が露出面２２２を有することにより、接合強度をさらに高めることができる。
突出部２２１の先端縁は、ｚ方向視において樹脂端面５３と重なっている。このため、突出部２２１は、リード外端面１５から突出するものの、樹脂端面５３から大きく突出するものではない。これにより、はんだ９９を介して突出部２２１のみに過大な力が作用することを回避可能である。
封止樹脂５が一対の樹脂内側面５４を有することにより、樹脂内天面５５および一対の樹脂内側面５４に囲まれた領域にはんだ９９が入り込むような構造が実現される。これは、実装強度の向上に好ましい。
リード外端面１５が平坦な面であることにより、溶融したはんだ９９をよりスムーズに付着させることができる。
リード外端面１５がリード主面１３およびリード裏面１４に繋がる面であることにより、ｘ方向視において、はんだ９９をリード裏面１４からリード主面１３と略同じ高さまで付着させることが可能である。これは、はんだ９９のリード外端面１５への付着高さが、周端リード１２のｚ方向寸法と同じ程度となることを意味しており、接合強度の向上に好適である。
図９～図１１に示すように、樹脂体５０およびリード部材１２０を切断することにより、互いに面一である樹脂端面５３およびリード外端面１５を形成した後に、リード外端面１５のみを選択的に除去することにより、樹脂端面５３から凹んだリード外端面１５を確実に形成することができる。また、エッチングによれば、リード外端面１５が樹脂端面５３から凹む寸法を所望の寸法に仕上げるのに好ましい。
図１３～図２２は、本発明の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜第１実施形態 第１変形例＞
図１３は、半導体装置Ａ１の第１変形例を示す要部断面図である。本変形例の半導体装置Ａ１１においては、リード外端面１５が曲面である。より具体的には、リード外端面１５は、ｘ方向に緩やかに膨出する凸曲面にである。リード外端面１５は、一対の樹脂内側面５４に近づくほど、ｘ方向内方に位置する形状である。
本変形例によっても、半導体装置Ａ１１の実装信頼性を高めることができる。また、本変形例から理解されるように、リード外端面１５を凹ますためのエッチングの処理条件等によって、リード外端面１５の具体的な形状は種々に設定される。
＜第１実施形態 第２変形例＞
図１４は、半導体装置Ａ１の第２変形例を示す要部断面図である。本変形例の半導体装置Ａ１２は、リード外端面１５がｘ方向に対して僅かに傾いている。より具体的には、リード外端面１５は、ｙ方向図中左側から図中右側に向かうほど、ｘ方向内方に位置するように傾いている。
図１５および図１６は、半導体装置Ａ１２の製造方法の一工程を示している。これらの図は、上述した樹脂体５０およびリード部材１２０が切断された状態を示している。本変形例においては、切断条件等に起因して、周端リード１２にばり１９が形成されている。ばり１９は、周端リード１２の一部が切断時の剪断応力等によって、樹脂端面５３に付着するように延出された部分である。このようなばり１９を有する周端リード１２にエッチングを施すと、ばり１９が形成された側（ｙ方向における図中左側）が、相対的に除去の進展が遅れることとなる。これにより、半導体装置Ａ１２においては、図１４に示した傾いたリード外端面１５形成されうる。
＜第２実施形態＞
図１７は、本発明の第２実施形態に係る半導体装置を示す要部断面図である。本実施形態の半導体装置Ａ２は、周端リード１２の構成が上述した実施形態と異なっている。
本実施形態においては、周端リード１２は、リード内側面１５１およびリード内天面１５２を有する。リード内側面１５１は、リード裏面１４に繋がっており、ｚ方向に沿った面である。リード内側面１５１は、ｘ方向においてリード外端面１５よりも内方に位置している。リード内天面１５２は、リード内側面１５１のｚ方向上端縁とリード外端面１５のｚ方向下端縁とに繋がっている。図示された例においては、リード内天面１５２は、ｚ方向下方を向いている。なお、リード内側面１５１とリード内天面１５２との間に曲面部分が介在する構成であってもよい。
本実施形態においては、めっき層２は、内側面部２３および内天面部２４を有する。内側面部２３は、裏面部２２に繋がっており、周端リード１２のリード内側面１５１を覆っている。内天面部２４は、内側面部２３に繋がっており、周端リード１２のリード内天面１５２を覆っている。
また、本実施形態のめっき層２は、突出部２４１を有する。突出部２４１は、上述した実施形態の突出部２２１と同様に、リード外端面１５のｚ方向下端からｘ方向に突出している。突出部２４１の形状は特に限定されず、図示された例においては、突出部２４１は、リード外端面１５のｚ方向下端のｙ方向全長にわたる部分から突出している。また、突出部２４１のｘ方向先端は、ｙ方向に沿っている。
突出部２４１は、露出面２４２を有する。露出面２４２は、突出部２４１のうちｚ方向一方側（図１７における図中上側、リード主面１３が向く側）を向いている。
図１８～図２１は、半導体装置Ａ２の製造方法の一例を示している。
まず、リードフレーム１０に半導体素子３を搭載し、ワイヤ４をボンディングする。次いで、図１８に示すように、樹脂体５０を形成する。次いで、図示されたハーフカットブレードＨｂによって、ｚ方向下方からリード部材１２０の一部を切削等によって除去する。これにより、図１９に示す溝部１８を形成する。
溝部１８は、リード部材１２０のリード裏面１４からｚ方向上方に凹む溝状部分であり、内側面１８１および底面１８２を有する。内側面１８１は、リード裏面１４に繋がっており、ｚ方向に沿う面である。なお、同図は、溝部１８の一部を示しており、溝部１８は、互いに対向する一対の底面１８２を有する。底面１８２は、一対の内側面１８１に繋がっており、ｚ方向下方を向く面である。
次いで、図２０に示すように、めっき層２を形成する。本実施形態においては、めっき層２は、裏面部２２に加えて内側面部２５および底面部２６を有するものとなる。内側面部２５は、溝部１８の内側面１８１を覆っている。底面部２６は、溝部１８の底面１８２を覆っている。
次いで、ダイシングブレードＤｂによって樹脂体５０およびリードフレーム１０を切断する。ダイシングブレードＤｂは、ハーフカットブレードＨｂよりもｘ方向寸法が小さい。ダイシングブレードＤｂによる切断は、溝部１８の一対の内側面１８１の間にダイシングブレードＤｂが位置するようにして行う。これにより、図２１に示すように、封止樹脂５および周端リード１２が形成される。リード部材１２０が切断された面は、周端リード１２のリード外端面１５となる。内側面１８１は、リード内側面１５１となり、底面１８２の一部は、リード内天面１５２となる。樹脂体５０の切断された面は、樹脂端面５３となる。また、内側面部２５が内側面部２３となり、底面部２６の一部が内天面部２４となる。
次いで、封止樹脂５およびめっき層２を除去する度合いよりも周端リード１２を除去する度合いが大きいエッチング処理によって、リード外端面１５を樹脂端面５３に対して奥方に凹ませる。これにより、図１７に示すリード外端面１５を有する半導体装置Ａ２が得られる。
本実施形態によっても、半導体装置Ａ２の実装信頼性を高めることができる。また、図２２に示すように、半導体装置Ａ２をはんだ９９によって基板９１に実装する場合、はんだ９９は、裏面部２２から内側面部２３、内天面部２４および突出部２４１を経て、リード外端面１５へと到達する。裏面部２２、内側面部２３、内天面部２４および突出部２４１は、はんだ濡れ性が良好な材質からなる。したがって、はんだ９９をリード外端面１５の上端まで付着させるのに好ましい。
また、半導体装置Ａ２においては、めっき層２が設けられた領域を超えて、リード外端面１５まではんだ９９を付着させることが可能である。たとえば、図２１に示す状態の後にリード外端面１５を凹ませるエッチング処理等を行わない構成においては、はんだ９９が内天面部２４に付着するに留まり、リード外端面１５への付着は期待できない。このような構成と比較すると、本実施形態によれば、はんだ９９の付着量を増大させることが可能である。
本発明に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
Ａ１，Ａ１１，Ａ１２，Ａ２：半導体装置
１ ：リード群
２ ：めっき層
３ ：半導体素子
４ ：ワイヤ
５ ：封止樹脂
１０ ：リードフレーム
１１ ：アイランドリード
１２ ：周端リード
１３ ：リード主面
１４ ：リード裏面
１５ ：リード外端面
１６ ：リード内端面
１７ ：リード側面
１８ ：溝部
２１，２２：裏面部
２３ ：内側面部
２４ ：内天面部
２５ ：内側面部
２６ ：底面部
３１ ：主面
３２ ：裏面
３９ ：接合層
５０ ：樹脂体
５１ ：樹脂主面
５２ ：樹脂裏面
５３ ：樹脂端面
５４ ：樹脂内側面
５５ ：樹脂内天面
９１ ：基板
９２ ：配線パターン
９９ ：はんだ
１１１ ：主面
１１２ ：裏面
１２０ ：リード部材
１５１ ：リード内側面
１５２ ：リード内天面
１６１ ：第１部
１６２ ：第２部
１６３ ：第３部
１６４ ：第４部
１７１，１７２：曲面部
１８１ ：内側面
１８２ ：底面
２２１ ：突出部
２２２ ：露出面
２４１ ：突出部
２４２ ：露出面
５４１，５４２：曲面部
Ｄｂ ：ダイシングブレード
Ｈｂ ：ハーフカットブレード

Claims (15)

  1. 複数のリードを含むリード群と、
    半導体素子と、
    前記リード群および前記半導体素子の少なくとも一部ずつを覆う封止樹脂と、を備えた半導体装置であって、
    前記封止樹脂は、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面の間に位置し且つ前記厚さ方向に沿う樹脂端面と、を有し、
    前記リード群は、前記樹脂裏面から露出するリード裏面および前記樹脂端面から露出するリード外端面を有する周端リードを含み、
    前記リード外端面は、前記厚さ方向と直角である方向において前記樹脂端面に対して内方に位置しており、
    前記封止樹脂は、前記樹脂端面と前記リード外端面とに接し且つ前記厚さ方向において前記樹脂裏面と同じ側を向く樹脂内天面を有し、
    前記リード裏面を覆う裏面部を有するめっき層を備えており、
    前記リード外端面は、前記めっき層から露出しており、
    前記めっき層は、前記厚さ方向において前記リード外端面に対して前記リード裏面側に位置し且つ前記リード外端面に対して突出する突出部を含み、
    前記突出部の先端縁は、前記厚さ方向視において前記樹脂端面と重なることを特徴とする、半導体装置。
  2. 前記突出部は、前記リード外端面に接し且つ前記厚さ方向において前記樹脂主面と同じ側を向く露出面を有する、請求項１に記載の半導体装置。
  3. 前記封止樹脂は、前記樹脂端面、前記樹脂内天面および前記露出面に接し且つ前記厚さ方向と直角である方向に沿う一対の樹脂内側面を有する、請求項２に記載の半導体装置。
  4. 前記リード外端面は、前記厚さ方向に沿う平坦面である、請求項２または３のいずれかに記載の半導体装置。
  5. 前記周端リードは、前記樹脂主面と同じ側を向くリード主面を有しており、
    前記リード外端面は、前記リード主面に繋がる、請求項２ないし４のいずれかに記載の半導体装置。
  6. 前記リード外端面は、前記リード裏面に繋がる、請求項５に記載の半導体装置。
  7. 前記突出部は、前記裏面部に繋がっている、請求項６に記載の半導体装置。
  8. 前記周端リードは、前記リード裏面に繋がり且つ前記厚さ方向に沿うリード内側面と、前記リード内側面と前記リード外端面との間に介在し且つ前記厚さ方向において前記リード裏面と同じ側を向くリード内天面と、を有する、請求項２ないし４のいずれかに記載の半導体装置。
  9. 前記めっき層は、前記裏面部に繋がり且つ前記リード内側面を覆う内側面部と、前記内側面部に繋がり且つ前記リード内天面を覆う内天面部と、を有する、請求項８に記載の半導体装置。
  10. 前記突出部は、前記内天面部に繋がっている、請求項９に記載の半導体装置。
  11. 前記周端リードは、Ｃｕからなる、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 前記めっき層は、Ｓｎを含む、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 前記リード群は、前記半導体素子が搭載され且つ前記周端リードから離間したアイランドリードを含んでおり、
    前記半導体素子は、ワイヤによって前記周端リードと接続されている、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 前記封止樹脂は、前記厚さ方向視において矩形状であり、４つの前記樹脂端面を有しており、
    前記リード群は、前記４つの樹脂端面に沿って配置された複数の周端リードを含む、請求項１３に記載の半導体装置。
  15. リード群を含むリードフレームに半導体素子を搭載する工程と、
    前記リードフレームおよび前記半導体素子の少なくとも一部ずつを覆う樹脂体を形成する工程と、
    前記リードフレームのうち前記樹脂体から露出する部分にめっき層を形成する工程と、
    前記リードフレームおよび前記樹脂体を切断することにより、樹脂端面を有する封止樹脂および前記樹脂端面から露出するリード外端面を有する周端リードを含むリード群を形成する工程と、
    前記封止樹脂および前記めっき層を除去する度合いよりも前記周端リードを除去する度合いが大きいエッチング処理によって、前記リード外端面を前記樹脂端面に対して奥方に凹ませる工程と、
    を備え、
    前記めっき層は、前記厚さ方向において前記リード外端面に対して前記リード裏面側に位置し且つ前記リード外端面に対して突出する突出部を含み、
    前記突出部の先端縁は、前記厚さ方向視において前記樹脂端面と重なることを特徴とする、半導体装置の製造方法。
JP2018000954A 2018-01-09 2018-01-09 半導体装置および半導体装置の製造方法 Active JP7037368B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018000954A JP7037368B2 (ja) 2018-01-09 2018-01-09 半導体装置および半導体装置の製造方法
US16/238,077 US10707154B2 (en) 2018-01-09 2019-01-02 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018000954A JP7037368B2 (ja) 2018-01-09 2018-01-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019121698A JP2019121698A (ja) 2019-07-22
JP7037368B2 true JP7037368B2 (ja) 2022-03-16

Family

ID=67159817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018000954A Active JP7037368B2 (ja) 2018-01-09 2018-01-09 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10707154B2 (ja)
JP (1) JP7037368B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置
US20220359352A1 (en) * 2021-05-10 2022-11-10 Texas Instruments Incorporated Electronic package with concave lead end faces
US12021011B2 (en) * 2021-08-27 2024-06-25 Texas Instruments Incorporated Solder surface features for integrated circuit packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257304A (ja) 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置およびその実装方法
JP2006165411A (ja) 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
JP2008112961A (ja) 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
CN102473651B (zh) * 2009-07-06 2014-12-17 瑞萨电子株式会社 半导体器件的制造方法
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
KR102178587B1 (ko) * 2014-03-27 2020-11-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
US10366948B2 (en) * 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257304A (ja) 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置およびその実装方法
JP2006165411A (ja) 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
JP2008112961A (ja) 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20190214334A1 (en) 2019-07-11
US10707154B2 (en) 2020-07-07
JP2019121698A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
JP4173346B2 (ja) 半導体装置
US5652461A (en) Semiconductor device with a convex heat sink
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
US10930581B2 (en) Semiconductor package with wettable flank
US7348659B2 (en) Semiconductor device and method of manufacturing thereof
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
KR20160136208A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
US20230207432A1 (en) Semiconductor device and method for manufacturing the same
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP5103731B2 (ja) モールドパッケージ
JP2004363365A (ja) 半導体装置及びその製造方法
US20120086133A1 (en) Semiconductor Device And Semiconductor Device Manufacturing Method
JP4243270B2 (ja) 半導体装置の製造方法
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP2017183417A (ja) 半導体装置
KR20210000777U (ko) 반도체 패키지
JP4979661B2 (ja) 半導体装置の製造方法
WO2023228898A1 (ja) リードフレーム及びその製造方法
JP4747188B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220304

R150 Certificate of patent or registration of utility model

Ref document number: 7037368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150