CN102473651B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102473651B
CN102473651B CN201080030507.1A CN201080030507A CN102473651B CN 102473651 B CN102473651 B CN 102473651B CN 201080030507 A CN201080030507 A CN 201080030507A CN 102473651 B CN102473651 B CN 102473651B
Authority
CN
China
Prior art keywords
mentioned
laser
lead
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080030507.1A
Other languages
English (en)
Other versions
CN102473651A (zh
Inventor
藤泽敦
藤井浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201410658118.3A priority Critical patent/CN104465414B/zh
Publication of CN102473651A publication Critical patent/CN102473651A/zh
Application granted granted Critical
Publication of CN102473651B publication Critical patent/CN102473651B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

本发明提供一种半导体器件的制造方法焊锡角焊缝，该制造方法是使用了具有将多个引线的外端部合并在一起的堤坝的多级引线框的QFN型封装的半导体器件的制造方法，通过激光去除填充于模腔外周与堤坝之间的密封树脂时，对外引线的侧面(4s)倾斜地照射激光(61)。

Description

半导体器件的制造方法
技术领域
本发明涉及一种有效应用于半导体器件(或者半导体集成电路装置)的制造方法中的封装技术的技术。
背景技术
在日本特开2000-299400号公报(专利文献1)中公开了如下技术：在无引线扁平封装(Non-leaded flat package)中，为了防止安装时引线间短路，而通过冲压模具去除引线间的密封材料，对露出的引线镀上提高焊锡粘附性的金属覆膜。
在日本特开平4-157761号公报(专利文献2)中公开了如下技术：在使用了引线框的树脂密封中，通过激光照射来去除在树脂堤坝部上形成的树脂片。
专利文献1：日本特开2000-299400号公报
专利文献2：日本特开平4-157761号公报
发明内容
QFN(Quad-Flat Nonleaded Package：四侧无引线扁平封装)型的半导体器件或者作为其变形之一的PQF(Protruded-leads Quad-FlatPackage with Heat Die-pad，当前暂定的英文正式名称为“Protruded-leads Quad-Flat Package”)型的半导体器件(以下称为QFN型等)能够将安装区域减少如下的量，该量是引线(外引线部)从密封体侧面突出的突出量与QFP(Quad-Flat Package：四侧引线扁平封装)相比减短的部分，因此对于电子系统的小型化是有效的。此外，当前，PQF型封装有时被称为“Protruded-leads Quad”。
然而，在QFN型等的半导体器件的情况下，与安装衬底的电极垫相连接的引线的长度比QFP型的半导体器件短，因此安装强度低。该情况下在成为外引线部的从密封体露出的多个引线中相邻的引线间也形成有密封体的一部分。因此，在安装衬底上进行安装时使用的导电性部件(例如焊锡)与从密封体露出的引线的接触面积也比QFP型的半导体器件小，因此安装强度低。
因此，本申请发明人为了提高从密封体露出的引线的面积，而针对通过如日本特开2000-299400号公报(专利文献1)所示的方法去除形成在引线间的树脂进行了研究。但是，在如日本特开2000-299400号公报(专利文献1)那样使用冲压模具去除引线间的树脂的情况下，考虑冲压模具的位移，必须使用由比引线间的距离窄的宽度形成的冲压模具，从而很难去除形成在引线侧面的树脂。
因此，本申请发明人针对如日本特开平4-157761号公报(专利文献2)那样通过向形成在引线间的树脂照射激光来去除该树脂的方法进行了研究。然而，得知无法完全去除形成在引线侧面的树脂。本申请发明人研究该原因的结果得知以下内容。即，当引线的侧面形成为与引线的上表面(或者下表面)垂直时，如果从激光枪(laser beamdelivery head：激光束传输头)仅向第一方向(例如从引线的上表面侧朝向下表面侧的方向)照射激光，则激光不能充分地照射到引线的侧面。另外，在为通过蚀刻方式形成的引线框的情况下，引线侧面的蚀刻面变得不平坦，通过蚀刻形成的小隆起形成障碍，激光不能照射到该隆起的后侧(与激光照射的侧相反的侧)的侧面。即，很难通过激光照射工序一次去除附着于引线侧面的树脂。
本申请发明是为了解决这些问题而完成的。
本发明的目的在于提供可靠性高的半导体器件的制造工艺。
本发明的上述以及其他目的和新特征将通过本说明书的描述以及附图而变得清楚。
简单说明本申请所公开的发明中具有代表性的技术方案的概要如下。
即，本申请发明是在使用树脂密封的半导体器件的制造方法中，在树脂模制工序之后，通过照射激光光束来去除从树脂密封体突出的多个外引线间(包含侧面)的树脂部件时，使激光光束的照射角度在外引线的侧面与平行的面之间倾斜。
简单说明通过本申请所公开的发明中具有代表性的技术方案所获得的效果如下。
即，在使用树脂密封的半导体器件的制造方法中，在树脂模制工序之后，通过照射激光光束来去除从树脂密封体突出的多个外引线间(包含侧面)的树脂部件时，通过使激光光束的照射角度在外引线的侧面与平行的面之间倾斜，能够提高残留树脂部件的去除特性。
附图说明
图1是表示通过本申请发明一个实施方式的半导体器件制造方法制造出的半导体器件的类似QFN型的封装构造的一例的封装顶视图。
图2是表示通过本申请发明一个实施方式的半导体器件制造方法制造出的半导体器件封装构造的一例的封装底视图。
图3是图2的密封体背面拐角部R1的封装放大底视图。
图4是与图1的X-X′截面对应的封装截面图。
图5是本申请发明一个实施方式的半导体器件的制造方法所使用的引线框的顶视图。
图6是在图5中说明了引线框的各部分与密封体、半蚀刻区域、最后要被切除的部分等之间的关系的引线框的顶视图。
图7是表示本申请发明一个实施方式的半导体器件制造方法中的组装工序(包含一部分安装工序)的流程的工艺模块流程图。
图8是与图7对应的装置截面(图6的X-X′截面)工艺流程图(芯片接合过程中)。
图9是与图7对应的装置截面(图6的X-X′截面)工艺流程图(芯片接合完成时刻)。
图10是与图7对应的装置截面(图6的X-X′截面)工艺流程图(引线接合完成时刻)。
图11是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在成型模具内进行了合模的时刻)。
图12是与图7对应的装置截面(图6的P-P′截面)工艺流程图(在成型模具内进行了合模的时刻)。
图13是与图7对应的装置截面(图6的X-X′截面)工艺流程图(激光树脂去除过程中)。
图14是与图13对应的引线框顶视图(图13对应X-X′截面，P-P′截面对应图21的P-P′截面)。
图15是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在镀锡完成时刻)。
图16是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在激光打标过程中)。
图17是用于说明图7的切割工序的与图14的密封体背面拐角部R1对应的引线框下表面放大图。
图18是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在切割工序完成时刻)。
图19是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在回流焊安装完成时刻)(实际上，镀锡层和再凝固焊锡层形成为一体而构成了焊锡角焊缝，但是为了便于说明，而将镀锡层设为独立的层而示出)。
图20是图19的Z-Z′截面图。
图21是图14的密封体周边部R3的主要部分放大顶视图(引线间树脂突出部去除前)。
图22是本申请发明一个实施方式的半导体器件制造方法中的激光树脂去除工序所使用的激光照射装置的正面示意图。
图23是与图21的P-P′截面对应的密封体周边部的主要部分放大截面图(引线间树脂突出部去除前或者去除刚刚开始之后)。
图24是图14的密封体周边部R3的主要部分放大顶视图(引线间树脂突出部去除后或者去除将要完成之前)。
图25是用于说明本申请发明一个实施方式的半导体器件制造方法中的外引线和内引线的截面详细构造的密封体周边部的主要部分放大顶视图(引线间树脂突出部去除后或者去除将要完成之前)。
图26是与图25的A-A′截面(内引线内端)对应的内引线的截面图。
图27是与图25的B-B′截面(内引线主要部分)对应的内引线的截面图。
图28是与图25的C-C′截面(外引线)对应的外引线的截面图(背景是树脂密封体)。
图29是与图25的C-C′截面(外引线)对应的外引线的截面图(说明引线间树脂突出部去除的初始阶段)。
图30是与图25的C-C′截面(外引线)对应的外引线的截面图(说明引线间树脂突出部去除的最后阶段)。
图31是用于说明图30的外引线间区域R2中的残留树脂去除的原理的外引线的截面图。
图32是与图25的C-C′截面(外引线)对应的外引线的变形例(图28的变形例)。
图33是对本申请的其它实施方式的半导体器件的制造方法中的引线框的各部分与密封体、半蚀刻区域、最后要被切掉的部分等之间的关系进行了说明的引线框的顶视图(对应部分2所说明的图6)。
图34是对本申请的上述其它实施方式的半导体器件的制造方法中的激光一次去除工艺进行说明的引线框顶视图(对应部分2所说明的图14)。
图35是用于对本申请上述其它实施方式的半导体器件制造方法中的封装形状(外引线以及缓冲垫等)进行说明的封装拐角部的背面图(对应部分1的图3)。
图36是对本申请的上述其它实施方式的半导体器件的制造方法中的激光一次去除工艺进行说明的图34的密封体周边部R3的主要部分放大顶视图(正在进行一次激光光束照射)。
图37是图36的一次激光光束照射子区域的布局的详细俯视图。
图38是与图36的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行一次激光光束照射)。
图39是图34的密封体周边部R3的主要部分放大顶视图(一次激光光束照射完成时刻)。
图40是图34的密封体周边部R3的主要部分放大顶视图(正在进行二次激光光束照射)。
图41是仅将图40中的光束照射部分放大后的照射状况说明图。
图42是与图40的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行二次激光光束照射)。
图43是图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。
图44是与图43的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。
图45是图44所示的二次树脂去除部周边封装侧面局部放大图。
图46是与图43对应的二次树脂去除变形例(贯通去除)中的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。
图47是与图46的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。
图48是图47所示的二次树脂去除部周边封装侧面局部放大图。
图49是本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)的立体顶视图。
图50是本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)的立体底视图。
图51是对与图49和图50的封装有关的激光一次去除工艺进行说明的图34的密封体周边部R3的主要部分放大顶视图(正在进行一次激光光束照射)。
图52是与图49和图50的封装有关的图51的P-P′截面所对应的密封体周边部的主要部分放大截面图(正在进行一次激光光束照射)。
图53是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(一次激光光束照射完成时刻)。
图54是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(正在进行二次激光光束照射)。
图55是与图54的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行二次激光光束照射)。
图56是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。
图57是与图56的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。
图58是与图46对应的二次树脂去除变形例(贯通去除)中的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。
图59是与图58的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。
图60是对本申请的各实施方式中的外引线截面形状(正梯形截面)和激光照射方法的关系进行说明的封装局部侧视图。
图61是对本申请的各实施方式中的外引线截面形状(矩形截面)和激光照射方法的关系进行说明的封装局部侧视图。
图62是对与本申请的各实施方式的外引线形状或者其形成方法有关的变形例(将蚀刻和模具成型合用的例子)进行说明的外引线截面图(成型前)。
图63是对与本申请各实施方式的外引线形状或者其形成方法有关的变形例(将蚀刻和模具成型合用的例子)进行说明的外引线截面图(成型后)。
图64是作为利用激光的树脂去除工艺的变形例(一次与二次一体局部激光扫描方式)的图34的密封体周边部R3的主要部分放大顶视图(正在进行局部激光扫描)。
图65是作为利用激光的树脂去除工艺的变形例(一次局部激光扫描方式)的图34的密封体周边部R3的主要部分放大顶视图(正在进行局部激光扫描)。
图66是对本申请各实施方式中的激光照射时的周边气体系统进行说明的激光照射装置主要部分和封装局部侧视图(普通封装)。
图67是与图66的Z-Z′对应的示意截面图。
图68是对本申请的各实施方式中的激光照射时的周边气体系统进行说明的激光照射装置主要部分和封装局部侧视图(底面薄板成型封装)。
冲模垫冲模垫冲模垫冲模垫焊锡角焊缝
具体实施方式
[实施方式的概要]
首先，针对本申请所公开的发明的代表性的实施方式说明概要。
1.包含以下工序的半导体器件的制造方法：
(a)将固定有半导体芯片的引线框设置在成型模具中，通过密封树脂密封上述半导体芯片，来在上述引线框上形成树脂密封体，
在此，上述引线框包括：
(i)冲模垫(die pad)，其固定有上述半导体芯片；
(ii)从上述冲模垫的外部周边以与上述树脂密封体的底面形成大致同一平面的方式延伸并到达上述树脂密封体的侧面的多个内引线、以及与上述多个内引线分别连结并从上述树脂密封体的上述侧面突出的多个外引线；
(iii)堤坝，其将上述多个外引线的外端部附近连结起来；以及
(iv)引线间树脂突出部，其填充于上述多个外引线之间，从上述树脂密封体的上述侧面突出，
上述半导体器件的制造方法还包括以下工序：
(b)在上述工序(a)之后，通过向上述引线间树脂突出部照射激光，来去除上述引线间树脂突出部，
在此，上述工序(b)包括以下工序：
(b1)对上述多个外引线的侧面倾斜地照射上述激光。
2.在上述1项的半导体器件的制造方法中，与上述多个外引线的长度方向垂直的截面呈正立的大致梯形。
3.在上述1或2项的半导体器件的制造方法中，在上述工序(b1)中，从上述引线框的上表面侧照射上述激光。
4.在上述1至3项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，针对上述引线框的上表面或者下表面，从大致垂直的方向照射上述激光。
5.在上述1至4项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述引线框的上表面或者下表面保持大致水平。
6.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为6度以上、30度以下。
7.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为10度以上、25度以下。
8.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为10度以上、20度以下。
9.在上述1至8项中的任一个的半导体器件的制造方法中，与上述多个内引线的内端侧的长度方向垂直的截面呈倒立的大致梯形。
10.在上述1至9项中的任一个的半导体器件的制造方法中，上述引线框通过从其上下两个表面进行湿蚀刻而被图案形成。
11.在上述1至10项中的任一个的半导体器件的制造方法中，还包括以下工序：(c)在上述工序(b)之后，在上述多个外引线的露出部表面形成焊锡层。
12.在上述1至11项中的任一个的半导体器件的制造方法中，还包括以下工序：(d)在上述工序(c)之后，对上述树脂密封体施行激光打标。
13.在上述12项的半导体器件的制造方法中，上述激光打标时的激光功率比上述工序(b1)时的激光功率弱。
14.在上述1至13项中的任一个的半导体器件的制造方法中，还包括以下工序：(e)在上述工序(d)之后，通过切割上述多个外引线的上述外端部，来将上述多个外引线与上述堤坝分离，并且将上述树脂密封体从上述引线框分离。
15.在上述1至14项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，通过也对上述多个外引线照射上述激光，来去除上述多个外引线上的树脂毛刺。
16.在上述1至15项中的任一个的半导体器件的制造方法中，上述激光是近红外光。
17.在上述1至16项中的任一个的半导体器件的制造方法中，上述激光是从YAG激光器获得的。
18.在上述1至17项中的任一个的半导体器件的制造方法中，上述激光的波长是1064nm。
19.在上述11至18项中的任一个的半导体器件的制造方法中，还包括以下工序：(f)在上述工序(b)之后上述工序(c)之前，对上述多个外引线的表面施行喷水处理。
20.在上述1至19项中的任一个的半导体器件的制造方法中，通过转移成型技术施行上述工序(a)的密封。
21.在上述1至20项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是6度以上、120度以下。
22.在上述1至20项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是10度以上、100度以下。
23.在上述1至20项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是10度以上、60度以下。
接着，针对本申请所公开的发明的其它实施方式说明概要。
1.包括以下工序的半导体器件的制造方法：
(a)将固定有半导体芯片的引线框设置在成型模具中，通过密封树脂密封上述半导体芯片，来在上述引线框上形成树脂密封体，
在此，上述引线框包括以下部分：
(i)冲模垫，其固定有上述半导体芯片；
(ii)多个内引线，其从上述冲模垫的外部周边以与上述树脂密封体的底面形成大致同一平面的方式延伸并到达上述树脂密封体的侧面；
(iii)多个外引线，其与上述多个内引线分别连结并从上述树脂密封体的上述侧面突出；
上述半导体器件的制造方法还包括以下工序：
(b)在上述工序(a)之后，通过向上述多个外引线照射激光，来去除上述多个外引线间或者它们侧面的树脂部件，
在此，上述工序(b)包括以下工序：
(b1)对上述多个外引线的上述侧面倾斜地照射上述激光。
2.在上述1项的半导体器件的制造方法中，与上述多个外引线的长度方向垂直的截面呈正立的大致梯形。
3.在上述1或2项的半导体器件的制造方法中，在上述工序(b1)中，从上述引线框的上表面侧照射上述激光。
4.在上述1至3项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，从与上述引线框的上表面或者下表面大致垂直的方向照射上述激光。
5.在上述1至4项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述引线框的上表面或者下表面保持大致水平。
6.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为6度以上、30度以下。
7.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为10度以上、25度以下。
8.在上述1至5项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角为10度以上、20度以下。
9.在上述1至8项中的任一个的半导体器件的制造方法中，上述多个内引线的内端侧的与长度方向垂直的截面呈倒立的大致梯形。
10.在上述1至9项中的任一个的半导体器件的制造方法中，上述引线框通过从其上下两个表面进行湿蚀刻而被形成图案。
11.在上述1至10项中的任一个的半导体器件的制造方法中，还包括以下工序：(c)在上述工序(b)之后，在上述多个外引线的露出部表面形成焊锡层。
12.在上述1至11项中的任一个的半导体器件的制造方法中，还包括以下工序：(d)在上述工序(c)之后，对上述树脂密封体施行激光打标。
13.在上述12项的半导体器件的制造方法中，上述激光打标时的激光功率比上述工序(b1)时的激光功率弱。
14.在上述1至13项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，通过也对上述多个外引线照射上述激光，来去除上述多个外引线上的树脂毛刺。
15.在上述1至14项中的任一个的半导体器件的制造方法中，在上述激光是近红外光。
16.在上述1至15项中的任一个的半导体器件的制造方法中，上述激光是从YAG激光器获得的。
17.在上述1至16项中的任一个的半导体器件的制造方法中，上述激光的波长是1064nm。
18.在上述11至17项中的任一个的半导体器件的制造方法中，还包括以下工序：(e)在上述工序(b)之后上述工序(c)之前，对上述多个外引线的表面施行喷水处理。
19.在上述1至18项中的任一个的半导体器件的制造方法中，通过转移成型技术施行上述工序(a)的密封。
20.在上述1至19项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是6度以上、120度以下。
21.在上述1至19项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是10度以上、100度以下。
22.在上述1至19项中的任一个的半导体器件的制造方法中，在上述工序(b1)中，上述激光的倾斜角是10度以上、60度以下。
接着，针对本申请所公开的发明的另一实施方式说明概要。
1.包括以下工序的半导体器件的制造方法：
(a)将固定有半导体芯片的引线框设置在成型模具中，通过密封树脂密封上述半导体芯片，来在上述引线框上形成树脂密封体，
在此，上述引线框包括以下部分：
(i)冲模垫，其固定有上述半导体芯片；
(ii)从上述冲模垫的外部周边以与上述树脂密封体的底面形成大致同一平面的方式延伸并到达上述树脂密封体的侧面的多个内引线、以及与上述多个内引线分别连结并从上述树脂密封体的上述侧面突出的多个外引线；
(iii)堤坝，其将上述多个外引线的外端部附近连结起来；以及
(iv)引线间树脂突出部，其填充于上述多个外引线之间，从上述树脂密封体的上述侧面突出，
上述半导体器件的制造方法还包括以下工序：
(b)在上述工序(a)之后，通过向上述引线间树脂突出部照射激光，来去除上述引线间树脂突出部；
(c)在上述工序(b)之后，对通过去除上述引线间树脂突出部而露出的表面和残留的树脂表面的边界周边的树脂的第一部分照射激光，由此去除上述树脂的上述第一部分的表面；以及
(d)在上述工序(c)之后，在从上述树脂密封体突出的上述引线框的表面形成金属覆膜。
2.在上述1项的半导体器件的制造方法中，在上述工序(b)中，通过对上述引线间树脂突出部和上述多个外引线分别照射激光，来去除上述引线间树脂突出部，使上述多个外引线各自的侧面露出。
3.在上述1或2项的半导体器件的制造方法中，在上述工序(b)中，对上述多个外引线各自的侧面倾斜地照射上述激光。
4.在上述1至3项中的任一个的半导体器件的制造方法中，与上述多个外引线的长度方向垂直的截面呈正立的大致梯形，在上述工序(b)中，从上述引线框的上表面侧照射上述激光。
5.在上述1至4项中的任一个的半导体器件的制造方法中，通过以光点形式照射上述激光去除上述树脂的上表面侧，来进行上述工序(c)中的上述树脂的上述第一部分的去除。
6.在上述1至4项中的任一个的半导体器件的制造方法中，通过以光点的形式照射上述激光，来以从上述树脂的上表面侧向下表面侧贯通的方式进行上述工序(c)中的上述树脂的上述第一部分的去除。
7.在上述1至6项中的任一个的半导体器件的制造方法中，上述树脂的上述第一部分是上述树脂密封体的一部分。
8.在上述1至6项中的任一个的半导体器件的制造方法中，上述树脂的上述第一部分是上述引线间树脂突出部的残留部。
9.在上述1至8项中的任一个的半导体器件的制造方法中，在上述工序(c)中，上述激光以向上述树脂密封体的中央部侧倾斜的状态照射光点。
[本申请中的记载形式、基本用语、用法的说明]
1.在本申请中，也存在将实施方式的记载根据需要并为了方便而分为多部分进行记载的情况，除了特别明示并不是这样含义的情况以外，这些部分并不是相互独立的单个部分，单个例子的各部分、其中一方是另一方的一部分详细内容或者一部分或全部的变形例等。另外，原则上同样的部分省略重复说明。另外，关于实施方式中的各结构要素，除了特别明示并不是这样含义的情况、理论上限定于其数量的情况以及从脉络上清楚获知不是这样的情况以外，并不是必须的。
2.同样地，在实施方式等的记载中，关于材料、组成等，虽说是“由A构成的X”等，但是除了特别明示不是这样含义的情况以及从脉络上清楚获知不是这样的情况以外，并不排除将A以外的要素设为主要的结构要素之一。例如，如果是说成分，则含义是“包含A作为主要成分的X”等。例如，虽说是“硅部件”等，但是并不限定于单纯的硅，当然也包含SiGe合金、其它以硅为主要成分的多元合金、其它包含添加物等的部件。
另外，提起“铜”、“金”、“环氧树脂”、“锡”等，但是除了特别明示不是这样含义的情况或者清楚获知不是这样的情况以外，并不限定于单纯的部件，设为表示以它们为主要的结构要素的部件。
3.同样地，关于图形、位置、属性等，进行较佳的例示，但是除了特别明示不是这样含义的情况或者从脉络上清楚获知不是这样的情况以外，严格来说并不限定于此，这是不言而喻的。
4.并且，在提及特定的数值、数量时也同样地，除了特别明示不是这样含义的情况、理论上限定于其数量的情况以及从脉络上清楚获知不是这样的情况以外，可以是超过该特定数值的数值，也可以是小于该特定数值的数值。
5.在提到“晶圆”时，通常是指将半导体器件(半导体器件、电子装置也相同)形成于其上的单晶硅晶圆，但是也可以包含外延晶圆、SOI衬底、LCD玻璃衬底等绝缘衬底与半导体层等的复合晶圆等，这是不言而喻的。并且，将该晶圆分割为各个集成电路装置得到的部件称为“半导体芯片”或者简称为“芯片”。此外，在本申请中，作为衬底的半导体主要是指硅类半导体，但是也可以是GaAs类及其它的化合物类半导体。
6.此外，关于本申请的QFN型等的塑料封装的定义，在实施方式详细内容的部分1中具体说明。
[实施方式的详细内容]
进一步详细记述实施方式。在各图中，同一或者相同的部分用同一或者类似的记号或参照编号表示，原则上不重复说明。
另外，在附加附图中，在反而会变得复杂的情况下或者在空隙间的区分明确的情况下，即使是截面，有时也省略剖面线等。与此相关联地，在从说明等显而易见等情况下，即使从俯视观察是闭合的孔，有时也省略背景的轮廓线。并且，有时为了明示既不是截面又不是空隙而附加剖面线。
此外，关于与类似QFN型封装的半导体封装有关的利用激光去除不需要的树脂部分的详细内容，在日本特愿第2008-164388号(日本申请日为2008年6月24日)、即日本特开第2010-10187号公报中详细地进行了记载，因此本申请在原则上不重复这些部分的说明。另外，关于与类似QFN型封装的半导体封装有关的引线框结构、封装工艺等，在国际申请第PCT/JP2006/074942号(国际公开第2009/81494号小册子)中详细地进行了记载，因此本申请在原则上不重复这些部分的说明。
1.利用本申请的一个实施方式的半导体器件的制造方法形成的半导体器件的封装结构的说明(主要是图1至图4)
图1是表示通过本申请发明一个实施方式的半导体器件制造方法制造出的半导体器件的类似QFN型的封装结构的一例的封装顶视图。图2是表示通过本申请发明一个实施方式的半导体器件制造方法制造出的半导体器件的封装结构的一例的封装底视图。图3是图2的密封体背面拐角部R1的封装放大底视图。图4是与图1的X-X′截面对应的封装截面图。根据这些图，说明利用本申请一个实施方式的半导体器件制造方法制造出的半导体器件的封装结构等。
首先，针对QFN型等的塑料封装进行说明。QFN型塑料封装是与QFP(Quad Flat Package：四侧引脚扁平封装)相类似的塑料封装，但是一般具有从与封装上表面的各边对应的侧面的底面端部突出0.1至0.5毫米左右的大量外引线，通过引线间树脂突出部将这些外引线之间密封。因而，与具有从封装的侧面伸出比较长的外引线的QFP相比，具有能够节约安装面积的优点。
但是，在外引线的侧面几乎被树脂覆盖的状态下，无法顺利地进行回流焊安装，因此实际上实施了如下等对策：使用冲压模具等，来通过机械削掉引线间树脂突出部，从而使外引线侧面的一部分或者全部露出。因而，下面对通过某种方法去除掉引线间树脂突出部的方式的类似QFN型的塑料封装进行说明。此外，这种类似QFN型的塑料封装在将来被称为“PQF(Protruded-leads Quad-Flat Package)型”。
首先说明封装上表面。如图1所示，封装2(树脂密封体)的上表面2a形成大致矩形(此时大致为正方形)。由于存在拐角的倒角部2c，因此是八边形，拐角的倒角部2c的尺寸与封装的直径相比较小，因此基本上能够视为矩形(正方形或者长方形)。外引线4从与封装上表面2a的各边对应的侧面2d的底面端部突出了例如0.3毫米左右。冷却以及安装时用于检查外观的缓冲垫7从拐角的倒角部2c的底面端部突出。此外，位于封装上表面2a的四角的圆形标记是顶出销痕迹2e。
该缓冲垫7通过导电性部件(例如焊锡)与安装衬底上的电极垫相连接，因此能够提高半导体器件的安装强度。另外，能够将从半导体芯片1(图4)产生的热通过冲模垫3(图4)、与冲模垫3形成为一体的悬垂引线9(图5)、以及作为冲模垫3的一部分且宽度大于悬垂引线9(冲模垫支承引线)的该缓冲垫7放出到外部(安装衬底侧)，因此具有能够抑制半导体器件的可靠性下降(由于热而引起的错误动作)的优点。
接着，说明封装的下表面。如图2和图3所示，在封装2的下表面2b的中央，用于散热的冲模垫3的下表面3b露出。该冲模垫3的下表面3b的形状通常与封装2的平面形状大致相同，在这种情况下，是大致正方形(一般来说是包含长方形等的矩形)，具有四个边。悬垂引线9(悬挂冲模垫的引线、即冲模垫支承引线)的一部分在缓冲垫7的附近露出。
接着，说明图1的X-X′截面。如图4所示，在位于封装(树脂密封体)2的底面2b的中央的冲模垫3的上表面3a处，例如通过DAF(Die Attach Film：冲模粘接膜)等粘结剂层8(也可以是银浆层等)固定安装了半导体芯片1的背面。外引线4从树脂密封体2的各侧面2d的底面端部突出，半导体芯片1的上表面1a(与半导体芯片1的背面相反的面)的芯片接合垫14与内引线5的内端部5i(冲模垫3的周边以及内引线5的与内端部5i的周边相对的部分的下表面被实施半蚀刻处理，形成为半蚀刻部15)之间通过以金为主要成分的金线6(不限于金类的线，也可以是铝类、铜类、银类的线)进行连接。与QFP进行比较时的QFN型塑料封装的特征之一在于内引线5露出的部分的下表面和密封体2的下表面2b大致形成同一平面，外引线4到其外端部为止呈大致直线状地从密封体2的侧面2d的底面端部突出。在制法上，引线框的下表面与封装的下表面是一致的，因此通常冲模垫3的下表面3b构成封装的下表面2b的中心部。即，冲模垫3的下表面3b与引线等(内引线5、外引线4、悬垂引线9、缓冲垫7等)的下表面露出部和密封体底面2b大致形成同一平面，同样地，冲模垫3的上表面3a与引线等(内引线5、外引线4、悬垂引线9、缓冲垫7等)的上表面大致形成同一平面。
另外，如后面要说明的那样，在本实施方式中，外引线4的横宽在上表面和下表面之间是不同的，下表面较宽。即，侧面是倾斜的。即，以垂直面为基准，呈锐角倾斜。
与此相对地，内引线5的至少一部分与外引线4相反地进行倾斜。即，其上表面的横宽大于其下表面的横宽。该倾斜角也是锐角。这样是为了防止内引线5从密封体脱落。另外，当事先使内引线5的上表面变大时，也存在确保可靠的引线接合性的效果。
例示在此说明的封装的基本尺寸如下。引线框厚度是0.2mm左右(较佳的范围是0.1mm以上、0.3mm以下)，引线间距(外引线和内引线的间距)是0.5mm左右(较佳的范围是0.2mm以上、0.8mm以下)，引线突出长度、即外引线长度是0.3mm左右(较佳的范围是0.1mm以上、0.5mm以下，更优选的范围是0.2mm以上、0.4mm以下)，封装宽度(密封体的宽度)是8mm左右(较佳的范围是3mm以上、10mm以下)，封装厚度(密封体的厚度)是0.8mm左右(较佳的范围是0.3mm以上、1.2mm以下)，引线数(销数)是64条左右(应用上有益的范围是20条以上150条以下左右的范围，但是优选的是40条以上，更优选的是50条以上)。
此外，本申请发明并不是仅能够应用于在此具体例示的封装形状，至少能够广泛地应用于引线从密封体突出的半导体器件(电子装置)，这是不言而喻的。
2.在本申请的一个实施方式的半导体器件的制造方法中所使用的引线框的结构以及半导体器件的制造方法中的组装工艺流程的说明(主要是图5至图20)
在该部分中，针对在部分1中已说明的半导体器件的制造方法所使用的引线框的结构以及该半导体器件的制造方法中的组装工艺流程进行说明。
图5是本申请发明的一个实施方式的半导体器件的制造方法中所使用的引线框的顶视图。图6是在图5中说明了引线框的各部分与密封体、半蚀刻区域、最后要被切除的部分等之间的关系的引线框的顶视图。图7是表示本申请发明一个实施方式的半导体器件的制造方法中的组装工序(包含一部分安装工序)的流程的工艺模块流程图。图8是与图7对应的装置截面(图6的X-X′截面)工艺流程图(芯片接合过程中)。图9是与图7对应的装置截面(图6的X-X′截面)工艺流程图(芯片接合完成时刻)。图10是与图7对应的装置截面(图6的X-X′截面)工艺流程图(引线接合完成时刻)。图11是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在成型模具内进行了合模的时刻)。图12是与图7对应的装置截面(图6的P-P′截面)工艺流程图(在成型模具内进行了合模的时刻)。图13是与图7对应的装置截面(图6的X-X′截面)工艺流程图(激光树脂去除过程中)。图14是与图13对应的引线框顶视图(图13对应X-X′截面，P-P′截面对应图21的P-P′截面)。图15是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在镀锡完成时刻)。图16是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在激光打标过程中)。图17是用于说明图7的切割工序的与图14的密封体背面拐角部R1对应的引线框下表面放大图。图18是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在切割工序完成时刻)。图19是与图7对应的装置截面(图6的X-X′截面)工艺流程图(在回流焊安装完成时刻)(实际上，镀锡层和再凝固焊锡层形成为一体而构成了焊锡角焊缝，但是为了便于说明，而将镀锡层设为独立的层而示出)。图20是图19的Z-Z′截面图。
首先，根据图5和图6，说明本申请发明一个实施方式的半导体器件的制造方法中所使用的引线框的结构(主要是平面结构、尤其是上表面结构，但是为了便于图示而省略了微小的蚀刻结构等)。图5和图6所示的引线框12是被导入到组装工序的原始的形态。一般来说在此示出的是单位装置区域(与一个半导体器件对应的引线框上的区域)，通常以将多个单位装置区域连结成矩阵状后的矩阵状引线框的形态使用，但是在此为了避免繁杂，而仅针对单个单位装置区域进行说明。
引线框的材料是以例如含有锡和镍等的铜为主要成分的铜类材料，但是也可以是添加有Zr的铜类材料、添加有铁的铜类材料、或者其它的铜类材料。此外，在此通过蚀刻图案形成引线框。通过冲孔也能够形成，但是通过蚀刻的方法在微细加工精度方面更为优秀，除此之外对于半蚀刻的组合等也是有效的。另外，蚀刻也适合于对外引线的侧面赋予倾斜等的加工等。
接着，详细说明单位装置区域的内部。如图5或图6所示，中央部是冲模垫3，将其固定于周边的缓冲垫7的是悬垂引线9。在周边部设置有防翘狭缝16以防止冲模垫3由于热应力而弯曲。
半蚀刻部15内的悬垂引线9、内引线内端51(接合部)、冲模垫周边等从背面进行了半蚀刻(这并不是必须的，但是对于防止引线等的脱落是有效的)。
在内引线内端5的上表面的前端部5i处，(虽然并不是必须的，但是)为了提高引线接合性，而通过电镀等形成有以例如银等为主要成分的接合金属层。多个外引线4的外端部附近通过拉杆11(堤坝)进行了连结。在此，双点划线是在树脂密封之后用于将拉杆部分从密封体分离的冲压模具21的投影图案。同样地，各拐角的虚线是用于将缓冲垫7与密封体2一起从周边的引线框主体12(引线框的框部12c)分离的冲压模具22的投影图案。另外，在引线框12的各拐角部处设置有注入树脂时使用的拐角开口17(实际使用的一般是其中之一)。图6中的大致正方形的虚线表示树脂密封体(或者模腔)的外周23。
按照图7的工艺流程100来按顺序说明组装工艺(主要示出组装工艺)。首先，在晶圆工序中，制造半导体芯片1。半导体芯片1例如以普通的集成电路芯片为例，包括设置于半导体芯片1的上表面1a的多个焊垫14(图4)、周边电路模块、以及MIS(Metal InsulatorSemiconductor：金属绝缘体半导体)型逻辑和存储器电路模块等。此外，在此说明对单位装置区域安装一个芯片的例子，也可以粘着(固定)多个芯片。另外，在此示出固定在冲模垫3上的例子，但是在固定多个芯片的情况下，也可以直接或者通过其它的芯片间接地进行固定。另外，在此示出了冲模垫3大于半导体芯片1的例子，但是也可以半导体芯片1大于冲模垫3，还可以两者是相同的大小。另外，该情况也适用于水平方向上的X、Y各轴的一方。下面，主要说明图6的X-X′截面，根据需要也说明图6的P-P′截面。
当芯片1完成时，如图8和图9所示那样，在图5和图6所示的引线框12的每个单位装置区域对芯片1进行芯片接合。即，通过粘结剂层8将芯片1的背面1b热压接于引线框12的上表面12a(与背面12b相反的主面)的冲模垫3的上表面3a(与下表面3b相反的主面)(图7的芯片接合工序101)。
之后，如图10所示那样，将接合引线(例如金线)例如通过球焊、楔焊连接在芯片1的装置面1a上的焊垫14与内引线5之间(图7的引线接合工序102)。
接着，如图11(对应图6的X-X′截面)和图12(对应图6的P-P′截面)所示，通过转移成型将树脂密封于密封区域23(图6的虚线)，由此形成树脂密封体2(图7的树脂密封工序103)。具体来说，如图11和图12所示，将完成了引线接合后的引线框12以单位装置区域的主要部分相一致的方式设置在上下模具51之间的模腔53中。接着，将密封树脂注入到空腔53内。此时，从图12可知，树脂超过原来的模腔53的边界后也被填充到以堤坝11为顶点的引线间，在此处固化后形成引线间树脂突出部54(图21)。该引线间树脂突出部54经过填充后的加压期间(密封加压)被充分压缩，因此形成为坚固的结构体。该点与从引线和模具51之间的小间隙漏出的树脂不受密封加压而固化得到的树脂毛刺(所谓的溢料(flash)毛刺)的性质稍有不同。
在此，进行密封所使用的密封树脂例如以主要树脂成分为低分子量环氧树脂、以二氧化硅类填充材料80重量％左右等为主要成分，整体形成为无卤结构(在环境方面没有问题的领域，也能够添加卤族防火剂)。
对从模具51取出的引线框12(正确来说是包含密封体2的密封体引线框复合体)实施浇口和浇道切断处理(从密封体2和引线框12分离浇口部和浇道部不需要的树脂)。之后，实施密封体12的树脂固化处理。
在该状态下，在引线框12的单位装置区域的密封体2的侧面2d周边的外引线4上形成有较薄的由从模具51的间隙漏出的树脂所形成的树脂毛刺(与引线间树脂突出部54相比较薄)。
在此，如图13所示，通过树脂去除用激光光束输出头62向形成于引线框12的外引线间开口10的引线间树脂突出部54照射激光61，来去除引线间树脂突出部54(图7的激光树脂去除工序104)。此时，如图14(图13是该X-X′截面)所示，也可以对外引线4上表面的树脂毛刺照射同一激光61，来大致同时地也将树脂毛刺去除(由此，具有提高后续的电解处理、喷水的效果的作用)。通过这样，能够对由图14的树脂密封体2的外周和大致正方形的虚线包围的环状的激光照射区域24整体照射激光，因此照射装置的控制简单，处理速度也得以提高。这样，通过将外引线4上表面的树脂毛刺(从空腔漏出的微细的树脂片)也同样地去除，除了扫描变得简单以外，也存在安装时使焊锡良好地绕向上表面的效果。
在此使用的激光器例如是YAG激光器(Nd:YAG等)，激光61例如基本波长为1064nm。这是因为这种波长是近红外光，用于通过热来去除树脂。另外，即使近红外光稍有偏离而照射到封装主体，也不会产生大的损伤，少量损伤反而具有缓和封装应变的效果。激光输出功率例如是40W左右，是20kHz左右的脉冲动作。焦点对准要去除的树脂部件表面。激光线宽和激光间隔例如是40微米左右，扫描速度例如是300mm/秒左右。照射次数例如是三次左右(绕密封体2三周)。使用近红外光的理由是因为密封树脂是大量物质的合成物，通过没有选择性的热作用来将目标物整体去除是有效的。可以考虑通过该激光照射使引线间树脂突出部54进行树脂毛刺化。由此认为通过利用后续的电解处理、喷水处理等(其中，这些后续工序并不是必须的)有效地去除树脂毛刺的机构能够有效地去除树脂毛刺。
此外，作为激光61的波长，如果是相同的YAG激光器，则能够使用532nm的可见光域或者355nm的紫外光域。另外，如果是二氧化碳气体激光器，则能够利用10.6微米的波长(中间红外域)。中间红外域的光本身在能量方面是不利的，需要考虑功率、处理时间等。可见光域或者紫外光域是高次谐波等，因此在功率方面价格较高。另外，光本身能量高，因此树脂的去除性好，但是有可能损坏封装主体，因此照射位置精确度的管理很重要。
在该激光树脂去除工序104(图7)完成时刻的引线框12的密封体2侧面2d周边的外引线4的侧面有可能存在少许残留树脂(没有完全去除掉的引线间树脂突出部54)。另一方面，有时树脂毛刺变薄但没有完全被去除。此外，在该时刻，也可以经过水压去毛刺、或者单纯的冲洗等(包含药水清洗)后转移到镀锡工序106(图7)。
但是，为了确保更高的安装可靠性，期望实施电解去毛刺处理。电解去毛刺处理是将引线框12作为阴极、在将纯碱(主要是无水碳酸钠)等溶解得到的电解质水溶液中施行水的电解(例如溶液温度是摄氏50度左右，处理时间例如是15分钟左右，电流密度例如是10A/dm2左右)。即，在外引线4与残留树脂或者树脂毛刺(合称为残留树脂片)之间生成氢气泡，通过氢气泡的力，能够将残留树脂片剥离。此外，在该时刻，也可以经过单纯的水洗等(包含药水清洗)后转移到镀锡工序106(图7)。
但是，为了确保更高的安装可靠性，期望实施水压去毛刺处理105(图7)。水压去毛刺处理105是如图22所示那样从喷嘴向引线框12提供高压的洗涤水或者洗涤液(此时也可以进行在洗涤水或者洗涤液中添加粒子的液体喷砂处理。另外，也可以代替水压去毛刺处理、或者与其并用来施行药水处理、喷射处理)等流体喷注，来最后去除残留的残留树脂片。
通过目前为止的处理，引线框12的密封体2侧面2d周边的外引线4的表面以及侧面等处于干净的状况。在此，如图15所示，例如通过在酸性镀锡(铋)液中的电镀等来施行镀锡处理106(用于改善安装性的表面处理、图7的镀锡工序106)(也能够使用碱性镀液，但是酸性镀液具有高纯度电镀的优点)。也可以是非电解电镀、焊锡浸渍等，但是从经济性和可靠性等出发，电镀较佳。作为焊锡层25的材料，例如由铋2％、残留锡(熔点为摄氏217度)形成的锡类无铅焊锡等较佳(如果环境方面没有问题，则也能够使用铅类焊锡)。作为其它的无铅焊锡，有锡-银类焊锡、锡-铋-银-铜类焊锡、锡-铋-银-锑类焊锡等。
接着，如图16所示，使用来自打标用激光光束输出头72的打标用激光(激光光束)71，主要对树脂密封体2的上表面2a实施激光打标工序107(图7)。此时的激光可以与树脂去除用激光相同，但是输出功率例如为7瓦左右、与树脂去除用激光相比用很小的功率即可(这是因为如果提供与树脂去除用的激光光束相同程度的功率，则有可能破坏下层芯片1上的树脂层)。另外，也能够不使用YAG激光器而使用碳酸气体激光器等。
接着，如图6和图17所示那样，从下方开始通过冲压模具21按与引线4的外端部对应的切割面21切割引线框12，由此将密封体2与拉杆11分离。然后，通过冲压模具22将剩余的连结部分进行切割而分离，由此如图18所示那样将密封体2(装置)从引线框主体12(框部12c)分离(图7的切离工序108)。
如上所述，通过从下方开始通过冲压模具21切割外引线4的外端部，引线4的下表面上的焊锡层移动到引线前端面，从而形成引线前端面焊锡区域(在物理方面是下表面自身流动而形成为引线前端面的下半部)。这样，由于在外引线4的上表面、下表面、两侧面以及前端面上形成有焊锡层(焊锡区域)25，因此如图19和图20所示那样在对布线衬底45上的接合区46进行回流焊安装时(图7的安装工序109)，包括外引线4的前端部在内正常地形成了焊锡角焊缝42。另外，由于外引线4的截面呈现大致正立的大致梯形，因此使焊锡顺利地流动到外引线4的上表面的结果是形成了坚固外形的焊锡角焊缝42(或者再凝固焊锡层)。
3.本申请一个实施方式的半导体器件的制造方法的主要部分工艺、即激光树脂去除工序的详细说明(主要是图21至图31)
在该部分中，针对在部分2中已说明的激光树脂去除工序104(图7)的详情以及能够高效地实施该工序的外引线结构进行说明。
图21是图14的密封体周边部R3的主要部分放大顶视图(引线间树脂突出部去除前)。图22是本申请发明一个实施方式的半导体器件的制造方法中的激光树脂去除工序所使用的激光照射装置的正面示意图。图23是与图21的P-P′截面对应的密封体周边部的主要部分放大截面图(引线间树脂突出部去除前或者去除刚刚开始之后)。图24是图14的密封体周边部R3的主要部分放大顶视图(引线间树脂突出部去除后或者去除将要完成之前)。图25是用于说明本申请发明的一个实施方式的半导体器件的制造方法中的外引线和内引线的截面详细构造的密封体周边部的主要部分放大顶视图(引线间树脂突出部去除后或者去除将要完成之前)。图26是与图25的A-A′截面(内引线内端)对应的内引线的截面图。图27是与图25的B-B′截面(内引线主要部分)对应的内引线的截面图。图28是与图25的C-C′截面(外引线)对应的外引线的截面图(背景是树脂密封体)。图29是与图25的C-C′截面(外引线)对应的外引线的截面图(说明引线间树脂突出部去除的初始阶段)。图30是与图25的C-C′截面(外引线)对应的外引线的截面图(说明引线间树脂突出部去除的最后阶段)。图31是用于说明图30的外引线间区域R2中的残留树脂去除的原理的外引线的截面图。图32是与图25的C-C′截面(外引线)对应的外引线的变形例(图28的变形例)。
首先，说明激光树脂去除工序104(图7)中使用的激光照射装置59的基本结构。如图22所示，在激光装置基座60上有激光器用X台63以及激光器用Y台(合称为激光器用XY台)64，其上搭载Z移动机构66，在其顶上安装有水平旋转Φ移动机构67(水平旋转臂)。在该水平旋转臂67的前端部通过θ移动机构68(能够变更相对于垂直的倾斜度的机构)将树脂去除用激光光束输出头62(激光枪)通常保持为使激光光束61朝向垂直正下方的状态。另一方面，在激光装置基座60上的其它场所有被处理物用X台69和被处理物用Y台70(合称为被处理物用XY台)，在它们之上固定有θ台65(是能够使引线框12的上表面12a或下表面12b相对于水平面倾斜的倾斜台，在部分2中已说明的上述实施方式中，该台被设置成水平。此外，在下面的各部分中也同样地，在除了特别明示不是这个意思的情况以外，该台也被设置成水平)。在该θ台65上将作为被处理物的引线框12保持为使上表面12a朝上。在该装置中，通过安装于激光光束输出头62的位置识别光学系统58来识别树脂密封体2的外周，由此对激光器要扫描的部分进行定位。
在此示出的实施方式中，在照射激光时，将θ台65保持水平(引线框12使其上表面朝上并被保持水平)，也使被处理物用XY台停止，使激光器用XY台等移动，来施行激光光束扫描。这是因为装置的结构和控制将变得简单。但是，在激光器用XY台上搭载有激光发信器的情况较多，因此也可以由被处理物用XY台负责水平移动，由激光器用XY台等负责其它的角度调整。
另外，也可以通过使θ台65倾斜来在引线框12侧调整激光照射角度θ，使激光光束61本身进行垂直照射。
接着，根据图21至图24说明在部分2中已说明的激光树脂去除工序104(图7)的详细内容。如图21(整体参照图14)和图23所示那样，当通过激光照射区域24的树脂去除用激光光束输出头62照射激光光束61来去除引线间树脂突出部54时，比较早地如图24那样再次出现外引线间开口10，但是在该阶段，在外引线侧面4s处仍残留有树脂部件。在此，再照射激光光束61来将残留树脂部件54几乎完全去除。为了高效地去除该残留树脂部件54，如图25和图28所示那样使与外引线4的长度方向正交的截面(横截面)形成为大致正立的大致梯形是有效的。
在此，首先，说明在部分2中已说明的本申请一个实施方式的引线框12的引线部分(外引线4和内引线5)的截面结构的详细内容。图25示出与图14的密封体周边部R3大致相同的区域的放大顶视图。图26(图中示出尺寸的一例。尺寸表示是以毫米为单位。图27和图28也相同)示出该图的A-A′截面。从图26可知，内引线内端5i(接合部)的横截面呈大致倒立的大致梯形。不过，在通过湿蚀刻图案形成引线框12的情况下，内引线内端部侧面的实际形状5ir呈如虚线那样的曲线状。另外，根据图27所示的图25的B-B′截面，内引线主要部分5p的横截面呈大致矩形。该情况也同样地，在通过湿蚀刻图案形成引线框12时，内引线主要部分侧面的实际形状5r呈如虚线那样的曲线状。另一方面，根据图28所示的图25的C-C′截面，内引线4的横截面呈大致正立的大致梯形。该情况也同样地，在通过湿蚀刻图案形成引线框12时，内引线侧面的实际形状4r呈如虚线那样的曲线状(在中央具有小隆起)。当将此时的突出量设为50微米左右时，外引线侧面倾斜角θ为14度左右。这样，当将外引线4的横截面设为大致正立的大致梯形时，具有如下效果：在回流焊安装时使焊锡容易地向上流动，加速形成到达外引线4的上表面的良好的焊锡角焊缝。另外，根据该形状，也存在缓和安装时的应力的效果。
图29示出在激光树脂去除工序104(图7)的初始阶段中的图25的C-C′截面的情形。在该阶段，引线间树脂突出部54迅速消失而呈现残留于外引线侧面4s的比较薄的树脂层或者分散的树脂片这样的状态。在该状态下，如图30所示那样，由于外引线4的横截面呈大致正立的大致梯形，因此即使垂直地扫描并照射激光光束61，也能够大致均匀地照射到整个侧面，因此显著提高了残留树脂部件的去除效率。此外，如图28和图29所示，如果是事先使外引线4的其中一个面(是激光器进行照射侧的面，在本实施方式中是上表面)的宽度形成为比另一个面(在本实施方式中是下表面)的宽度窄，则能够对通过湿蚀刻形成的外引线4的整个侧面照射激光。并且，如图32所示那样，通过以使其中一个面(上表面)的宽度比另一个面(下表面)的宽度的一半更窄的方式来通过湿蚀刻图案形成引线框12，由此能够更可靠地对外引线4的整个侧面照射激光。图32的例子是将图28的例子中的外引线4的上表面的宽度变为0.05毫米左右的图。在本例中，突出量W为0.075毫米左右，倾斜角θ为20.6度左右。
图31示出图30的外引线间区域R2部分的放大图。在此，将与激光光束平行的线91(本例中是垂线)和与(图25的C-C′截面的)外引线的侧面大致平行的面92(在统计学上是实际的曲面的回归平面)所形成的角(即，与激光光束61平行的线91和向该外引线的侧面的正投影之间的角)设为倾斜角θ。该倾斜角θ在如上述实施方式那样从引线框12的上表面12a大致垂直地照射激光光束61时是外引线侧面4s相对于垂直面的倾角。在上述实施方式中，将外引线侧面倾斜角θ例如设定为14度左右。当设使激光光束61向对象面(外引线侧面4s)垂直入射时的光强度为1(基准光强度)时，该情况形成大致0.25左右的强度，能够确保实用的强度。为了确保基准光强度的10％以上的光强度，例如较佳的外引线侧面倾斜角θ的下限值能够呈现6度左右。另外，较佳的外引线侧面倾斜角θ的上限值根据外引线4的间距、厚度、宽度的限制，在通常条件下为30度左右。
但是，当考虑照射效率时，外引线侧面倾斜角θ的下限值为10度左右(大致来说，光强度为6度时的两倍左右)在量产上是较佳的。另一方面，当考虑引线间距的狭小化和可靠性时，外引线侧面倾斜角θ的上限值为25度左右在量产上是较佳的(进一步说，在考虑量产效率时，外引线侧面倾斜角θ的上限值为20度左右尤佳)。
4.与上述实施方式(包含后续的实施方式)有关的考察以及各种变形例的说明
在部分2和3中已说明的实施方式(主实施方式)中，主要示出了在将引线框保持大致水平的状态下与其上表面或下表面大致垂直地从上方照射激光光束的例子(垂直照射方式)，这是因为从当前的激光照射装置的现状来看该方式是最实用的。即，由于在外引线侧赋予了倾斜，因此能够使XY台等进行容易控制的水平动作。另外，由于垂直照射激光光束，因此不需要在中途变更激光光束的方向，因此扫描效率高。由于从引线框的上方照射激光光束，因此能够利用现有的通用装置。从引线框的上表面侧照射激光光束的优点是因为从上表面侧容易识别密封体的端部。
但是，例如如果利用能够从引线框的下方照射激光光束的装置，则将外引线的横截面设为倒立的大致梯形，也能够与主实施方式同样地进行处理。
另外，也可以与是否对外引线侧面设置倾斜角无关地，通过使激光光束的方向本身从垂直方向倾斜，来使激光光束直接入射到外引线侧面(非垂直照射方式)。在非垂直照射方式下，当将为了有效地去除初始的坚固的树脂片、还为了将激光光束直接入射到外引线两侧的侧面而例如进行三次扫描的情况作为例子时，垂直地进行第一次照射并在第二次和第三次照射时进行彼此向相反侧倾斜了的激光光束照射等的对策是有效的。
另外，在非垂直照射方式下激光光束相对于外引线侧面的倾斜角θ、即外引线侧面激光光束倾斜角的上限值在考虑之前的外引线侧面的倾斜角θ的上限值时理论上为120度左右。但是，当考虑实用性时，即使超过90度也只是降低了照射效率(从实用方面来说，锐角照射是有效的)，因此作为实用上的上限值，优选为100度左右。另外如果考虑到量产，则量产的优选上限值可例示为60度左右。另一方面，外引线侧面激光光束倾斜角的下限值与上述外引线侧面倾斜角相同。
另外，在非垂直照射方式中，通过将外引线的侧面设为大致垂直，能够将外引线的上表面和下表面形成为大致相同的宽度，因此能够将外引线的刚性保持为较高。
此外，例示了将内引线5的一部分设为倒梯形的例子，但是无论是垂直照射方式还是非垂直照射方式，在与树脂的粘合性方面没有问题时，也可以在内引线5的全长范围形成为矩形截面。
此外，本部分所记述的内容在下面的部分中也大致直接套用。
5.本申请的上述实施方式中的技术课题的说明
本申请的发明人明确了在部分1至4所说明的工艺中，存在如下的问题。即，当对引线照射激光(一次激光照射)时，金属异物(元素)从引线向周围飞散。飞散的该金属异物附着于通过去除引线间树脂突出部的工序(图7的堤坝树脂去除工序104)而露出的树脂的表面(端部)。即，由于实施去除引线间树脂突出部的工序(图7的堤坝树脂去除工序104)而飞散的金属异物附着于靠近在本去除工序中去除的部分的周边的树脂表面。然后，在该状态下进行电镀工序106(图7)时，在所附着的该金属异物上也形成有金属覆膜(镀层)25，相邻的外引线形成短路。此外，金属覆膜(镀层)25形成于树脂表面的另一个理由是因为电场容易集中于端部，因此即使附着于树脂表面(端部)的金属异物的量较少(较薄)，在电镀工序中也形成了金属覆膜25。
另外，在部分3所说明的例子中的使用具有正梯形截面的外引线的例子中，激光光束向引线侧面的投影面积变大，因此特别考虑为引线框结构金属的飞散变多的例子。其不限于使用具有正梯形截面的外引线的情况，将激光光束倾斜地照射向外引线的侧面的情况是相同的。
并且，外引线的截面是矩形，即使向引线框的主面(上表面或者下表面)垂直地照射激光光束，也需要跨越外引线间开口10或引线间树脂突出部54以及其周围的外引线4(图39)或拉杆11照射激光光束，因此仍然存在因一次激光照射所引起的引线部件飞散的问题。
6.与本申请的上述其它实施方式有关的发明概要说明
为了解决这样的问题，考虑如下对策。即，在一次激光照射工序之后，通过对经过该一次激光照射工序所露出的树脂表面和残留的树脂表面的边界周边的一部分(第一部分)照射(以光点的形式照射)激光来去除树脂的一部分(金属异物所附着的树脂表面的一部分)是有效的。此时，如上述实施方式那样，在从引线框的上表面侧照射激光的情况下，如图44或图57所示那样也能够仅去除树脂的上表面侧的一部分。这是因为如上所述那样当在一次激光照射工序中从引线框的上表面侧照射激光时，飞散的金属异物主要附着于引线框和树脂的上表面(激光进行照射的面)侧。根据该工艺，能够缩短二次激光照射工序的时间。
此外，在该二次激光照射工序中，如图47或图59所示那样也可以以从树脂的上表面侧贯通至下表面侧的方式照射激光，来去除通过一次激光照射工序而露出的树脂的一部分(第一部分)，这种方法能够更可靠地抑制跨越相邻的外引线之间而形成金属覆膜(镀层)25的上述问题。
另外，假设通过二次激光照射工序去除的树脂部件是树脂密封体2(图40)本身的情况和是树脂残留部37(图54)的情况。
在下面说明的例子中，设为如下方式：在一次激光照射工序中连续地(例如以脉冲模式)扫描多个外引线间开口10(图39)，在二次激光照射工序中，使每个单位外引线间开口10的光点照射边移动边重复进行。该方式的优点是满足如下要求：缩短一次激光照射工序所花费的时间以及在二次激光照射工序中，尽量不向引线上照射激光。此外，一次激光照射工序和二次激光照射工序不限于连续扫描、光点照射，当然也能够进行各种变更。
7.与本申请的上述其它实施方式有关的技术性效果等的说明
通过选择上述或者下面说明的任一种方法，不会跨越相邻的外引线间而在树脂的表面(端部)形成金属覆膜(镀层)，因此能够提供可靠性高的半导体器件。
8.本申请的上述其它实施方式的半导体器件的制造方法中的引线框以及封装形状的一例的说明(主要是图33至图35)
下面说明的例子中，基本部分与在部分1至3中进行说明时大致相同，因此下面原则上对不同的部分以及省略说明的部分进行说明(在下面的部分中也相同)。
在此说明的引线框以及封装形状除了缓冲垫部分周边以外其余与图1至图4说明的内容完全相同。
图33是对本申请其它实施方式的半导体器件的制造方法中的引线框的各部分与密封体、半蚀刻区域、最后要被切掉的部分等之间的关系进行了说明的引线框的顶视图(对应部分2所说明的图6)。图34是对本申请的上述其它实施方式的半导体器件的制造方法中的激光一次去除工艺进行说明的引线框顶视图(对应部分2所说明的图14)。图35是用于对本申请的上述其它实施方式的半导体器件的制造方法中的封装形状(外引线以及缓冲垫等)进行说明的封装拐角部的背面图(对应部分1的图3)。根据这些图说明本申请的上述其它实施方式的半导体器件的制造方法中的引线框和封装形状的一例。
与部分1同样地，如图33、图34以及图35(尤其关注本图)所示那样，在该封装中，外引线4的间距P设为固定，其结果，引线间隔LL也是固定的。但是，在部分1中，由于缓冲垫7与最端部的外引线4处于未对准(或者非正规)的位置关系，因此关于缓冲垫7与最端部的外引线4的间隔，(也存在形状上的差异)是否相同并不明确。与此相对地，在图33、图34以及图35所示的例子中，由于以缓冲垫7与最端部的外引线4处于比较对准(或者正规)的位置关系的方式进行布局，因此缓冲垫7与最端部的外引线4的间隔LB和引线间隔LL变为相同。此外，在本申请中，尤其是不进行区分时，该间隔也称为“引线间隔”。这样，在如部分2的图13和图14中已说明的那样的激光照射工序(本实施方式中对应“一次激光照射工序”)中，激光光束以固定速度(扫描速度)在树脂密封体2的周边旋转时，即使以连续脉冲模式(维持固定的脉冲发送，不对输出光束本身进行开启和关闭)施行激光扫描，引线间隔LL、LB也全是固定的，因此能够使照射到一个外引线间开口10(也包含缓冲垫7与最端部的外引线4之间)、即引线间树脂突出部54的激光光束的能量固定。其优点在于只要使用这种平面形状的引线框，则无论本申请的哪个实施方式都能够享受。
9.本申请的上述其它实施方式的半导体器件的制造方法中的激光处理工艺的说明(主要是图36至图48)
在该部分中说明的激光处理工艺(树脂部件处理)基本上与部分3相同，下面在原则上对不同的部分(所追加的部分或者替换后的部分)以及省略说明的部分进行说明。
在此说明的通过激光照射进行的树脂部件去除工艺的特征在于具有主要以去除引线间树脂突出部54为目的的一次激光照射工序和以去除在该一次激光照射工序中飞散的金属类附着物为目的的二次激光照射工序。
图36是对本申请的上述其它实施方式的半导体器件的制造方法中的激光一次去除工艺进行说明的图34的密封体周边部R3的主要部分放大顶视图(正在进行一次激光光束照射)。图37是图36的一次激光光束照射子区域的布局的详细俯视图。图38是与图36的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行一次激光光束照射)(此外，在图23中示意性地示出了树脂密封体内部的结构，但是在本图以及下面同样的图中，考虑到必要性更符合实际情况地进行了显示)。图39是图34的密封体周边部R3的主要部分放大顶视图(一次激光光束照射完成时刻)。图40是图34的密封体周边部R3的主要部分放大顶视图(正在进行二次激光光束照射)。图41是仅将图40中的光束照射部分放大后的照射状况说明图。图42是与图40的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行二次激光光束照射)。图43是图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。图44是与图43的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。图45是图44所示的二次树脂去除部周边封装侧面局部放大图。图46是与图43对应的二次树脂去除变形例(贯通去除)中的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。图47是与图46的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。图48是图47所示的二次树脂去除部周边封装侧面局部放大图。根据这些图说明本申请的上述其它实施方式的半导体器件的制造方法中的激光处理工艺(图7的通过激光器进行的激光树脂去除工序104)。
一次激光光束照射工序与之前在部分3中已说明的相同，但是为了进行与后面说明的二次激光光束照射工序之间的对比，而更详细地进行说明。如图36和图38所示，在图13、图21以及图24中已说明的激光照射区域24例如包括多个相同宽度的一次激光光束扫描路径18(18a、18b、18c)等。在本例中，从内侧朝向外侧、如一次激光光束扫描路径移动方向19那样移动扫描路径，来覆盖激光照射区域24整体。在本例中，相邻的一次激光光束扫描路径彼此朝向相反方向，当然也可以是相同方向。此外，通过从内侧朝向外侧、如一次激光光束扫描路径移动方向19那样使扫描路径朝向外侧移动，能够减少金属以及树脂等异物或者尘埃向树脂密封体2主体的附着。但是，也能够使扫描路径从外侧向内侧移动，还能够随机地配置扫描路径，来整体覆盖激光照射区域24。一般来说，连续地或者间断地使扫描路径向一个方向移动在控制上更简单。
如图37所示，这些各一次激光光束扫描路径18a、18b、18c分别对应具有与激光光束截面30相同的宽度(激光光束的直径是指关于圆形截面的光束，振幅强度为中心的1/e的圆的直径。在此，e为自然对数的底数)的一次激光光束照射子区域20(20a、20b、20c)，相邻的一次激光光束照射子区域20a、20b、20c之间相互具有例如50％左右的重叠。
在本例中，如图38所示那样，树脂去除用激光61(激光光束)垂直地入射至引线框12的上表面12a。关于该入射角度，如部分1至4所说明的那样(稍后统一说明)能够进行各种变更。
如果示出一次激光光束照射工序中的激光照射条件的一例，则如下。即，激光器种类：例如YAG激光器(Nd:YAG等)，激光的波长：例如基本波长的1064nm(近红外光)，引线框上表面(焦点面)的光束直径：例如100微米左右，激光器输出功率：例如20W左右，脉冲重复频率：例如20kHz左右(例如，通过Q开关进行的脉冲动作)，脉冲持续时间、即脉冲长度：例如40n秒左右(由此，每单位脉冲的能量例如是1mJ左右)，扫描速度：例如300mm/秒左右，密封体2的旋转次数、即一次激光光束照射子区域20的个数：例如8个至12个左右，照射方式：例如(不伴随Q开关以外的光束的开启/关闭)连续脉冲模式的连续扫描方式。
图39示出该一次激光光束照射工序完成时刻的引线框上表面的情况。在此，引线间树脂突出部54被去除后，该部分成为外引线间开口10。但是，在该状态下，由于在一次激光光束照射工序中飞散的构成引线框的金属部件(例如，铜)附着于树脂部件表面，因此需要在一次激光光束照射工序之后且在引线镀锡工序106(图7)之前施行二次激光光束照射工序(在引线镀锡工序106之前有湿蚀刻工序等清洗工序的情况下，更希望在该清洗工序之前施行二次激光光束照射工序)。
如图40、图41以及图42所示，二次激光光束照射工序与一次激光光束照射工序同样地，通过激光光束的扫描来进行，但是扫描方法稍有不同。此外，也可以是相同的扫描方法，但是下面说明的光点方式更能够可靠地去除不期望的金属附着物。即，与二次激光光束照射工序对应的二次激光光束扫描路径33是与一次激光光束照射工序同样地呈直线状的路径，但是与一次激光光束照射工序的情况不同，路径个数仅为一个。这是因为金属附着物成为主要问题的仅为树脂密封体2(封装)的侧面2d的下端部及其周边。并且，作为光点方式，通过仅对相互分离的各激光光束点照射区域32(32a、32b、32c)进行照射，避免了再次形成金属附着物。因此，例如通过液晶掩模、或者机械开闭器等开启/关闭激光光束。这样，通过在树脂密封体2的外周例如旋转一周，将金属附着物与金属附着物堆积附近的树脂一起去除，由此能够可靠地去除该不期望的金属附着物。
此外，如图40和图42所示，各激光光束点照射区域32(32a、32b、32c)的位置、即要通过二次激光光束照射工序照射激光的部分是封装2的侧面2d的第一部分34，在此包括通过一次激光光束照射工序而新露出的树脂表面部分、即树脂露出部36。此外，实际照射的部分是第一部分34中的主要是激光源侧的一部分。即，从引线框的上表面侧向通过去除引线间树脂突出部54而露出的树脂表面与残留的树脂表面的边界周边的第一部分34以光点的形式照射二次激光光束。
图41图示了该照射方式。如图41所示，各激光光束点照射区域32呈类似椭圆(准确来说是使大量同系的圆重合形成的OR图形)的平面形状，该光点照射长度S比引线间隔LL、LB稍短的程度较佳(避免再次形成金属附着物)。另一方面，各激光光束点照射区域32的间距与引线间距P相同。
在此，如果示出二次激光光束照射工序中的激光照射条件的一例，则如下。即，激光器种类：例如YAG激光器(Nd:YAG等)，激光的波长：例如基本波长的1064nm(近红外光)，引线框上表面(焦点面)的光束直径：例如100微米左右，激光器输出功率：例如20W左右，脉冲重复频率(脉冲重复间隔Tr：例如50微秒左右)：例如20kHz左右(例如，通过Q开关进行的脉冲动作)，脉冲持续时间Td、即脉冲长度：例如40n秒左右(由此，每单位脉冲的能量例如是1mJ左右)，扫描速度：例如300mm/秒左右，密封体2的旋转次数、即一次激光光束照射子区域20的个数：例如1个左右(也可以分开多次)，照射方式：例如(不伴随Q开关以外的光束的开启/关闭)断续脉冲模式的光点照射方式。
此外，二次激光光束照射工序的激光照射也能够如图42中用虚线所示那样使激光光束61向树脂密封体2的中心部侧倾斜来施行激光照射。这样能够降低对树脂密封体2的照射损伤。
接着，图43、图44以及图45示出二次激光光束照射工序完成时刻的封装的状态。如图43、图44以及图45所示，通过二次激光光束照射工序来将树脂表面与表面的金属附着物一起去除，从而形成二次树脂去除部35。通过这样形成二次树脂去除部35，能够有效地防止在相邻的外引线4间在镀引线时形成导体桥。这是因为当在密封体侧面上部2d的下端与树脂露出部36的边界附近有金属附着物时，由于电镀时的电场集中，而以其为起点在两侧容易形成导体桥。还因为金属附着物主要容易从树脂露出部36的上端附近向上附着。这样，通过将利用光点照射形成的二次树脂去除部35仅设为上表面侧(上半型二次树脂去除部)，能够将对树脂密封体2主体的损伤抑制为最小限度。
另外，二次树脂去除部35也能够如图46、图47以及图48所示那样。即，通过使二次树脂去除部35贯通至封装下表面2b(贯通型二次树脂去除部)，能够大致完全地阻断相邻的外引线4之间的短路路径。
10.本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)的说明(主要是图49和图50)
图49是本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)的立体顶视图。图50是本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)的立体底视图。根据这些图，说明本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)。
该封装形状基本上与部分8中已说明的(普通型封装)相同，但是在周边下端部的外引线4间具有树脂平台37(图49和图50)的点(带树脂平台的封装)是不同的。这种树脂平台37(树脂残留部)的存在适合于之前在部分3、9中已说明的激光照射树脂去除工艺。在下一部分中说明与该封装结构对应的激光堤坝树脂去除工序104(图7)。
11.与本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)对应的激光处理工艺的说明(主要从图51至图59)
该激光处理工艺基本上与部分9所说明的相同，由于是其变形例，因此原则上仅说明不同的部分。
图51是对与图49和图50的封装有关的激光一次去除工艺进行说明的图34的密封体周边部R3的主要部分放大顶视图(正在进行一次激光光束照射)。图52是与图49和图50的封装有关的图51的P-P′截面所对应的密封体周边部的主要部分放大截面图(正在进行一次激光光束照射)。图53是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(一次激光光束照射完成时刻)。图54是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(正在进行二次激光光束照射)。图55是与图54的P-P′截面对应的密封体周边部的主要部分放大截面图(正在进行二次激光光束照射)。图56是与图49和图50的封装有关的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。图57是与图56的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。图58是与图46对应的二次树脂去除变形例(贯通去除)中的图34的密封体周边部R3的主要部分放大顶视图(二次激光光束照射完成时刻)。图59是与图58的P-P′截面对应的密封体周边部的主要部分放大截面图(二次激光光束照射完成时刻)。根据这些图，说明与本申请的上述其它实施方式的半导体器件的制造方法中的封装形状的变形例(周边堤坝树脂残存型)对应的激光处理工艺。
如图51和图52所示，与图36至图38的情况不同，通过将最初的一次激光光束扫描路径18a的位置设为远离树脂密封体2的位置，来降低由于激光器的位移而对树脂密封体2产生的损伤。
接着，图53示出一次激光光束照射完成时刻的封装上表面的情形。如图53所示可知，在外引线间没有开口10的端部形成有树脂平台37(树脂残留部)。例如基于部分1所示的引线框尺寸，当将树脂密封体侧面2d到拉杆11的距离例如设为0.5毫米左右时，该平台的宽度为该距离的大约1/5到1/3左右，例如能够例示0.1毫米左右到0.15毫米左右。
接着，图54和图55示出二次激光光束照射工序。如图54和图55所示，与图40和图42的情况不同，通过将二次激光光束路径33设为树脂平台37(树脂残留部的端部(例如将激光光束的中心对准端部)而不是树脂密封体2的端部，实质上不会对树脂密封体2、即封装主体带来激光照射的损伤，能够去除所附着的金属异物等。此外，金属异物等有主要大量附着于树脂平台37(树脂残留部)的外端附近的上表面的倾向，因此使激光能量集中于该部分是有效的。
接着，图56和图57示出二次激光光束照射工序完成时刻的封装状态。如图56和图57所示，在这种情况下，不是在树脂密封体2上而是在树脂平台37(树脂残留部)上形成有二次激光树脂去除部35。
与部分9同样地，在此，二次树脂去除部35也能够如图58和图59所示那样形成。在这种情况下，与图46至图48的情况同样地，通过使二次树脂去除部35贯通至封装下表面2b(树脂平台37的下表面)，能够大致完全地阻挡相邻的外引线4间的短路路径。
此外，近年来的半导体器件的外形尺寸随着电子装置(电子装置)的小型化而倾向于进一步变小，内引线5的长度也开始变短。由此，与该内引线5相连接的线6被形成在封装(树脂密封体)2的侧面2d附近。因此，在半导体器件的外形尺寸较小的情况下、或者在内引线5的长度较短的情况下、或者在线6被连接在封装2的侧面2d附近的情况下，当在二次激光光束照射工序中如部分9所说明的那样对封装2的侧面2d照射激光时，线6的一部分有可能从封装2露出。因此，为了进一步提高半导体器件的可靠性，优选如部分10、11所说明的半导体器件那样事先形成树脂平台(树脂残留部)37。
12.与本申请的各实施方式的外引线截面形状和激光照射方法有关的补充说明(主要是图60和图61)
在该部分中，关于以上所说明的主要是一次激光照射工序(在部分1至4中，图7的激光堤坝树脂去除工序)，统一说明引线形状等和激光照射角度或者扫描方法。
图60是对本申请的各实施方式中的外引线截面形状(正梯形截面)和激光照射方法的关系进行说明的封装局部侧视图。图61是对本申请的各实施方式中的外引线截面形状(矩形截面)和激光照射方法的关系进行说明的封装局部侧视图。根据这些图，进行与本申请的各实施方式中的外引线截面形状和激光照射方法有关的补充说明。
例如，在是如部分1至4主要说明的具有正梯形截面的外引线4的情况下，如图60所示那样，只要使激光光束61垂直入射至引线框12的上表面12a，在工艺上就是最简单的。但是，如果外引线4的截面是矩形，则为了可靠地向侧面照射激光，有时需要进行倾斜照射。在这种情况下，只要施行多次垂直照射61a、或者单位地进行，通过稍微略多地进行照射，也能够完全去除残留树脂。另一方面，如果要对同一部分进行多次照射，则如图61所示那样例如设为最初进行垂直照射61a、第二次进行倾斜照射61b、第三次进行反方向的倾斜照射61c。
13.与本申请的各实施方式中的外引线形状或者其形成方法有关的变形例的说明(主要是图62和图63)
在上述的实施方式中，主要针对使用了通过湿蚀刻图案形成的引线框的组装工艺具体地进行了说明，但是本申请发明并不限定于此，当然也能够应用于使用了通过切割模具等的冲压加工(冲孔加工)形成的引线框以及将冲压加工与湿蚀刻合用得到的引线框的组装工艺。下面说明其一例。
图62是对与本申请的各实施方式的外引线形状或者其形成方法有关的变形例(将蚀刻和模具成型合用的例子)进行说明的外引线截面图(成型前)。图63是对与本申请的各实施方式的外引线形状或者其形成方法有关的变形例(将蚀刻和模具成型合用的例子)进行说明的外引线截面图(成型后)。根据这些图，说明与本申请的各实施方式中的外引线形状或者其形成方法有关的变形例。
首先，如上所述那样通过蚀刻方式形成的引线框与冲压加工相比微细加工精度方面更为优秀，但是如图62所示那样在引线的侧面(的中央部)形成有通过蚀刻形成的凹凸38、即小隆起(突起)。根据上述实施方式，即使形成了这样的小隆起，也能够使激光高效地照射到外引线4的侧面，能够去除残留树脂部件54。但是，在引线框成型阶段，在该隆起(突起)被形成为较大时，有可能无法可靠地去除残留树脂部件54。因此，如图62和图63所示那样，在通过蚀刻进行图案形成之后，通过成型模具55等进行的冲压加工在树脂密封工序之前去除该隆起，使外引线4的侧面4s变得平坦。由此，能够更可靠地去除残留树脂部件54。此外，从提高半导体器件的安装强度的观点出发，只要至少去除外引线4的侧面4s的隆起即可。这是因为当像这样将外引线4的横截面设为大致正立的大致梯形时，存在回流焊安装时容易使焊锡向上流动并加速形成到达外引线4的上表面的良好的焊锡角焊缝的效果。另外，根据该形状，也存在缓和安装时的应力的效果。
另一方面，内引线5的侧面通过后面的树脂密封工序而被树脂密封体密封，因此这种强度方面的要求不是特别强烈。另外，如果考虑到树脂密封体与由金属形成的引线框的粘合性并不好时，通过在内引线5的侧面事先残留该隆起，能够提高与树脂密封体的粘着力，因此能够提高半导体器件的可靠性。因此，优选如图62所示那样使用如避开内引线5的平面形状的成型模具55，并选择性地对外引线4的侧面进行冲压加工。
14.本申请的各实施方式中的激光照射方式的变形例(局部扫描方式)的说明(主要是图64和图65)
在部分3、9以及11的激光照射工艺中，以对封装整体全局性地施行扫描的例子为中心进行了说明，但是在该部分中，作为对其的变形例，说明重复进行局部的扫描来覆盖封装整体的必要部分的方式。
图64是作为利用激光的树脂去除工艺的变形例(一次和二次一体局部激光扫描方式)的图34的密封体周边部R3的主要部分放大顶视图(正在进行局部激光扫描)。图65是作为利用激光的树脂去除工艺的变形例(一次局部激光扫描方式)的图34的密封体周边部R3的主要部分放大顶视图(正在进行局部激光扫描)。根据这些图，说明本申请的各实施方式中的激光照射方式的变形例(局部扫描方式)。
(1)一次和二次一体局部激光扫描方式(主要是图64)
如图64所示，在该方式中，针对与各外引线间开口10对应的区域，将一次激光照射工序和二次激光照射工序作为局部合并激光照射工序而例如沿着局部扫描路径56逐一地施行，当一个完成时，沿着全局扫描路径18移动到与下一个外引线间开口10对应的区域来重复进行同样的处理。在此，当以如局部扫描路径56那样的路径施行激光照射时，能够通过最后阶段的树脂上的照射来与树脂表面层一起去除在跨越外引线4的初始的扫描路径中飞散以及附着的金属等。
此外，在这种情况下，二次树脂去除部35可以是上半型二次树脂去除部，也可以是贯通型二次树脂去除部。另外，封装方式可以是带树脂平台的封装，也可以是普通型封装。在带树脂平台的封装中，与部分11同样地，需要将局部扫描路径56压缩至引线长度方向的外端侧。
(2)一次局部激光扫描方式(主要是图65)
如图65所示，在该方式中，针对与各外引线间开口10对应的区域，仅将一次激光照射工序作为局部激光照射工序而例如沿着局部扫描路径56逐一地施行，当一个完成时，沿着全局扫描路径18移动到与下一个外引线间开口10对应的区域并重复进行同样的处理。然后，作为二次激光照射工序，在一次激光照射工序完成之后，与部分9同样地沿着二次激光光束扫描路径33一并进行光点照射。
此外，在这种情况下，二次树脂去除部35可以是上半型二次树脂去除部，也可以是贯通型二次树脂去除部。另外，封装方式可以是带树脂平台的封装，也可以是普通型封装。在带树脂平台的封装中，与部分11同样地，需要将局部扫描路径56压缩至引线长度方向的外端侧。
15.本申请的各实施方式中的激光照射时的周边气体系统的说明(主要是图66至图68)
在该部分中，关于与部分3的图22有关地进行说明的内容，进行补充说明等。即，说明图22的θ台65上的引线框12的装载结构的详细内容等。
图66是对本申请的各实施方式中的激光照射时的周边气体系统进行说明的激光照射装置主要部分和封装局部侧视图(普通封装)。图67是与图66的Z-Z′对应的示意截面图。图68是对于对本申请的各实施方式中的激光照射时的周边气体系统进行说明的激光照射装置主要部分和封装局部侧视图(底面薄板成型封装)。根据这些图，说明本申请的各实施方式中的激光照射时的周边气体系统。
(1)气体系统的基本形态(主要是图66和图67)
如图66和图67所示，例如形成为如下的结构：当以一次激光照射工序为例时(该结构基本上在二次激光照射工序中也相同)，在激光扫描时，从供气喷嘴73提供大气气体(例如空气。在需要时，也可以是氩气、氮气等惰性气体)，通过设置于引线框保持器具75的排气开口76，从下方的排气孔57吸引而排出气体。由此，能够减少在一次激光照射工序等中产生的金属蒸汽等飞散物的再附着。此外，当然以上的结构不是必须的。
(2)薄板成型的一例(主要是图68)
在此，例如以二次激光照射工序为例说明在对薄板成型封装、即在下侧铺设有离模薄板的状态下进行树脂成型的类型的封装照射激光时有效的气体系统的结构。
如图68所示，在薄板成型封装中，在外引线4的下表面与树脂密封体2(封装)的下表面2b之间存在间隙D，因此从图67所示的供气喷嘴73提供的大气通过各外引线4之间顺利地从下方的排气孔57吸引并被排出。
16.概要
以上根据实施方式具体地说明了由本发明人完成的发明，但是本发明并不限定于此，在不脱离其宗旨的范围内能够进行各种变更，这是不言而喻的。
例如在上述实施方式中，主要针对QFN型塑料封装具体进行了说明，但是本申请发明并不限定于此，当然也能够广泛地应用于在外引线间具有突出树脂部、或者在外引线的侧面上残留树脂部件的其它方式的塑料封装。在上述实施方式中主要以应用了转移成型的情况为中心进行了说明，但是本申请发明并不限定于此，当然也能够应用于压缩成型等其它塑料成型方法。
另外，在上述实施方式中，针对外引线4的截面形状进行了说明，但是配置在树脂密封体2的角部的缓冲垫7也可以由与上述外引线4相同的形状构成。由此，能够进一步提高半导体器件的安装强度。
在上述实施方式中，作为激光光束的扫描方式，具体说明了使树脂去除用激光光束输出头62或者装载有引线框的XY台移动的方式，但是本申请发明当然也能够应用于操作多个磁气(Galvano)反射镜等来使激光光束进行光栅扫描的方式。
此外，在上述实施方式中，具体说明了关于激光类别和波长使用了Nd:YAG激光器的1064nm的例子，但是本申请并不限定于此，当然也能够应用相同激光器类别但波长不同的其它的固定激光器、即YAG激光器、YVO4激光器、光纤激光器等、碳酸气体激光器、受激准分子激光器等气体激光器等(1064nm周边的波长或者其它波长)。
本申请发明能够应用于半导体器件等的集成电路、单体装置、复合模块等的密封等。
附图标记的说明
1半导体芯片
1a半导体芯片的上表面(装置面)
2树脂密封体(封装)
2a(树脂密封体的)上表面
2b(树脂密封体的)下表面
2c(树脂密封体的)拐角的倒角部
2d(树脂密封体的)侧面
2e顶出销痕迹
3冲模垫
3a(冲模垫的)上表面
3b(冲模垫的)下表面
4外引线
4r外引线侧面的实际形状
4s外引线侧面
5内引线
5i内引线内端(接合部)
5ir内引线内端部侧面的实际形状
5p内引线主要部分
5r内引线主要部分侧面的实际形状
5s内引线侧面
6金线(焊丝)
7缓冲垫
8粘结剂层
9冲模垫支承引线(悬垂引线)
10外引线间开口
11堤坝(dam bar)(拉杆)
12引线框
12a(引线框的)上表面
12b(引线框的)下表面
12c(引线框的)框部
14焊垫
15半蚀刻部
16狭缝
17拐角开口
18、18a、18b、18c一次激光光束扫描路径(全局扫描路径)
19一次激光光束扫描路径偏移方向
20、20a、20b、20c一次激光光束照射子区域
21堤坝切割模具所切掉的部分
22拐角部切割模具所切掉的部分
23树脂密封体(或者模腔)的外周
24激光照射区域(其外周)
25镀锡层
26一次激光光束扫描方向
30激光光束截面
32、32a、32b、32c激光光束点照射区域
33二次激光光束扫描路径
34第一部分
35二次树脂去除部
36树脂露出部
37树脂残留部(树脂平台)
38由于蚀刻形成的凹凸
42焊锡角焊缝(或者再凝固焊锡层)
45布线衬底
46接合区
51成型模具
53模腔
54引线间树脂突出部(外引线残留树脂部件)
55成型模具
56局部扫描路径
57排气孔
58位置识别光学系统
59激光照射装置
60激光装置基座
61、61a、61b、61c：树脂去除用激光(激光光束)
62树脂去除用激光光束输出头
63激光用X台
64激光用Y台
65θ台
66Z移动机构
67水平旋转φ移动机构(水平旋转臂)
68θ移动机构
69被处理物用X台
70被处理物用Y台
71打标用激光(激光光束)
72打标用激光光束输出头
73供气喷嘴
74气体喷射器
75引线框保持器具
76排气开口
77气体流
91垂线(或者与激光光束平行的线)
92与(图25的C-C′截面的)外引线的侧面大致平行的面(回归平面)
100组装工序
101芯片接合工序
102引线接合工序
103树脂密封工序
104激光树脂去除工序
105水压去毛刺处理
106镀锡工序
107激光打标工序
108切割工序
109安装工序(镀锡流程)
D下表面的间隙
LB引线缓冲垫间隔
LL引线间隔
P引线间距
R1密封体背面拐角部
R2外引线间区域
R3密封体周边部
S光点照射长度
Td脉冲持续时间
Tr脉冲反复间隔
W突出量
θ激光的倾斜角

Claims (12)

1.一种半导体器件的制造方法，包括以下工序：
(a)将固定有半导体芯片的引线框设置在成型模具中，通过密封树脂密封上述半导体芯片，来在上述引线框上形成树脂密封体，
在此，上述引线框包括以下部分：
(i)冲模垫，其固定有上述半导体芯片；
(ii)从上述冲模垫的外部周边以与上述树脂密封体的底面形成大致同一平面的方式延伸并到达上述树脂密封体的侧面的多个内引线、以及与上述多个内引线分别连结并从上述树脂密封体的上述侧面突出的多个外引线；
(iii)堤坝，其将上述多个外引线的外端部附近连结起来；以及
(iv)引线间树脂突出部，其填充于上述多个外引线之间，从上述树脂密封体的上述侧面突出，
上述半导体器件的制造方法还包括以下工序：
(b)在上述工序(a)之后，通过向上述引线间树脂突出部照射第一激光，来去除上述引线间树脂突出部；
(c)在上述工序(b)之后，对通过去除上述引线间树脂突出部而露出的树脂表面的第一部分光点照射第二激光，由此去除上述树脂表面的上述第一部分的表面；以及
(d)在上述工序(c)之后，在从上述树脂密封体突出的上述多个外引线各自的表面形成金属覆膜。
2.根据权利要求1所述的半导体器件的制造方法，
在上述工序(b)中，通过对上述引线间树脂突出部和上述各多个外引线照射上述第一激光，来去除上述引线间树脂突出部，使上述多个外引线各自的侧面露出。
3.根据权利要求2所述的半导体器件的制造方法，
在上述工序(b)中，对上述多个外引线各自的侧面倾斜地照射上述第一激光。
4.根据权利要求2所述的半导体器件的制造方法，
与上述多个外引线的长度方向垂直的截面呈正立的大致梯形，在上述工序(b)中，从上述引线框的上表面侧照射上述第一激光。
5.根据权利要求4所述的半导体器件的制造方法，
上述引线框通过从其上下两个表面进行湿蚀刻而被形成图案。
6.根据权利要求1所述的半导体器件的制造方法，
上述树脂表面的上述第一部分是上述树脂密封体的一部分。
7.根据权利要求6所述的半导体器件的制造方法，
在上述工序(c)中，上述第二激光以向上述树脂密封体的中央部侧倾斜的状态照射光点。
8.根据权利要求1所述的半导体器件的制造方法，
上述树脂表面的上述第一部分是上述引线间树脂突出部的残留部。
9.根据权利要求1所述的半导体器件的制造方法，
通过以光点的形式照射上述第二激光，来以从上述树脂表面的上表面侧向下表面侧贯通的方式进行上述工序(c)中的上述树脂表面的上述第一部分的去除。
10.根据权利要求1所述的半导体器件的制造方法，还包括以下工序：
(e)在上述工序(d)之后，对上述树脂密封体施行激光打标。
11.根据权利要求10所述的半导体器件的制造方法，
上述激光打标时的激光功率比上述工序(b)时的激光功率弱。
12.根据权利要求1所述的半导体器件的制造方法，还包括以下工序：
在上述工序(c)之后上述工序(d)之前，对上述多个外引线的表面施行喷水处理。
CN201080030507.1A 2009-07-06 2010-06-30 半导体器件的制造方法 Expired - Fee Related CN102473651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410658118.3A CN104465414B (zh) 2009-07-06 2010-06-30 半导体器件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009159511 2009-07-06
JP2009-159511 2009-07-06
PCT/JP2010/061141 WO2011004746A1 (ja) 2009-07-06 2010-06-30 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410658118.3A Division CN104465414B (zh) 2009-07-06 2010-06-30 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102473651A CN102473651A (zh) 2012-05-23
CN102473651B true CN102473651B (zh) 2014-12-17

Family

ID=43429168

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410658118.3A Expired - Fee Related CN104465414B (zh) 2009-07-06 2010-06-30 半导体器件的制造方法
CN201080030507.1A Expired - Fee Related CN102473651B (zh) 2009-07-06 2010-06-30 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410658118.3A Expired - Fee Related CN104465414B (zh) 2009-07-06 2010-06-30 半导体器件的制造方法

Country Status (4)

Country Link
US (2) US9087850B2 (zh)
JP (2) JP5419235B2 (zh)
CN (2) CN104465414B (zh)
WO (1) WO2011004746A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012014382A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 半導体装置
JP5435016B2 (ja) * 2011-12-01 2014-03-05 株式会社デンソー 半導体装置の製造方法
TWI480355B (zh) * 2012-02-03 2015-04-11 Lg Chemical Ltd 黏合膜
US9142491B2 (en) * 2012-09-28 2015-09-22 Conexant Systems, Inc. Semiconductor package with corner pins
CN104347526B (zh) * 2013-07-29 2018-06-19 讯芯电子科技（中山）有限公司 双工器封装结构及制造方法
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
CN103500713A (zh) * 2013-09-28 2014-01-08 宁波康强电子股份有限公司 预包封引线框架的制造方法
US9613877B2 (en) * 2013-10-10 2017-04-04 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods for forming semiconductor package
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
US9978700B2 (en) 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9653414B2 (en) * 2015-07-22 2017-05-16 Nxp B. V. Shielded QFN package and method of making
US9373569B1 (en) 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
CN105269730A (zh) * 2015-09-02 2016-01-27 成都莱普科技有限公司 一种半导体封装体激光去溢料的新工艺
US9978675B2 (en) 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US20170271244A1 (en) * 2016-03-21 2017-09-21 Texas Instruments Incorporated Lead frame with solder sidewalls
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
US10388594B2 (en) * 2017-06-28 2019-08-20 Stmicroelectronics, Inc. Protection from ESD during the manufacturing process of semiconductor chips
JP6917010B2 (ja) * 2017-09-06 2021-08-11 大日本印刷株式会社 半導体装置およびその製造方法
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
US10741466B2 (en) * 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
KR102605122B1 (ko) 2017-12-08 2023-11-24 인피니언 테크놀로지스 아게 공기 캐비티를 갖는 반도체 패키지
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
US11886062B2 (en) * 2018-09-27 2024-01-30 Dexerials Corporation Optical device and method for manufacturing optical device
CN109571882B (zh) * 2018-10-31 2020-05-29 歌尔股份有限公司 一种注塑件浇口裁切方法
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
US10796981B1 (en) 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11362023B2 (en) * 2019-07-12 2022-06-14 Infineon Technologies Ag Package lead design with grooves for improved dambar separation
US20210207270A1 (en) * 2020-01-08 2021-07-08 Asm Ip Holding B.V. Injector
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
US11239127B2 (en) * 2020-06-19 2022-02-01 Infineon Technologies Ag Topside-cooled semiconductor package with molded standoff

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177965A (en) 1985-07-24 1987-02-04 Philips Electronic Associated Manufacturing an electrical device
JPS62172735A (ja) * 1986-01-27 1987-07-29 Fuji Seiki Seizosho:Kk バリ取り方法
JPH03106063A (ja) 1989-09-20 1991-05-02 Sony Corp 半導体装置の樹脂封止方法
JPH04157761A (ja) 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
US5662822A (en) * 1994-10-13 1997-09-02 Hitachi Construction Machinery Co., Ltd. Dam bar cutting apparatus and dam bar cutting method
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002184795A (ja) * 2000-12-14 2002-06-28 Hitachi Ltd 半導体装置の製造方法
JP2003124422A (ja) * 2001-10-16 2003-04-25 Hitachi Cable Ltd リード抜け防止形状付きリードフレーム
JP4522049B2 (ja) 2003-02-14 2010-08-11 三洋電機株式会社 半導体装置
NL1028588C2 (nl) 2005-03-22 2006-09-25 Fico Bv Werkwijze en inrichting voor het separeren van producten met een gecontroleerde snederand en gesepareerd product.
JP2008252005A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd バリ取り方法および半導体装置の製造方法
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150294870A1 (en) 2015-10-15
WO2011004746A1 (ja) 2011-01-13
JP5689514B2 (ja) 2015-03-25
US9263274B2 (en) 2016-02-16
JP2014003346A (ja) 2014-01-09
CN102473651A (zh) 2012-05-23
CN104465414A (zh) 2015-03-25
CN104465414B (zh) 2017-08-15
JPWO2011004746A1 (ja) 2012-12-20
US20120108013A1 (en) 2012-05-03
US9087850B2 (en) 2015-07-21
JP5419235B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
CN102473651B (zh) 半导体器件的制造方法
KR100829278B1 (ko) 반도체장치 및 그 제조방법
JP4086202B2 (ja) 半導体装置の製造方法
JP5334239B2 (ja) 半導体装置の製造方法
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
CN104576407B (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
JP5174698B2 (ja) 電子部品製造用の切削装置及び切削方法
JP2023509239A (ja) 導電性膜を備えた側壁メッキ用パッケージ方法
JP5894209B2 (ja) 半導体装置
TWI802479B (zh) 半導體裝置的製造方法以及引線框架
JP2003133500A (ja) リードフレーム及びリードフレームを用いた樹脂封止方法
TWI829258B (zh) 半導體裝置以及其製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
JP5519745B2 (ja) 半導体装置
TW202325453A (zh) 雷射加工裝置、雷射加工方法、及半導體裝置的製造方法
CN117981079A (zh) 半导体装置以及其制造方法
JP2003229445A (ja) 半導体装置の製造方法
JPS6381962A (ja) 半導体デバイスの製造方法
JP2014236039A (ja) 半導体装置の製造方法
JPH02205061A (ja) リードフレーム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20180630