CN104576407B - 一种引线框架管脚端面镀锡的封装方法及封装结构 - Google Patents

一种引线框架管脚端面镀锡的封装方法及封装结构 Download PDF

Info

Publication number
CN104576407B
CN104576407B CN201410849739.XA CN201410849739A CN104576407B CN 104576407 B CN104576407 B CN 104576407B CN 201410849739 A CN201410849739 A CN 201410849739A CN 104576407 B CN104576407 B CN 104576407B
Authority
CN
China
Prior art keywords
lead frame
groove
frame pin
pin
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410849739.XA
Other languages
English (en)
Other versions
CN104576407A (zh
Inventor
徐振杰
黄源炜
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201410849739.XA priority Critical patent/CN104576407B/zh
Publication of CN104576407A publication Critical patent/CN104576407A/zh
Application granted granted Critical
Publication of CN104576407B publication Critical patent/CN104576407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种引线框架管脚端面镀锡的封装方法及封装结构。其中方法包括以下步骤：在产品中与位于引线框架基座上的芯片电连接的引线框架管脚上开设第一凹槽至露出环氧树脂；对引线框架管脚上开凹槽之后的产品镀锡；从所述引线框架管脚第一凹槽处切割产品。本发明通过在引线框架管脚上开凹槽，然后对整个产品镀锡，最后从引线框架管脚凹槽处切割产品，使引线框架的切割区域侧面保留镀锡层，有效提高了产品的可焊性和可靠性。

Description

一种引线框架管脚端面镀锡的封装方法及封装结构
技术领域
本发明实施例涉及半导体封装领域，尤其涉及一种引线框架管脚端面镀锡的封装方法及封装结构。
背景技术
随着现代科技的发展，半导体器件和组件在工程、商业上得到了广泛应用。它在雷达、遥控遥测、航空航天等的大量应用对其可靠性提出了越来越高的要求。而因芯片焊接不良造成的失效也越来越引起了人们的重视，因为这种失效往往是致命的，不可逆的。因此，在半导体行业得到一个好的焊接可靠性是非常重要的，半导体焊接面的锡层可以使得焊接更加牢固，特别是汽车电子。
众所周知,QFN(Quad Flat No-lead Package，四侧无引脚扁平封装)和DFN(DuadFlat No-lead Package，双侧无引脚扁平封装)包封在一个窗口中，在电镀完成后再切割为单个单元。但现有技术中存在产品切割后侧面并没有电镀上锡层的问题，导致在半导体焊接PCB时的可靠性较差。
发明内容
鉴于此，本发明的目的是提出一种引线框架管脚端面镀锡的封装方法及封装结构，以提高产品的可焊性和可靠性。为达此目的，本发明采用以下技术方案：
一方面，本发明实施例提供了一种引线框架管脚端面镀锡的封装方法，所述方法包括如下步骤：
产品注塑成型，在产品中与位于引线框架基座上的芯片电连接的引线框架管脚上，开设第一凹槽至露出环氧树脂；
对引线框架管脚上开设第一凹槽之后的产品镀锡；
从所述引线框架管脚第一凹槽处切割产品。
进一步地，所述在引线框架管脚上开设第一凹槽包括：
当相邻芯片之间的引线框架管脚的中部相连时，在引线框架管脚的中部开设第一凹槽；
当相邻芯片之间的引线框架管脚的中部被部分环氧树脂填充时，在靠近所述部分环氧树脂的引线框架管脚的端部开设第一凹槽。
进一步地，所述在引线框架管脚上开设第一凹槽的方法为蚀刻法或者镭射切割法。
进一步地，所述第一凹槽的开口形状为方形、椭圆形或者圆形。
进一步地，所述从所述引线框架管脚第一凹槽处切割产品的切割方法为砂轮切割法或者镭射激光切割法。
进一步地，在产品注塑成型前还包括：
产品注塑成型前，在所述引线框架正面的管脚上开设第二凹槽；
所述第二凹槽正对所述第一凹槽。
另一方面，本发明实施例提供了一种引线框架管脚端面镀锡的封装结构，所述结构包括引线框架、结合材、芯片、导线、环氧树脂以及锡层；所述引线框架包括引线框架基座和引线框架管脚；所述芯片通过结合材固定在所述引线框架基座上，所述芯片上的引脚和所述引线框架管脚通过所述导线电连接，所述环氧树脂将芯片、导线、结合材塑封在引线框架上，所述引线框架的背面，引线框架管脚的端面或端面的一部分镀有锡层。
进一步地，所述芯片为四侧无引脚扁平封装芯片或双侧无引脚扁平封装芯片。
本发明实施例中提供的引线框架管脚端面镀锡的封装方法及封装结构，通过在引线框架管脚上开设第一凹槽，然后对整个产品镀锡，最后从引线框架管脚第一凹槽处切割产品，使引线框架管脚的切割区域的端面镀锡，有效提高了产品的可焊性和可靠性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例一提供的引线框架管脚端面镀锡的封装方法的流程图；
图2a-图2g是本发明实施例二提供的实现引线框架管脚端面镀锡的封装过程的示意图；
图3a-图3g是本发明实施例三提供的实现引线框架管脚端面镀锡的封装过程的示意图；
图4a-图4i是本发明实施例四提供的实现引线框架管脚端面镀锡的封装过程的示意图；
图5a、图5b是本发明实施例五提供的引线框架管脚端面镀锡的封装结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一
图1给出了本实施例一提供的引线框架管脚端面镀锡的封装方法的流程图。本发明实施例适用于将封装后的半导体器件更加牢固地焊接到印刷电路板上。本实施例中采用的芯片可以为四侧无引脚扁平封装芯片，也可以为双侧无引脚扁平封装芯片。如图1所示，该方法包括以下步骤：
101、产品注塑成型，在产品中与位于引线框架基座上的芯片电连接的引线框架管脚上，开设第一凹槽至露出环氧树脂。
该步骤中，多个芯片通过结合材逐一固定在多个引线框架基座上，其中，芯片与引线框架管脚通过导线电连接，环氧树脂将芯片、导线、结合材塑封在引线框架上，使其注塑成型形成产品。在引线框架管脚上开设第一凹槽至露出环氧树脂，具体的，该第一凹槽位于引线框架的背面。
102、对引线框架管脚上开设第一凹槽之后的产品镀锡。
该步骤中，引线框架管脚上开设第一凹槽之后，从引线框架背面，对整个产品均匀地镀上锡层，其中，镀锡方法可采用电镀法镀锡。
103、从引线框架管脚第一凹槽处切割产品。
在产品镀锡后，整个引线框架的背面及第一凹槽处的引线框架管脚的侧面均镀上了锡层，沿着第一凹槽处切割产品，以切割成单个单元的产品。
本发明实施例一提供的引线框架管脚端面镀锡的封装方法，通过在引线框架管脚上开设第一凹槽，然后对整个产品镀锡，最后从引线框架管脚第一凹槽处切割产品，使引线框架的切割区域侧面镀锡，有效提高了产品的可焊性和可靠性。
实施例二
图2a-图2g是本发明实施例二提供的实现引线框架管脚端面镀锡的封装过程的示意图。本发明实施例适用于将封装后的半导体器件更加牢固地焊接到印刷电路板上。用于封装的芯片可以为四侧无引脚扁平封装芯片，也可以为双侧无引脚扁平封装芯片。示例性的，本实施例采用双侧无引脚扁平封装芯片，且邻芯片之间的引线框架管脚的中部相连。本实施例的封装方法包括：
201、产品注塑成型，在引线框架管脚11的中部开设第一凹槽16至露出环氧树脂12。
图2a为产品注塑成型的俯视图，图2b为图2a中A-A区域的切面图。如图2a、图2b所示，将芯片13通过结合材14固定在引线框架基座10上，其中，芯片13与引线框架管脚11通过导线15电连接，环氧树脂12将芯片13、导线15、结合材14塑封在引线框架上，使其注塑成型形成产品。
参考图2c、图2d，在引线框架管脚11的中部开设第一凹槽16至露出环氧树脂12。其中，第一凹槽16可通过化学腐蚀法进行刻蚀，也可利用镭射激光进行开槽；第一凹槽16的开口形状可以为方形、椭圆形或者圆形。
202、对引线框架管脚11上开设第一凹槽16之后的产品镀锡。
图2e为产品镀锡的俯视图，图2f为图2e中A-A区域的切面图。如图2e、图2f所示，在引线框架管脚11上开设第一凹槽16之后，从引线框架背面，对整个产品均匀地镀上锡层，其中，镀锡方法可采用电镀法镀锡。
203、从引线框架管脚11未镀锡的第一凹槽16处切割产品。
参考图2e、图2f，在虚线框内对产品进行切割，切割方法可以为砂轮切割法，也可以为镭射激光切割法；切割后的产品如图2g所示，引线框架管脚11的端面镀有锡层。
本发明实施例二提供的引线框架管脚端面镀锡的封装方法，通过在引线框架管脚的中部开设第一凹槽，然后对整个产品镀锡，最后从引线框架管脚第一凹槽处切割产品，使引线框架管脚的切割区域的端面镀锡，有效提高了产品的可焊性和可靠性。
实施例三
图3a-图3g是本发明实施例三提供的实现引线框架管脚端面镀锡的封装过程的示意图。本发明实施例适用于将封装后的半导体器件更加牢固地焊接到印刷电路板上。用于封装的芯片可以为四侧无引脚扁平封装芯片，也可以为双侧无引脚扁平封装芯片。示例性的，本实施例采用双侧无引脚扁平封装芯片，且邻芯片之间的引线框架管脚的中部被部分环氧树脂填充。本实施例的封装方法包括：
301、产品注塑成型，在靠近上述部分环氧树脂的引线框架管脚21的端部开设第一凹槽26至露出环氧树脂22。
图3a为产品注塑成型的俯视图，图3b为图3a中A-A区域的切面图。如图3a、图3b所示，将芯片23通过结合材24固定在引线框架基座20上，其中，芯片23与引线框架管脚21通过导线25电连接，环氧树脂22将芯片23、导线25、结合材24塑封在引线框架上，使其注塑成型形成产品。
参考图3c、图3d，在靠近上述部分环氧树脂的引线框架管脚21的端部开设第一凹槽26至露出环氧树脂22。其中，第一凹槽26可通过化学腐蚀法进行刻蚀，也可利用镭射激光进行开槽；第一凹槽26的开口形状可以为方形、椭圆形或者圆形。
302、对引线框架管脚21上开设第一凹槽26之后的产品镀锡。
图3e为产品镀锡的俯视图，图3f为图3e中A-A区域的切面图。如图3e、图3f所示，在引线框架管脚21上开设第一凹槽26之后，从引线框架背面，对整个产品均匀地镀上锡层，其中，镀锡方法可采用电镀法镀锡。
303、从引线框架管脚21未镀锡的第一凹槽26处切割产品。
参考图3e、图3f，在虚线框内对产品进行切割，切割方法可以为砂轮切割法，也可以为镭射激光切割法；切割后的产品如图3g所示，引线框架管脚21的端面镀有锡层。
本发明实施例三提供的引线框架管脚端面镀锡的封装方法，通过在引线框架管脚中部、靠近凸出部分环氧树脂的引线框架管脚的端部开设第一凹槽，然后对整个产品镀锡，最后从引线框架管脚第一凹槽处切割产品，使引线框架管脚的切割区域的端面镀锡，有效提高了产品的可焊性和可靠性。
实施例四
图4a-图4i是本发明实施例四提供的实现引线框架管脚端面镀锡的封装过程的示意图。本发明实施例适用于将封装后的半导体器件更加牢固地焊接到印刷电路板上。用于封装的芯片可以为四侧无引脚扁平封装芯片，也可以为双侧无引脚扁平封装芯片。示例性的，本实施例采用双侧无引脚扁平封装芯片，适用于引线框架较厚的情况。本实施例的封装方法包括：
401、产品注塑成型前，在引线框架正面的引线框架管脚31上开设第二凹槽38。
图4a为在引线框架正面开设第二凹槽38的俯视图，图4b为图4a中A-A区域的切面图。如图4a、图4b所示，当引线框架较厚时，产品注塑成型前，在引线框架正面的引线框架管脚31上开设第二凹槽38，第二凹槽38的深度适中，第二凹槽38的开口形状可以为方形、椭圆形或者圆形。
402、产品注塑成型，在引线框架背面的引线框架管脚31上开设第一凹槽36至露出环氧树脂32。
图4c为产品注塑成型的俯视图，图4d为图4c中A-A区域的切面图。如图4c、图4d所示，将芯片33通过结合材34固定在引线框架基座30上，其中，芯片33与引线框架管脚31通过导线35电连接，环氧树脂32将芯片33、导线35、结合材34塑封在引线框架上，使其注塑成型形成产品。
参考图4e、图4f，在引线框架背面的引线框架管脚31上开设第一凹槽36至露出环氧树脂32。其中，第一凹槽36可通过化学腐蚀法进行刻蚀，也可利用镭射激光进行开槽；第一凹槽36的开口形状可以为方形、椭圆形或者圆形，第一凹槽36正对第二凹槽38。
403、对引线框架管脚31上开设第一凹槽36之后的产品镀锡。
图4g为产品镀锡的俯视图，图4h为图4g中A-A区域的切面图。如图4g、图4h所示，在引线框架管脚31上开设第一凹槽36之后，从引线框架背面，对整个产品均匀地镀上锡层，其中，镀锡方法可采用电镀法镀锡。
404、从引线框架管脚31未镀锡的第一凹槽36处切割产品。
参考图4g、图4h，在虚线框内对产品进行切割，切割方法可以为砂轮切割法，也可以为镭射激光切割法；切割后的产品如图4i所示，引线框架管脚41未被环氧树脂32包裹的端面部分镀有锡层。
本发明实施例四提供的引线框架管脚端面镀锡的封装方法，先在引线框架正面的引线框架管脚上开设第二凹槽，再在引线框架背面正对第二凹槽的位置开设第一凹槽，保证了凹槽壁的平滑，然后对整个产品镀锡，最后从引线框架管脚第一凹槽处切割产品，使引线框架管脚的切割区域的端面一部分镀锡，有效提高了产品的可焊性和可靠性。
实施例五
图5a、图5b是本发明实施例五提供的引线框架管脚端面镀锡的封装结构示意图。本实施例的封装结构可以更加牢固地焊接到印刷电路板上。封装结构中的芯片可以为四侧无引脚扁平封装芯片，也可以为双侧无引脚扁平封装芯片。示例性的，本实施例采用双侧无引脚扁平封装芯片。参考图5a，本实施例的封装结构包括：
引线框架、结合材44、芯片43、导线45、环氧树脂42以及锡层47；引线框架包括引线框架基座40和引线框架管脚41；芯片43通过结合材44固定在引线框架基座40上，芯片43上的引脚和引线框架管脚41通过所述导线45电连接，环氧树脂42将芯片43、导线45、结合材44塑封在引线框架上，引线框架的背面，引线框架管脚41的端面镀有锡层47。
另外，图5b的封装结构与图5a的封装结构不同之处在于：图5a中，引线框架管脚41的端面镀有锡层47,；而图5b中，引线框架管脚51的端面的一部分镀有锡层57。
本发明实施例五为结构实施例，本发明方法实施例与结构实施例属于同一构思，在结构实施例中未详尽描述的细节内容，可以参考上述方法实施例，此处不再赘述。
本发明实施例五提供的引线框架管脚端面镀锡的封装结构，引线框架管脚的端面或端面的一部分镀有锡层，有效提高了产品的可焊性和可靠性。
上述仅为本发明的较佳实施例。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。

Claims (4)

1.一种引线框架管脚端面镀锡的封装方法，其特征在于，所述方法包括如下步骤：
产品注塑成型，在产品中与位于引线框架基座上的芯片电连接的引线框架管脚上，开设第一凹槽至露出环氧树脂；
对引线框架管脚上开设第一凹槽之后的产品镀锡；
从所述引线框架管脚第一凹槽处切割产品；
其中，所述在引线框架管脚上开设第一凹槽包括：
当相邻芯片之间的引线框架管脚的中部相连时，在引线框架管脚的中部开设第一凹槽；
当相邻芯片之间的引线框架管脚的中部被部分环氧树脂填充时，在靠近所述部分环氧树脂的引线框架管脚的端部开设第一凹槽；
所述在引线框架管脚上开第一凹槽的方法为蚀刻法或者镭射切割法。
2.根据权利要求1所述的方法，其特征在于，所述第一凹槽的开口形状为方形、椭圆形或者圆形。
3.根据权利要求1所述的方法，其特征在于，所述从所述引线框架管脚第一凹槽处切割产品的切割方法为砂轮切割法或者镭射激光切割法。
4.根据权利要求1所述的方法，其特征在于，在产品注塑成型前还包括：
产品注塑成型前，在所述引线框架正面的管脚上开设第二凹槽；
所述第二凹槽正对所述第一凹槽。
CN201410849739.XA 2014-12-30 2014-12-30 一种引线框架管脚端面镀锡的封装方法及封装结构 Active CN104576407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410849739.XA CN104576407B (zh) 2014-12-30 2014-12-30 一种引线框架管脚端面镀锡的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410849739.XA CN104576407B (zh) 2014-12-30 2014-12-30 一种引线框架管脚端面镀锡的封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN104576407A CN104576407A (zh) 2015-04-29
CN104576407B true CN104576407B (zh) 2018-08-03

Family

ID=53092165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410849739.XA Active CN104576407B (zh) 2014-12-30 2014-12-30 一种引线框架管脚端面镀锡的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN104576407B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10190925B2 (en) * 2016-07-18 2019-01-29 Honeywell International Inc. Low cost overmolded leadframe force sensor with multiple mounting positions
US10079198B1 (en) * 2017-05-31 2018-09-18 Stmicroelectronics, Inc. QFN pre-molded leadframe having a solder wettable sidewall on each lead
CN112713090B (zh) * 2019-10-24 2023-01-24 珠海格力电器股份有限公司 一种qfn器件的制备方法及qfn器件
CN116246986A (zh) * 2023-05-10 2023-06-09 南京睿芯峰电子科技有限公司 具有外露引线框架的封装件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
CN103441116A (zh) * 2013-09-11 2013-12-11 杰群电子科技（东莞）有限公司 一种半导体封装件及其制造方法
CN203562420U (zh) * 2013-09-11 2014-04-23 杰群电子科技（东莞）有限公司 一种半导体封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703545B2 (en) * 2012-02-29 2014-04-22 Alpha & Omega Semiconductor, Inc. Aluminum alloy lead-frame and its use in fabrication of power semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
CN103441116A (zh) * 2013-09-11 2013-12-11 杰群电子科技（东莞）有限公司 一种半导体封装件及其制造方法
CN203562420U (zh) * 2013-09-11 2014-04-23 杰群电子科技（东莞）有限公司 一种半导体封装件

Also Published As

Publication number Publication date
CN104576407A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104576407B (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
CN102473651B (zh) 半导体器件的制造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US9824960B2 (en) Lead frame and method for manufacturing same
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
TW201539695A (zh) 半導體裝置及其製造方法
CN107221514A (zh) 具有全镀覆端面的引线框架引线
CN205194694U (zh) 表面贴装电子器件
WO2017071418A1 (zh) 半导体器件及其制造方法
US20150001697A1 (en) Selective treatment of leadframe with anti-wetting agent
JP2016001697A (ja) 発光装置及びその製造方法
CN206584921U (zh) 预包封多侧边可浸润引线框架结构
CN106206326A (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN103441116A (zh) 一种半导体封装件及其制造方法
CN201829490U (zh) 芯片区打孔集成电路引线框架
US20150069626A1 (en) Chip package, chip package module based on the chip package, and method of manufacturing the chip package
KR101464605B1 (ko) 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
JP2017038051A (ja) 半導体パッケージ及びその製造方法
CN203466185U (zh) 新型ic模封结构
CN203562420U (zh) 一种半导体封装件
JP2016072588A (ja) Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法
JP2016167532A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
CN104167400A (zh) 一种四边无引脚封装件及其封装工艺、制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant