CN207690781U - Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机 - Google Patents

Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机 Download PDF

Info

Publication number
CN207690781U
CN207690781U CN201721807256.9U CN201721807256U CN207690781U CN 207690781 U CN207690781 U CN 207690781U CN 201721807256 U CN201721807256 U CN 201721807256U CN 207690781 U CN207690781 U CN 207690781U
Authority
CN
China
Prior art keywords
pin
chip
qfn
thickness
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721807256.9U
Other languages
English (en)
Inventor
李扬渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Mairui Microelectronic Co Ltd
Original Assignee
Suzhou Mairui Microelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Mairui Microelectronic Co Ltd filed Critical Suzhou Mairui Microelectronic Co Ltd
Priority to CN201721807256.9U priority Critical patent/CN207690781U/zh
Application granted granted Critical
Publication of CN207690781U publication Critical patent/CN207690781U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种QFN封装结构，包括位于所述封装结构底侧且裸露的芯片座，芯片座顶面设置有芯片，芯片座四周设置有若干引脚，所述若干引脚在所述封装结构的底侧和侧面裸露；所述芯片的外接端子通过金属导线连接到相对应的引脚；塑封体将所述芯片、引脚和金属导线密封；还包括：从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，且小于所述封装结构的侧面的厚度。在焊接该QFN封装结构时，如果锡过量，多余的锡会被引导到该槽中，因此，就不会增加QFN封装在PCB板上所占据的面积，提高焊接质量。

Description

QFN封装结构、指纹识别的QFN封装结构及具有其的智能手机
技术领域
本实用新型涉及电子设备技术领域，尤其涉及一种QFN封装结构、指纹识别的QFN封装结构及具有其的智能手机。
背景技术
QFN（Quad Flat Non-Leaded，无引线四方扁平）封装为一种呈矩形的无引脚封装，由于没有鸥翼状引线，且内部芯片的外接端子与引脚之间的导电路径短，使得其自感系数和内布线电阻很低，具有卓越的电性能；在电子工业中获得了大规模的应用。
如图1A、图1B所示，QFN封装包括芯片座11，在芯片座11的上部通过贴片材料12固定有芯片13，芯片13的外接端子通过金属导线14连接到位于QFN封装底部四周的引脚15。为了保护芯片11和金属导线14等免受侵蚀氧化等，需要使用塑封体16封装，仅将引脚15和芯片座11裸露，且为了方便焊接，引脚15通常会从QFN封装的侧面裸露出一部分，与QFN封装侧面的塑封体16构成一个平滑的面；其中，引脚15用于电气连接（例如，与印刷电路板电连接），芯片座11用于加速散发芯片在运行时所产生的热量。在实际应用中，会将引脚15和芯片座11焊锡到PCB（Printed Circuit Board，印刷电路板）板2，图1A展示了正常情况下，QFN封装的焊接结构，由于去除了鸥翼状引线，就能减少QFN封装所占据的面积，进而提高PCB板上的电子元件的密度，减少PCB板的面积；而在实际中，由于各种原因，锡3有可能过量，如图1B所示，由于爬锡现象的存在，引脚15在侧面裸露的部分会沾有一个部分锡3，为了减少与其他电子元件发生干涉短路的危险，需要加大该QFN封装与其他电子元件的距离，从而增加了QFN封装所占据的面积，降低了PCB板上的电子元件的密度，增大了PCB板的面积。
因此，设计一种方便焊接、减少在PCB板上所占据的面积的QFN封装结构，成为一个亟待解决的问题。
实用新型内容
本实用新型的目的在于提供一种QFN封装结构及其制造方法。
为了实现上述实用新型目的之一，本实用新型一实施方式提供了一种QFN封装结构，包括位于所述封装结构底侧芯片座，芯片座顶面设置有芯片，芯片座四周设置有若干引脚，所述若干引脚在所述封装结构的底侧和侧面裸露；所述芯片的外接端子通过金属导线连接到相对应的引脚；塑封体将所述芯片、引脚和金属导线密封；还包括：从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，且小于所述封装结构的侧面的厚度。
作为本实用新型实施方式的进一步改进，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，包括：所述凹槽的深度大于在侧面裸露的所述引脚的厚度。
作为本实用新型实施方式的进一步改进，所述芯片座的底侧和若干引脚的表面涂有焊料镀层或金属镀层。
本实用新型一实施方式提供了一种用于指纹识别的QFN封装结构，包括位于所述封装结构底侧芯片座，芯片座顶面设置有指纹芯片，芯片座四周设置有若干引脚，所述若干引脚在所述封装结构的底侧和侧面裸露；所述指纹芯片的外接端子通过金属导线连接到相对应的引脚；塑封体将所述指纹芯片、引脚和金属导线密封；还包括：从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，且小于所述封装结构的侧面的厚度。
作为本实用新型实施方式的进一步改进，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，包括：所述凹槽的深度大于在侧面裸露的所述引脚的厚度。
本实用新型一实施方式提供了一种智能手机，所述智能手机包含上述的用于指纹识别的QFN封装结构。
相对于现有技术，本实用新型的技术效果在于：在该QFN封装结构中，凹面形成于引脚在厚度方向上的全部，即凹面的厚度大于等于引脚的厚度；在焊接时，如果锡过量，会有部分锡沾到引脚在侧面所裸露的部分，该凹面形成了一个可以收纳部分锡的槽，由于爬锡现象，多余的锡会被引导到该槽中，因此，就不会增加QFN封装在PCB板上所占据的面积，也不会与其他芯片和/或线路等产生干涉、短路等的可能性，从而极大的提高焊接质量。
附图说明
图1A是现有技术中QFN封装结构焊接时锡适量时的示意图；
图1B是现有技术中QFN封装结构焊接时锡过量时的示意图；
图2A是本实用新型实施例一中的QFN封装结构焊接时锡适量时的示意图；
图2B是本实用新型实施例一中的QFN封装结构焊接时锡过量时的示意图；
图3A是本实用新型实施例一中的QFN封装结构的仰视图；
图3B是本实用新型实施例一中的QFN封装结构的正视图；
图4A是现有技术中的QFN封装结构焊接时锡过量时的局部示意图；
图4B是本实用新型实施例一中的QFN封装结构焊接时锡过量时的局部示意图；
图5是本实用新型实施例四中的引线框架的结构示意图；
图6A是本实用新型实施例四中的QFN封装结构的第一切割示意图；
图6B是本实用新型实施例四中的QFN封装结构的第二切割示意图；
图6C是本实用新型实施例四中的QFN封装结构的第三切割示意图。
具体实施方式
以下将结合附图所示的各实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向（旋转90度或其他朝向），并相应地解释本文使用的与空间相关的描述语。
本实用新型实施例一提供了一种QFN封装结构1，如图2A、2B所示，包括位于所述封装结构底侧芯片13座11，芯片13座11顶面设置有芯片13，芯片13座11四周设置有若干引脚15，所述若干引脚15在所述封装结构的底侧和侧面裸露；所述芯片13的外接端子通过金属导线14连接到相对应的引脚15；塑封体16将所述芯片13、引脚15和金属导线14密封。
在该实用新型中，所述芯片座11的顶面，封装结构1的底侧、侧面等方位关系是以图2A为准。
为了防止外界的水汽侵蚀、氧气氧化电子元器件（例如：芯片13、引脚15和金属导线14等），需要使用塑封体16来密封；所述塑封体16可以采用塑料塑封、密封树脂或陶瓷塑封等材料；金属导线14可以为金线或铜线等。这里，所述芯片可以为各种类型的芯片，比如：指纹芯片、音频芯片等。
芯片座11位于QFN封装结构1的底侧的中间，如图2A、图2B所示，在将该QFN封装结构焊接到PCB（Printed Circuit Board，印刷电路板）或FPC（Flexible Printed Circuit，柔性电路板）上时。
所述QFN封装结构1还包括：从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚15的厚度，且小于所述封装结构的侧面的厚度。
在通常情况下，芯片座11的四周都会设置有引脚15，此时，需要在QFN封装结构的四个侧面的底部都设置有凹面4；但这不是绝对的，如果仅在该QFN封装结构的某些侧面的底部设置有引脚15，则可以仅在这些侧面的底部设置有凹面。
可选的，该凹面4可以有多种结构，例如：（1）如图2A、图2B所示，在制造该凹面4时，可以沿着侧面底部向上削去，从而会削去部分引脚15和周围的塑封体16，直至将部分引线架15全部削掉，如果停止削，则此时的凹面4的厚度等于引线15的厚度；如果还继续削，会削去引脚15上面的部分塑封体16，则此时的凹面4的厚度大于引线15的厚度，在此种情况之下，该凹面4是沿着侧面横向是贯通的；（2）在制造该凹面4时，可以针对侧面裸露的每一个引脚15，沿着每个引脚15的底部向上削去，从而会削去部分引脚15，直至将部分引脚15全部削掉，如果停止削，则此时的凹面4的厚度等于引线15的厚度；如果还继续削，会削去引脚15上面的部分塑封体16，则此时的凹面4的厚度大于引线15的厚度，在此种情况下，侧面沿着横向会分布有若干个凹面4。
如图2A所示，在正常情况之下，即锡3是适量的，则不会有锡3沾到引脚15在侧面所裸露的部分；如图2B所示，如果锡3过量时，会有部分锡3沾到引脚15在侧面所裸露的部分，该凹面4形成了一个可以收纳部分锡3的槽，由于爬锡现象，多余的锡会被引导到该槽中，因此，就不会增加QFN封装在PCB板上所占据的面积，也不会与其他芯片和/或线路等产生干涉、短路等的可能性，从而极大的提高焊接质量。即从QFN封装结构的上方向下俯视时，此时的效果是锡3没有过量，即没有锡3从QFN封装结构的底侧向外溢出。如图4A所示，此时的凹面4的厚度等于引脚15的厚度。
因为凹面4形成于引脚15在厚度方向上的全部，即凹面的厚度大于等于引脚15的厚度，且该QFN封装结构形成了上宽下窄的形状。如图4A所示，当凹面4的厚度小于引脚15的厚度时，即引脚15的部分侧面与QFN的侧面形成一个平滑的面，由于爬锡现象的存在，该部分侧面上也有可能沾上一部分锡3，从而让本实施例的效果大打折扣。而如图4B当凹面4的厚度大于等于引脚15的厚度时，尽管有爬锡现象的存在，只要锡在适量范围内，不会有锡沾到QFN封装结构的侧面上。因此，本实施例中的技术特征“凹面4形成于引脚15在厚度方向上的全部”就可以极大的提高实用新型的技术效果。
优选地，所述凹槽的深度大于等于在侧面裸露的所述引脚15的厚度，包括：所述凹槽的深度大于在侧面裸露的所述引脚15的厚度。
如图4B所示，此时凹面4的厚度大于引脚15的厚度，此时凹面4形成了的槽的深度会更深，因此，可以容纳更多的锡。
优选的，所述芯片13座11的底侧和若干引脚15的表面涂有焊料镀层或金属镀层。
本实施例二提供了一种用于指纹识别的QFN封装结构1，如图2A、2B所示，包括位于所述封装结构底侧芯片13座11，芯片13座11顶面设置有指纹芯片13，芯片13座11四周设置有若干引脚15，所述若干引脚15在所述封装结构的底侧和侧面裸露；所述指纹芯片13的外接端子通过金属导线14连接到相对应的引脚15；塑封体16将所述指纹芯片13、引脚15和金属导线14密封；还包括：从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚15的厚度，且小于所述封装结构的侧面的厚度。
指纹芯片模组具有指纹识别的功能，能够实现指纹的图像采集、特征提取和特征比对等功能，可以方便的实现指纹识别的功能，其在智能手机上获得了大规模的应用，例如：指纹解锁，指纹接电话等。在实际上，需要智能手机尽可能的小巧、重量轻，因此，对于智能手机中的芯片所占的面积、空间等有苛刻的要求。且在智能手机中，指纹芯片模组的外围往往包围着一个具有探测手指触碰的金属环，当手指接触到传感器时候，金属环释放高压驱动指纹芯片模组，进行指纹识别，为了让指纹芯片模组能够正常工作，就需要去除该指纹芯片模组与金属环之间所产生的干涉现象。
正如实施例一所述，该QFN封装结构，可以有效的减少其所占据的面积，从而极大地减少了与金属环产生干涉、短路等的可能性，从而极大的智能手机的耐用性。
优选的，所述凹槽的深度大于等于在侧面裸露的所述引脚15的厚度，包括：所述凹槽的深度大于在侧面裸露的所述引脚15的厚度。
本实用新型实施例三提供了一种智能手机，所述智能手机包含实施例二中的用于指纹识别的QFN封装结构。
本实用新型实施例四提供了一种QFN封装结构的制造方法，包括以下步骤：
步骤601：准备引线框架，所述引线框架具有排列成矩阵状的若干芯片13座11在芯片13座11顶面设置芯片13，芯片13座11四周设置有若干引脚15和将所述若干引脚15彼此连结的切割道，所述芯片13的外接端子通过金属导线14连接到相对应的引脚15；至少将所述引线框架、芯片13、若干引脚15进行塑封而形成被切割物，所述若干引脚15、芯片13座11和切割道在所述被切割物的底侧裸露；
图5为一个引线框架的示意图，一共有3排3列的芯片座11，在芯片座11的四周设置有若干引线15，为了方便制造，使用连筋17（在图5中，将芯片座11的四个角都通过连筋固定到引线框架上）将芯片座11给固定到引线框架上，同时也将引线15的一端连接到引线框架上；如图6A所示，于是在未切割之前，相连的QFN封装结构的会有部分引线15是电连接的。根据QFN标准，引脚15和芯片座11需要在所述被切割物的底侧裸露。
步骤602：在所述被切割物的底面沿着所述切割道进行切割，形成切割槽，切割深度大于等于所述引脚15的厚度且小于所述被切割物的厚度，切割宽度为第一宽度值；
如图5所示，即在被切割物的底面沿着AA’，BB’，CC’，DD’这四条切割线进行切割，可见，由于切割深度大于等于引脚15的厚度，则将会在被切割物的底面形成一个切割槽6，也会将相连的QFN封装结构中的电连接的引脚给断开电连接。如图6B所示，当切割完成之后，在被切割物的底面形成若干个切割槽6。
步骤603：在所述被切割物的顶面沿着所述切割槽进行切割，将被切割物单片化为若干QFN封装结构1，切割宽度为第二宽度值，且第一宽度值大于第二宽度值。
如图6B所示，在被切割物的顶面沿着所有切割槽进行切割，最终效果如图6C所示，最终形成了所需的QFN封装结构，该封装结构为上宽下窄的形状。
优选地，所述在所述被切割物的底面沿着所述切割道进行切割，包括：使用砂轮在所述被切割物的底面沿着所述切割道进行切割。由于砂轮具有一定的厚度，因此砂轮的划片线宽较大，但其成本较低，又因第一宽度值大于第二宽度值，则使用砂轮切割不仅能够满足要求，还降低了成本。优选地，所述在所述被切割物的顶面沿着所述切割槽进行切割，包括：使用激光在所述被切割物的顶面沿着所述切割槽进行切割。激光切割属于无接触式加工，不会对晶圆产生机械应力的作用，对晶圆损伤较小，其切割宽度比砂轮切割要窄，因其切割质量较高，从而极大的提高了划片成品率。优选地，所述在所述被切割物的顶面沿着所述切割槽进行切割，包括：使用检测设备对尚未单片化的QFN封装结构1进行检测，之后在所述被切割物的顶面沿着所述切割槽进行切割。
可见，如果将被切割物单片化之后在测试，则需要将若干QFN封装结构都安装于检测设备中，在分别进行检测，可见，这比较麻烦，效率低；而在QFN封装结构还连接在一块时，可以将所有QFN封装结构一次性的安装到检测设备中，从而可以很方便地测试所有QFN封装。例如，使用ATE（Automatic Test Equipment，自动化测试设备）来检测所有QFN封装的功能和性能是否满预设的要求（例如，直流参数测试，功能测试，混合信号参数测试等等）。通常会将ATE设备上的引针伸出，连接到QFN封装对应的引脚15上，从而可以完成功能和性能测试。可选地，如果测试合格则需要执行步骤603将其给切割下，否则不切割；也可以做上标记，然后执行步骤603，之后由人工或机器将测试不合格的QFN封装给丢弃。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种QFN封装结构，包括位于所述封装结构底侧芯片座，芯片座顶面设置有芯片，芯片座四周设置有若干引脚，所述若干引脚在所述封装结构的底侧和侧面裸露；所述芯片的外接端子通过金属导线连接到相对应的引脚；塑封体将所述芯片、引脚和金属导线密封；其特征在于，还包括：
从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，且小于所述封装结构的侧面的厚度。
2.根据权利要求1所述的QFN封装结构，其特征在于，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，包括：
所述凹槽的深度大于在侧面裸露的所述引脚的厚度。
3.根据权利要求1所述的QFN封装结构，其特征在于：所述芯片座的底侧和若干引脚的表面涂有焊料镀层或金属镀层。
4.一种用于指纹识别的QFN封装结构，包括位于所述封装结构底侧芯片座，芯片座顶面设置有指纹芯片，芯片座四周设置有若干引脚，所述若干引脚在所述封装结构的底侧和侧面裸露；所述指纹芯片的外接端子通过金属导线连接到相对应的引脚；塑封体将所述指纹芯片、引脚和金属导线密封；其特征在于，还包括：
从所述封装结构的底面沿着所述封装结构的侧面，由下而上切削而成的凹槽，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，且小于所述封装结构的侧面的厚度。
5.根据权利要求4所述用于指纹识别的QFN封装结构，其特征在于，所述凹槽的深度大于等于在侧面裸露的所述引脚的厚度，包括：
所述凹槽的深度大于在侧面裸露的所述引脚的厚度。
6.一种智能手机，其特征在于，所述智能手机包含权利要求4或5所述的用于指纹识别的QFN封装结构。
CN201721807256.9U 2017-12-21 2017-12-21 Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机 Expired - Fee Related CN207690781U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721807256.9U CN207690781U (zh) 2017-12-21 2017-12-21 Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721807256.9U CN207690781U (zh) 2017-12-21 2017-12-21 Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机

Publications (1)

Publication Number Publication Date
CN207690781U true CN207690781U (zh) 2018-08-03

Family

ID=62994588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721807256.9U Expired - Fee Related CN207690781U (zh) 2017-12-21 2017-12-21 Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机

Country Status (1)

Country Link
CN (1) CN207690781U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946259A (zh) * 2017-12-21 2018-04-20 苏州迈瑞微电子有限公司 一种qfn封装结构及其制造方法
CN110488175A (zh) * 2019-07-31 2019-11-22 广东利扬芯片测试股份有限公司 指纹芯片测试部件、方法和计算机可读存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946259A (zh) * 2017-12-21 2018-04-20 苏州迈瑞微电子有限公司 一种qfn封装结构及其制造方法
CN110488175A (zh) * 2019-07-31 2019-11-22 广东利扬芯片测试股份有限公司 指纹芯片测试部件、方法和计算机可读存储介质
CN110488175B (zh) * 2019-07-31 2024-04-26 广东利扬芯片测试股份有限公司 指纹芯片测试部件、方法和计算机可读存储介质

Similar Documents

Publication Publication Date Title
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
US8383962B2 (en) Exposed die pad package with power ring
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN102842557A (zh) 一种封装结构及其制造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
CN107946259A (zh) 一种qfn封装结构及其制造方法
US20070194417A1 (en) Semiconductor apparatus containing multi-chip package structures
CN201490179U (zh) 电路板结构
CN101461061A (zh) 半导体器件
CN108630626A (zh) 无基板封装结构
CN103354226B (zh) 堆叠封装器件
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN101483163B (zh) 窗口型球格阵列封装构造及其基板
CN101800208A (zh) 半导体封装构造及其散热片
CN205984972U (zh) 一种引线框架结构
CN220821555U (zh) 传感器芯片qfn封装过渡结构
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件
CN102738018A (zh) 一种基于框架载体开孔和锡球贴膜的aaqfn产品的二次塑封制作工艺
CN104299955B (zh) 一种方形扁平无引脚封装
CN202957237U (zh) 一种芯片封装结构
KR20010004340A (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
CN101853845B (zh) 多芯片堆叠封装
CN201247774Y (zh) 一种大功率多芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180803

Termination date: 20181221