CN104299955B - 一种方形扁平无引脚封装 - Google Patents

一种方形扁平无引脚封装 Download PDF

Info

Publication number
CN104299955B
CN104299955B CN201410359087.1A CN201410359087A CN104299955B CN 104299955 B CN104299955 B CN 104299955B CN 201410359087 A CN201410359087 A CN 201410359087A CN 104299955 B CN104299955 B CN 104299955B
Authority
CN
China
Prior art keywords
qfn
encapsulation
connection pad
electrode contacts
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410359087.1A
Other languages
English (en)
Other versions
CN104299955A (zh
Inventor
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410359087.1A priority Critical patent/CN104299955B/zh
Publication of CN104299955A publication Critical patent/CN104299955A/zh
Application granted granted Critical
Publication of CN104299955B publication Critical patent/CN104299955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种QFN封装，包括：裸露焊盘位于QFN封装的底部中央位置；QFN封装的四侧布置有电极触点；QFN封装的四角分别设置一个增强连接焊盘。QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘QFN中的电极触点与PCB板的焊点连接容易由于PCB和QFN器件的热膨胀系数不同，热循环时产生的机械应力对电极触点与PCB板的连接焊点开裂，电极触点与PCB电气连接异常，造成电气设备故障。本申请增加了增强连接焊盘后，增强了QFN封装与PCB板的结合力并在QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，避免内侧有电气连接关系的电极触点与PCB的连接焊点受到损坏。

Description

一种方形扁平无引脚封装
技术领域
本发明涉及集成电路技术领域，特别涉及一种方形扁平无引脚(QFN，Quad FlatNo-lead)封装。
背景技术
在集成电路中，实现各个功能的芯片需要封装，而QFN封装是一种方形扁平无引脚的半导体芯片封装结构。由于QFN封装不像传统的小外形集成电路封装(SOIC，SmallOutline Integrated Circuit Package)与薄型小尺寸封装(TOSP，Thin Small OutlinePackage)封装那样具有欧翼状引线，QFN封装内部引脚与焊盘之间的导电路径短，自感系数以及封装体内部线电阻很低，所以它可以提供卓越的电性能。
现有技术中的QFN封装，主要通过单元陈列式的框架封装后，经过切割成为独立的单元，由于QFN封装与PCB的电气连接是通过印刷焊膏印刷到PCB上，然后贴片、回流焊。
通常由于PCB和QFN器件的热膨胀系数不同，热循环时产生的机械应力容易使电极触点与PCB板的连接焊点开裂，电极触点与PCB电气连接异常，造成电气设备故障。
发明内容
本发明实施例提供一种QFN封装，能够使QFN封装在各种途径中不被损坏。
第一方面，提供一种QFN封装，包括：裸露焊盘、电极触点和增强连接焊盘；
所述裸露焊盘位于QFN封装的底部中央位置；
所述QFN封装的四侧布置有所述电极触点；
所述QFN封装的四角分别设置一个所述增强连接焊盘。
在第一方面的第一种可能的实现方式中，所述增强连接焊盘与QFN封装塑封后的边界留有填充区。
结合第一方面及上述任一种可能的实现方式中，在第二种可能的实现方式中，所述填充区为三角形区域。
结合第一方面及上述任一种可能的实现方式中，在第三种可能的实现方式中，所述裸露焊盘为导电的。
结合第一方面及上述任一种可能的实现方式中，在第四种可能的实现方式中，所述电极触点为导电的。
结合第一方面及上述任一种可能的实现方式中，在第五种可能的实现方式所述增强连接焊盘为导电的，在QFN引线框架上与所述QFN封装的底部裸露焊盘电气相连。
结合第一方面及上述任一种可能的实现方式中，在第五种可能的实现方式所述增强连接焊盘为导电的，在QFN引线框架上与所述QFN封装的底部裸露焊盘电气不相连。
结合第一方面及上述任一种可能的实现方式中，在第七种可能的实现方式中，所述裸露焊盘底部设有底部沟槽。
结合第一方面及上述任一种可能的实现方式中，在第八种可能的实现方式中，所述底部沟槽将裸露焊盘底部等分为不同区域。
结合第一方面及上述任一种可能的实现方式中，在第九种可能的实现方式中，所述底部沟槽将裸露焊盘底部不等分为不同区域。
以上技术方案，在QFN封装的四角增加了增强连接焊盘，现有技术中QFN封装中没有增强连接焊盘，QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘，容易使QFN中的电极触点与PCB的连接焊点受力损坏导致该焊点开裂，电极触点与PCB电气连接异常，造成电气设备故障。而本申请增加了增强连接焊盘后，增强了QFN封装与PCB板的结合力并在QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，这样可以避免内侧有电气连接关系的电极触点与PCB的连接焊点受到损坏。从而降低热冲击及长期运行时内侧的电极触点与PCB的连接焊点所承受的机械应力，保持内侧的电极触点与PCB可靠连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的QFN封装的实施例一对应的俯视图；
图2是本发明提供的QFN封装的实施例二对应的俯视图；
图3-4是本发明提供的QFN封装的实施例三对应的主视剖面图；
图5是本发明提供的实施例三对应的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
首先，为了更好地理解本发明的改进点，下面先介绍现有技术中的QFN封装的结构。
实施例一：
参见图1，该图为本发明提供的QFN封装的实施例一对应的俯视图。
本发明提供的QFN封装，包括：裸露焊盘B、电极触点C和增强连接焊盘A；
所述裸露焊盘B位于QFN封装的底部中央位置；
需要说明的是，裸露焊盘B的面积较大。
所述QFN封装的外围四周布置有所述电极触点C；
需要说明的是，相对两侧的电极触点的数目是相同的。QFN封装可以为正方形的，也可以为长方形的。
所述QFN封装的四角分别设置一个所述增强连接焊盘A。
可以理解的是，QFN封装的四个角一共设置四个所述增强连接焊盘A。
在QFN封装的四角增加了增强连接焊盘QFN封装使用时与PCB板连接在一起，如果没有增强连接焊盘，容易使QFN中的电极触点与PCB的连接焊点受力损坏导致该焊点开裂，电极触点与PCB电气连接异常，造成电气设备故障。而本申请增加了增强连接焊盘后，增强了QFN封装与PCB板的结合力并在QFN封装承受机械应力时，四角的增强连接焊盘与PCB的焊点首先受力，这样可以避免内侧有电气连接关系的电极触点与PCB的连接焊点受到损坏。从而降低热冲击及长期运行时内侧的电极触点与PCB的连接焊点所承受的机械应力，保持内侧的电极触点与PCB可靠连接。
实施例二：
参见图2，该图为本发明提供的QFN封装的实施例二对应的俯视图。
为了便于加工和切割，本实施例中提供的QFN封装中的四角的顶端可以预留三角状区域，如图2所示的四个增强连接焊盘A的四角预留三角状区域A1。
需要说明的是，所述增强连接焊盘A根据实际芯片的功能需要，可以在QFN引线框架上与所述QFN封装的底部裸露焊盘电气相连或与所述QFN封装的底部裸露焊盘电气不相连。
本实施例提供的QFN封装，在QFN封装的四角预留三角状区域，该三角状区域为增强连接焊盘与QFN封装塑封后的边界所留的填充区。当比较大的QFN封装框架分割为各自的QFN封装时避免增强连接焊盘所带来的毛刺，进而可以避免QFN封装与PCB焊接时带来不同电气网络之间短路的风险。
实施例三：
参见图3-4，该图为本发明提供的QFN封装的实施例三对应的主视剖面图。
该图为主视剖面图，可以看到QFN封装的裸露焊盘B和电极触点C。
本实施例提供的QFN封装，在所述裸露焊盘B底部设有底部沟槽D。
可以理解的是，所述底部沟槽D将裸露焊盘B的底部等分为不同区域；也可以所述底部沟槽D将裸露焊盘B的底部不等分为不同区域。
另外，图3中，F为芯片打线(bonding线)、E为裸芯片、H为侧面爬锡、G为PCB。
侧面爬锡H可以增加QFN封装与PCB的连接，使两者的连接更加可靠。
参见图5，该图为本发明提供的实施例三对应的俯视图。
从俯视图中可以看出，所述底部沟槽D将裸露焊盘B底部等分为不同区域。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种方形扁平无引脚QFN封装，其特征在于，包括：裸露焊盘、电极触点和增强连接焊盘；
所述裸露焊盘位于QFN封装的底部中央位置；
所述QFN封装的四侧布置有所述电极触点；
所述QFN封装的四角分别设置一个所述增强连接焊盘；所述增强连接焊盘，用于增强QFN封装与PCB板的结合力；
所述增强连接焊盘与QFN封装塑封后的边界留有填充区；所述填充区，用于QFN封装框架分割为各自的QFN封装时避免增强连接焊盘所带来的毛刺；
所述增强连接焊盘为导电的，在QFN引线框架上与所述QFN封装的底部裸露焊盘电气相连；或，所述增强连接焊盘为导电的，在QFN引线框架上与所述QFN封装的底部裸露焊盘电气不相连。
2.根据权利要求1所述的QFN封装，其特征在于，所述填充区为三角形区域。
3.根据权利要求1-2任一项所述的QFN封装，其特征在于，所述裸露焊盘为导电的。
4.根据权利要求1-2任一项所述的QFN封装，其特征在于，所述电极触点为导电的。
5.根据权利要求1所述的QFN封装，其特征在于，所述裸露焊盘底部设有底部沟槽。
6.根据权利要求5所述的QFN封装，其特征在于，所述底部沟槽将裸露焊盘底部等分为不同区域。
7.根据权利要求5所述的QFN封装，其特征在于，所述底部沟槽将裸露焊盘底部不等分为不同区域。
CN201410359087.1A 2014-07-25 2014-07-25 一种方形扁平无引脚封装 Active CN104299955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410359087.1A CN104299955B (zh) 2014-07-25 2014-07-25 一种方形扁平无引脚封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410359087.1A CN104299955B (zh) 2014-07-25 2014-07-25 一种方形扁平无引脚封装

Publications (2)

Publication Number Publication Date
CN104299955A CN104299955A (zh) 2015-01-21
CN104299955B true CN104299955B (zh) 2017-06-27

Family

ID=52319622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410359087.1A Active CN104299955B (zh) 2014-07-25 2014-07-25 一种方形扁平无引脚封装

Country Status (1)

Country Link
CN (1) CN104299955B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263079A (zh) * 2011-07-18 2011-11-30 日月光半导体制造股份有限公司 半导体封装结构
CN104143542A (zh) * 2014-07-09 2014-11-12 华为技术有限公司 一种方形扁平无引线封装

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263079A (zh) * 2011-07-18 2011-11-30 日月光半导体制造股份有限公司 半导体封装结构
CN104143542A (zh) * 2014-07-09 2014-11-12 华为技术有限公司 一种方形扁平无引线封装

Also Published As

Publication number Publication date
CN104299955A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN102842557A (zh) 一种封装结构及其制造方法
CN103050467A (zh) 封装结构及其制造方法
CN205194694U (zh) 表面贴装电子器件
CN103295989B (zh) 倒装芯片封装
US20150279770A1 (en) Package, semiconductor device, and semiconductor module
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
CN104733403B (zh) 晶圆级封装结构及制作方法
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN104299955B (zh) 一种方形扁平无引脚封装
KR101474189B1 (ko) 집적회로 패키지
CN206532771U (zh) 散热型半导体器件
CN104518066B (zh) 一种具有过渡基板的led器件及其封装方法
CN104576407A (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
CN104465423B (zh) 一种双引线框架叠合设计半导体器件封装方法
CN208256642U (zh) 一种半导体器件及集成半导体器件
CN203967124U (zh) 一种倒装封装多面发光的led灯
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
CN102157480A (zh) 桥式整流器
CN202050364U (zh) 桥式整流器
CN103762201A (zh) Mems传感器、半导体封装器件及方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
CN103383932A (zh) 用于提高芯片电性能的封装结构
KR101432486B1 (ko) 집적회로 패키지 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211104

Address after: 518043 No. 01, 39th floor, building a, antuoshan headquarters building, No. 33, antuoshan Sixth Road, Xiang'an community, Xiangmihu street, Futian District, Shenzhen, Guangdong Province

Patentee after: Huawei Digital Energy Technology Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right