CN208256642U - 一种半导体器件及集成半导体器件 - Google Patents

一种半导体器件及集成半导体器件 Download PDF

Info

Publication number
CN208256642U
CN208256642U CN201820617150.0U CN201820617150U CN208256642U CN 208256642 U CN208256642 U CN 208256642U CN 201820617150 U CN201820617150 U CN 201820617150U CN 208256642 U CN208256642 U CN 208256642U
Authority
CN
China
Prior art keywords
chip
lead frame
copper bridge
frame
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820617150.0U
Other languages
English (en)
Inventor
江伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201820617150.0U priority Critical patent/CN208256642U/zh
Application granted granted Critical
Publication of CN208256642U publication Critical patent/CN208256642U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种半导体器件及集成半导体器件,该半导体器件包括:铜桥框架;引线框架;铜桥框架与所述引线框架之间设置有芯片,引线框架与芯片之间通过结合材连接,铜桥框架与芯片之间通过结合材连接,铜桥框架、芯片与引线框架通过塑封材料塑封在一起,铜桥框架背离芯片一侧从塑封材料中露出,引线框架背离芯片一侧从所述塑封材料中露出。这种半导体器件结构由于铜桥框架背离芯片的一侧从塑封材料中露出,引线框架背离芯片的一侧从塑封材料中露出,从而加强了芯片的散热,延长了器件的使用寿命。

Description

一种半导体器件及集成半导体器件
技术领域
本实用新型涉及半导体器件领域,特别涉及一种半导体器件及集成半导体器件。
背景技术
半导体是一种导电性介于良导电体与绝缘体之间的物质,半导体器件是一种利用半导体材料制作而成的一种电子器件。通常用来制造半导体器件的半导体材料是硅、锗或砷化镓。
并且随着半导体器件技术的发展,半导体器件一直在往高性能、高可靠性和小型化的方向发展。一般情况下,功率半导体分立器件大都采用TO系列封装的封装方式。而对于TO系列封装的功率器件散热问题是首要需要解决的,因为功率器件的散热将直接影响着器件的可靠性及性能。
对于上述问题,目前功率器件一般采用焊线方式来实现电性连接,由于导线的截面积小长度较长导致阻抗增大,且随着使用时间的延长焊线可靠性也降低。有的芯片在封装时是全部封装在环氧树脂里,这种情况下芯片的散热只能由环氧树脂进行散热。另外传统TO系列封装的功率器件一般只是芯片下方的引线框架外露,芯片上方的由环氧树脂塑封,这种情况下芯片的热量一般只能通过引线框架单面散热;
综上所述,现有技术中的半导体器件的散热性很差,容易导致芯片寿命下降。
实用新型内容
本实用新型提供一种半导体器件及集成半导体器件,用以解决现有技术中的半导体器件的散热性很差,容易导致芯片寿命下降的问题。
本实用新型提供一种半导体器件,该半导体器件包括:
铜桥框架;
引线框架;
所述铜桥框架与所述引线框架之间设置有芯片,所述引线框架与所述芯片之间通过结合材连接,所述铜桥框架与所述芯片之间通过结合材连接,所述铜桥框架、所述芯片与所述引线框架通过塑封材料塑封在一起,所述铜桥框架背离所述芯片一侧从所述塑封材料中露出,所述引线框架背离所述芯片一侧从所述塑封材料中露出。
本实用新型半导体器件包括铜桥框架和引线框架,铜桥框架与引线框架之间设置有芯片,芯片与引线框架之间通过结合材连接,芯片与铜桥框架之间通过结合材连接,并且芯片、铜桥框架与引线框架通过塑封材料塑封在一起;铜桥框架背离芯片一侧从塑封材料中露出,引线框架背离芯片一侧从塑封材料中露出。这种半导体器件结构由于铜桥框架背离芯片的一侧从塑封材料中露出,引线框架背离芯片的一侧从塑封材料中露出,从而加强了芯片的散热,延长了器件的使用寿命。
优选的,所述铜桥框架具有第一焊盘和第二焊盘,所述第一焊盘与所述芯片的功率电极连接,所述第二焊盘与所述芯片的栅极连接。
优选的,所述第一焊盘具有弯折部,所述弯折部上方设置有用于与芯片焊接的凸起平台,所述凸起平台朝向所述弯折部还设置有用于定位结合材的凹槽。
优选的,所述第二焊盘设置有与第一焊盘相对应的弯折部。
优选的,所述引线框架设置有用于与所述芯片连接的连接部。
优选的,所述塑封材料是环氧树脂。
优选的,所述结合材的材料为锡膏。
优选的,本实用新型还提供一种集成半导体器件,包括上述技术方案中提到的任一所述的半导体器件。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1a-1b为本实用新型实施例提供的一种半导体器件的整体架构示意图;
图2a-2c为本实用新型实施例铜桥框架结构示意图;
图3a-3b为本实用新型实施例提供的引线框架结构示意图;
图4a-4b为本实用新型实施例在引线框架设置第一结合材,然后在第一结合材设置芯片示意图;
图5a-5b为本实用新型实施例在芯片背离第一结合材一侧的表面设置第二结合材结构示意图;
图6a-6b为本实用新型实施例在第二结合材上方设置铜桥框架,并使所述铜桥框架与所述芯片的功率电极和栅极连接结构示意图;
图7为本实用新型实施例通过塑封材料将引线框架和铜线框架塑封后的半导体器件。
具体实施方式
为了使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型作进一步地详细描述,显然,所描述的实施例仅仅是本实用新型一部份实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
如图1a-1b所示,为本实用新型实施例提供的一种半导体器件的整体架构示意图,其中图1a为本实用新型实施例中半导体器件的俯视图,图1b为本实用新型实施例中半导体器件的侧视图;
本实用新型提供一种半导体器件,该半导体器件包括:
铜桥框架100;
引线框架101;
所述铜桥框架100与所述引线框架101之间设置有芯片102,所述引线框架101与所述芯片102之间通过结合材103连接,所述铜桥框架100与所述芯片102之间通过结合材103连接,所述铜桥框架 100、所述芯片102与所述引线框架101通过塑封材料104塑封在一起,所述铜桥框架100背离所述芯片102一侧从所述塑封材料104中露出,所述引线框架101背离所述芯片102一侧从所述塑封材料104 中露出。
本实用新型半导体器件包括铜桥框架100和引线框架101,铜桥框架100与引线框架101之间设置有芯片102,芯片102与引线框架 101之间通过结合材103连接,芯片102与铜桥框架100之间通过结合材103连接,并且芯片102、铜桥框架100与引线框架101通过塑封材料104塑封在一起;铜桥框架100背离芯片102一侧从塑封材料 104中露出,引线框架101背离芯片102一侧从塑封材料104中露出。这种半导体器件结构由于铜桥框架100背离芯片102的一侧从塑封材料104中露出,引线框架101背离芯片102的一侧从塑封材料 104中露出,从而加强了芯片102的散热,延长了器件的使用寿命。
具体的,所述结合材103的材料为锡膏。
锡膏是一种用于PCB表面电阻、电容、IC等电子元器件的焊接的材料,是由焊锡粉、助焊剂以及其它的表面活性剂、触变剂等加以混合,形成的膏状混合物;具有良好的焊接结合性。
一种可行的实施方式中,所述铜桥框架100具有第一焊盘1000 和第二焊盘1001,所述第一焊盘1000与所述芯片102的功率电极 105连接,所述第二焊盘1001与所述芯片102的栅极106连接。
如图2a-2b所示,是铜桥框架100的示意图;其中,图2a为铜桥框架100的主视图;图2b为铜桥框架100的侧视图;
并且,如图2c所示,铜桥框架100的第一焊盘1000与芯片102 的功率电极105连接;铜桥框架100的第二焊盘1001与芯片102的栅极106连接;这种将铜桥框架100设计成两个框架的方式可以使芯片102与铜桥框架100之间的连接更加方便,还会减少虚焊的发生。
具体的,所述第一焊盘1000具有弯折部200,所述弯折部200上方设置有用于与芯片102焊接的凸起平台201,所述凸起平台201朝向所述弯折部200还设置有用于定位结合材的凹槽202。
如图2b所示,第一焊盘1000设置有凸起平台201,凸起平台201 是为了结合材103与芯片102之间的连接;
凸起平台201下方还设置有凹槽202,凹槽202是为了防止结合材103与芯片102连接时结合材103由于融化流动等因素跑出预定区域,如果结合材103跑出预定区域残留在芯片102上容易导致芯片 102侧面电流击穿;
所以,凹槽202的设计可以有效避免芯片102的电流击穿。
具体的,所述第二焊盘1001设置有与第一焊盘1000相对应的弯折部200。
如图2b所示,由于第二焊盘1001与第一焊盘1000现对设计,所以需要有与第一焊盘1000相对应的弯折部200。
除此之外,所述引线框架101设置有用于与所述芯片102连接的连接部300。
如图3a-3b所示,为本实用新型实施例提供的引线框架101,其中图3a为引线框架101的主视图;图3b为引线框架101的侧视图。
由于,如图1b所示,引线框架101需要与芯片102连接,所以需要设置一个与芯片102连接的连接部300,实现芯片102与引线框架101之间的连接固定。
具体的,所述塑封材料104是环氧树脂。
环氧树脂是一类重要的有机高分子的热固性塑料,广泛用于黏合剂,涂料等用途。
除了上述的一种半导体器件,本实用新型实施例还提供一种集成半导体器件,包括上述具体实施方式中任一所述的半导体器件。
另外,本实用新型实施例还提供一种半导体器件的封装方法,该方法包括:
在引线框架101上方设置第一结合材400;
在第一结合材400上方设置芯片102;
在芯片102背离第一结合材400一侧的表面设置第二结合材401;
在第二结合材402上方设置铜桥框架100,并使所述铜桥框架100 与所述芯片102的功率电极和栅极连接;
通过塑封材料将引线框架101和铜线框架100塑封。
首先第一步如图4a-4b所示,其中,图4a为在引线框架设置第一结合材400然后在第一结合材400设置芯片102的主视图;图4b 为在引线框架101设置第一结合材400然后在第一结合材400设置芯片102的侧视图;
在引线框架101设置第一结合材400,然后在第一结合材400上设置芯片102;
具体的,在引线框架101上方设置第一结合材400时,采用焊接方式将所述第一结合材400焊接在引线框架101上;
所述在第一结合材400上方设置芯片102时,采用焊接的方法将所述芯片102焊接在第一结合材400上。
第二步如图5a-5b所示,其中,图5a为在芯片102背离第一结合材400一侧的表面设置第二结合材401的主视图;图5b为在芯片 102背离第一结合材400一侧的表面设置第二结合材401的侧视图;
在芯片102背离第一结合材400一侧的表面设置第二结合材401;
具体的,在芯片102背离第一结合材400表面的电极上点结合材,完成芯片102点胶,并形成第二结合材401。
第三步如图6a-6b所示,其中,图6a为第二结合材402上方设置铜桥框架100,并使所述铜桥框架100与所述芯片102的功率电极和栅极连接的主视图;图6b为第二结合材402上方设置铜桥框架100,并使所述铜桥框架100与所述芯片102的功率电极和栅极连接的侧视图;
在第二结合材402上方设置铜桥框架100,并使所述铜桥框架100 与所述芯片102的功率电极和栅极连接。
第四步,如图7所示,为通过塑封材料将引线框架101和铜线框架100塑封后的半导体器件;
具体的,塑封材料通过模压制程完成塑封材料的塑封。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (8)

1.一种半导体器件,其特征在于,该半导体器件包括:
铜桥框架;
引线框架;
所述铜桥框架与所述引线框架之间设置有芯片,所述引线框架与所述芯片之间通过结合材连接,所述铜桥框架与所述芯片之间通过结合材连接,所述铜桥框架、所述芯片与所述引线框架通过塑封材料塑封在一起,所述铜桥框架背离所述芯片一侧从所述塑封材料中露出,所述引线框架背离所述芯片一侧从所述塑封材料中露出。
2.如权利要求1所述的半导体器件,其特征在于,所述铜桥框架具有第一焊盘和第二焊盘,所述第一焊盘与所述芯片的功率电极连接,所述第二焊盘与所述芯片的栅极连接。
3.如权利要求2所述的半导体器件,其特征在于,所述第一焊盘具有弯折部,所述弯折部上方设置有用于与芯片焊接的凸起平台,所述凸起平台朝向所述弯折部还设置有用于定位结合材的凹槽。
4.如权利要求2所述的半导体器件,其特征在于,所述第二焊盘设置有与第一焊盘相对应的弯折部。
5.如权利要求1所述的半导体器件,其特征在于,所述引线框架设置有用于与所述芯片连接的连接部。
6.如权利要求1-5任一项所述的半导体器件,其特征在于,所述塑封材料是环氧树脂。
7.如权利要求1-5任一项所述的半导体器件,其特征在于,所述结合材的材料为锡膏。
8.一种集成半导体器件,其特征在于,包括权利要求1-7任一所述的半导体器件。
CN201820617150.0U 2018-04-26 2018-04-26 一种半导体器件及集成半导体器件 Active CN208256642U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820617150.0U CN208256642U (zh) 2018-04-26 2018-04-26 一种半导体器件及集成半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820617150.0U CN208256642U (zh) 2018-04-26 2018-04-26 一种半导体器件及集成半导体器件

Publications (1)

Publication Number Publication Date
CN208256642U true CN208256642U (zh) 2018-12-18

Family

ID=64637357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820617150.0U Active CN208256642U (zh) 2018-04-26 2018-04-26 一种半导体器件及集成半导体器件

Country Status (1)

Country Link
CN (1) CN208256642U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416093A (zh) * 2018-04-26 2019-11-05 珠海格力电器股份有限公司 一种半导体器件及其封装方法、集成半导体器件
CN114068468A (zh) * 2021-07-27 2022-02-18 杰华特微电子股份有限公司 引线框架及封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416093A (zh) * 2018-04-26 2019-11-05 珠海格力电器股份有限公司 一种半导体器件及其封装方法、集成半导体器件
CN114068468A (zh) * 2021-07-27 2022-02-18 杰华特微电子股份有限公司 引线框架及封装结构

Similar Documents

Publication Publication Date Title
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
CN105789154A (zh) 一种倒装芯片模组
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
CN208256642U (zh) 一种半导体器件及集成半导体器件
CN208111434U (zh) 一种功率模块
CN109935561A (zh) 一种氮化镓器件及氮化镓器件的封装方法
CN206116387U (zh) 一种大电流功率半导体器件的封装结构
CN108933124A (zh) 电子装置
TWI406376B (zh) 晶片封裝構造
JPH0547958A (ja) 樹脂封止型半導体装置
CN103579154A (zh) 包括叠层的电气器件封装以及其制造方法
TWI226122B (en) Multi-chip package with electrical interconnection
CN111244074A (zh) 氮化镓半导体器件及其封装方法
CN207705191U (zh) 一种氮化镓器件及氮化镓封装结构
CN206532771U (zh) 散热型半导体器件
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
CN112701107A (zh) 一种堆叠封装结构及其封装工艺及电子产品
CN209104141U (zh) 一种芯片外露型封装结构
CN110429068A (zh) 一种天线封装结构及其制备方法、通信设备
CN110416093A (zh) 一种半导体器件及其封装方法、集成半导体器件
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
CN212113705U (zh) 一种功率半导体模块
CN114843239A (zh) 功率器件的立体封装结构和封装方法
US10892210B2 (en) Package structures
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190805

Address after: 519015 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province

Co-patentee after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

Patentee after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd.

Address before: 519070 Guangdong city of Zhuhai Province Qianshan

Patentee before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

TR01 Transfer of patent right