CN111244074A - 氮化镓半导体器件及其封装方法 - Google Patents

氮化镓半导体器件及其封装方法 Download PDF

Info

Publication number
CN111244074A
CN111244074A CN202010162714.8A CN202010162714A CN111244074A CN 111244074 A CN111244074 A CN 111244074A CN 202010162714 A CN202010162714 A CN 202010162714A CN 111244074 A CN111244074 A CN 111244074A
Authority
CN
China
Prior art keywords
substrate
gallium nitride
electrode
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010162714.8A
Other languages
English (en)
Inventor
姚卫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202010162714.8A priority Critical patent/CN111244074A/zh
Publication of CN111244074A publication Critical patent/CN111244074A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种氮化镓半导体器件及其封装方法，氮化镓半导体器件包括晶体管、二极管、密封材料、第一电气互连件和第二电气互连件。晶体管包括第一基板、栅极、源极和漏极，栅极、源极和漏极均位于第一基板的正面。二极管包括第二基板、阳极和阴极，阳极和阴极中的至少一个位于第二基板的正面，第一基板的背面与第二基板的背面粘结固定。密封材料至少部分包裹晶体管和二极管，第一电气互连件将源极与阳极电连接，第二电气互连件将漏极与阴极电连接，第一电气互连件和第二电气互连件两者中的至少一个穿过密封材料。该氮化镓半导体器件能够减小寄生电感和寄生电阻，且能够缩小单颗芯片面积。

Description

氮化镓半导体器件及其封装方法
技术领域
本发明涉及半导体器件领域，具体地说，是涉及一种氮化镓半导体器件及其封装方法。
背景技术
桥式电路中，通常采用氮化镓高电子迁移率晶体管(GaN High E l ectronMobi lity Trans i stor,GaN HEMT)与二极管反并联，形成一个桥臂，二极管起到续流的作用。传统的封装方法为将这两颗芯片分别封装在两个封装件中然后在外部使用PCB板(印制电路板)实现电气连接，或者平行放置后封装在一个封装件中，使用引线实现电气连接。
上述两种封装形式都会额外引入较大的寄生效应，不利于器件快速开关，从而损耗增加，影响器件性能的发挥，并且，传统的封方法制作的封装件占用面积较大，不利于系统设计。
发明内容
本发明的第一目的是提供一种能够减小寄生电感和寄生电阻，且能够缩小单颗芯片面积的氮化镓半导体器件。
本发明的第二目的是提供一种上述氮化镓半导体器件的封装方法。
本发明的第三目的是提供另一种上述氮化镓半导体器件的封装方法。
为实现上述第一目的，本发明提供一种氮化镓半导体器件，包括晶体管、二极管、密封材料、第一电气互连件和第二电气互连件。晶体管包括第一基板、栅极、源极和漏极，栅极、源极和漏极均位于第一基板的正面。二极管包括第二基板、阳极和阴极，阳极和阴极中的至少一个位于第二基板的正面，第一基板的背面与第二基板的背面粘结固定。密封材料至少部分包裹晶体管和二极管，第一电气互连件将源极与阳极电连接，第二电气互连件将漏极与阴极电连接，第一电气互连件和第二电气互连件两者中的至少一个穿过密封材料。
一个优选的方案是，二极管为横向PN结二极管或氮化镓二极管。
进一步的方案是，密封材料中开设有两个穿玻通孔，第一电气互连件位于一个穿玻通孔内，第二电气互连件位于另一个穿玻通孔内。
一个优选的方案是，第一基板与第二基板通过绝缘胶或焊膏粘结固定。
一个优选的方案是，二极管为纵向PN结二极管。
进一步的方案是，密封材料中开设有穿玻通孔，第一电气互连件位于穿玻通孔内，晶体管中开设有穿硅通孔，第二电气互连件位于穿硅通孔内。
再进一步的方案是，第一基板的背面设置有第一金属层，第一金属层与漏极通过第二电气互连件电连接。第二基板的背面设置有与第一金属层电连接的第二金属层，第二金属层与阴极电连接。
进一步的方案是，第一金属层与第二金属层通过导电胶粘结固定。
再进一步的方案是，第二金属层与漏极通过第二电气互连件电连接。
为实现上述第二目的，本发明提供一种氮化镓半导体器件的封装方法，封装方法包括：将第一基板的背面与第二基板的背面粘结固定；将第一基板的正面通过绝缘胶粘结在第一衬板上；在第一衬板与第二衬板之间填充密封材料，并将密封材料包裹在晶体管和二极管外；去除第一衬板和第二衬板，在绝缘胶上开设多个第一电极孔，在密封材料上靠近二极管一侧开设多个第二电极孔，在密封材料上开设两个穿玻通孔；在第一电极孔、第二电极孔和穿玻通孔内电镀铜，第一电极孔内的电镀铜形成栅极、源极和漏极，第二电极孔内的电镀铜形成阳极和阴极，穿玻通孔内的电镀铜形成第一电气互连件和第二电气互连件；印刷阻焊层。
为实现上述第三目的，本发明提供一种氮化镓半导体器件的封装方法，封装方法包括：在晶体管上开设穿硅通孔，并通过电镀在穿硅通孔内形成第二电气互连件；在第一基板的背面电镀铜形成与第二电气互连件电连接的第一金属层，在第二基板的背面电镀铜形成第二金属层；将第一金属层与第二金属层之间通过导电胶粘结固定；将第一基板的正面通过绝缘胶粘结在第一衬板上；在第一衬板与第二衬板之间填充密封材料，并将密封材料包裹在晶体管和二极管外；去除第一衬板和第二衬板，在绝缘胶上开设多个第一电极孔，在密封材料上靠近二极管一侧开设一个第二电极孔，在密封材料上开设一个穿玻通孔；在第一电极孔、第二电极孔和穿玻通孔内电镀铜，第一电极孔内的电镀铜形成栅极、源极和漏极，第二电极孔内的电镀铜形成阳极，在穿玻通孔内的电镀铜形成第一电气互连件；印刷阻焊层。
本发明的有益效果是，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装(embedded package)的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术(through g l ass via，TGV)或穿硅通孔技术(through s i l icon via，TSV)将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
附图说明
图1是本发明氮化镓半导体器件第一实施例的结构示意图。
图2是本发明氮化镓半导体器件第二实施例的结构示意图。
图3是本发明氮化镓半导体器件第三实施例的结构示意图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
氮化镓半导体器件第一实施例
参见图1，本实施例的氮化镓半导体器件包括晶体管1、二极管2、密封材料3、第一电气互连件4和第二电气互连件5。晶体管1为氮化镓高电子迁移率晶体管(GaN HEMT)。
晶体管1包括第一基板11、栅极(未图示)、源极13和漏极14，栅极、源极13和漏极14均位于第一基板11的正面111。
二极管2为横向PN结二极管，二极管2包括第二基板21、阳极22和阴极23，阳极22和阴极23均位于第二基板21的正面211，第一基板11的背面112与第二基板21的背面212通过绝缘胶6或焊膏粘结固定。
密封材料3至少部分包裹晶体管1和二极管2，第一电气互连件4将源极13与阳极22电连接，第二电气互连件5将漏极14与阴极23电连接，第一电气互连件4和第二电气互连件5均穿过密封材料3。
密封材料3中开设有穿玻通孔31(through g l ass via，TGV)和穿玻通孔32，第一电气互连件4位于穿玻通孔31内，第二电气互连件5位于穿玻通孔32内。
氮化镓半导体器件的封装方法包括：首先，将第一基板11的背面112与第二基板21的背面212粘结固定。接着，将第一基板11的正面111通过绝缘胶7粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料3，并将密封材料3包裹在晶体管1和二极管2外。接着，去除第一衬板和第二衬板，在绝缘胶7上开设多个第一电极孔71，在密封材料3上靠近二极管2一侧开设第二电极孔30，并且在密封材料3上开设穿玻通孔31和穿玻通孔32。接着，在第一电极孔71、第二电极孔30、穿玻通孔31和穿玻通孔32内电镀铜，第一电极孔71内的电镀铜形成栅极、源极13和漏极14，第二电极孔30内的电镀铜形成阳极22和阴极23，穿玻通孔31内的电镀铜形成第一电气互连件4，在穿玻通孔32内的电镀铜形成第二电气互连件5。最后，印刷阻焊层9。
氮化镓半导体器件第二实施例
作为本发明氮化镓半导体器件第二实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图2，本实施例中二极管220为氮化镓二极管。
氮化镓半导体器件第三实施例
作为本发明氮化镓半导体器件第三实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图3，二极管320为纵向PN结二极管，阳极322位于第二基板321的正面3211，阴极323位于第二基板321的背面3212。密封材料33中开设有穿玻通孔331(TGV)，第一电气互连件34位于穿玻通孔331内，且第一电气互连件34穿过密封材料33将源极313与阳极322电连接，晶体管310中开设有穿硅通孔(TSV)332，第二电气互连件35位于穿硅通孔332内。第一基板311的背面3112设置有第一金属层361，第一金属层361与漏极314通过第二电气互连件35电连接。第二基板321的背面3212设置有与第一金属层361电连接的第二金属层362，第二金属层362与阴极323电连接，第二金属层362与第一金属层361通过导电胶363粘结固定。
氮化镓半导体器件的封装方法包括：首先，在晶体管310上开设穿硅通孔332，并通过电镀在穿硅通孔332内形成第二电气互连件35。接着，在第一基板311的背面3112形成与第二电气互连件35电连接的第一金属层361，在第二基板321的背面3212电镀铜形成第二金属层362。接着，将第一金属层361与第二金属层362之间通过导电胶363粘结固定。接着，将第一基板311的正面3111通过绝缘胶37粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料33，并将密封材料33包裹在晶体管310和二极管320外。接着，去除第一衬板和第二衬板，在绝缘胶37上开设多个第一电极孔371，在密封材料3上靠近二极管320一侧开设一个第二电极孔330，在密封材料33上开设一个穿玻通孔331。接着，在第一电极孔371、第二电极孔330和穿玻通孔331内电镀铜，第一电极孔371内的电镀铜形成栅极、源极313和漏极314，第二电极孔330内的电镀铜形成阳极322，在穿玻通孔331内的电镀铜形成第一电气互连件34。最后印刷阻焊层39。
由上可见，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术或穿硅通孔技术将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
最后需要强调的是，以上仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种变化和更改，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.氮化镓半导体器件，其特征在于，包括：
晶体管，所述晶体管包括第一基板、栅极、源极和漏极，所述栅极、所述源极和所述漏极均位于所述第一基板的正面；
二极管，所述二极管包括第二基板、阳极和阴极，所述阳极和所述阴极中的至少一个位于所述第二基板的正面，所述第一基板的背面与所述第二基板的背面粘结固定；
密封材料，所述密封材料至少部分包裹所述晶体管和所述二极管；
第一电气互连件，所述第一电气互连件将所述源极与所述阳极电连接；
第二电气互连件，所述第二电气互连件将所述漏极与所述阴极电连接；
所述第一电气互连件和所述第二电气互连件两者中的至少一个穿过所述密封材料。
2.根据权利要求1所述的氮化镓半导体器件，其特征在于：
所述二极管为横向PN结二极管或氮化镓二极管。
3.根据权利要求2所述的氮化镓半导体器件，其特征在于：
所述密封材料中开设有两个穿玻通孔，所述第一电气互连件位于一个所述穿玻通孔内，所述第二电气互连件位于另一个所述穿玻通孔内。
4.根据权利要求1至3任一项所述的氮化镓半导体器件，其特征在于：
所述第一基板与所述第二基板通过绝缘胶或焊膏粘结固定。
5.根据权利要求1所述的氮化镓半导体器件，其特征在于：
所述二极管为纵向PN结二极管。
6.根据权利要求5所述的氮化镓半导体器件，其特征在于：
所述密封材料中开设有穿玻通孔，所述第一电气互连件位于所述穿玻通孔内；
所述晶体管中开设有穿硅通孔，所述第二电气互连件位于所述穿硅通孔内。
7.根据权利要求6所述的氮化镓半导体器件，其特征在于：
所述第一基板的背面设置有第一金属层，所述第一金属层与所述漏极通过所述第二电气互连件电连接；
所述第二基板的背面设置有与所述第一金属层电连接的第二金属层，所述第二金属层与所述阴极电连接。
8.根据权利要求7所述的氮化镓半导体器件，其特征在于：
所述第一金属层与所述第二金属层通过导电胶粘结固定。
9.氮化镓半导体器件的封装方法，其特征在于，所述氮化镓半导体器件如权利要求3所述的氮化镓半导体器件，所述封装方法包括：
将所述第一基板的背面与所述第二基板的背面粘结固定；
将所述第一基板的正面通过绝缘胶粘结在第一衬板上；
在所述第一衬板与第二衬板之间填充所述密封材料，并将所述密封材料包裹在所述晶体管和所述二极管外；
去除第一衬板和第二衬板，在所述绝缘胶上开设多个第一电极孔，在所述密封材料上靠近所述二极管一侧开设多个第二电极孔，在所述密封材料上开设两个所述穿玻通孔；
在所述第一电极孔、所述第二电极孔和所述穿玻通孔内电镀铜，所述第一电极孔内的电镀铜形成所述栅极、所述源极和所述漏极，所述第二电极孔内的电镀铜形成所述阳极和所述阴极，所述穿玻通孔内的电镀铜形成所述第一电气互连件和所述第二电气互连件；
印刷阻焊层。
10.氮化镓半导体器件的封装方法，其特征在于，所述氮化镓半导体器件如权利要求8所述的氮化镓半导体器件，所述封装方法包括：
在所述晶体管上开设穿硅通孔，并通过电镀在所述穿硅通孔内形成第二电气互连件；
在所述第一基板的背面电镀铜形成与所述第二电气互连件电连接的第一金属层，在所述第二基板的背面电镀铜形成第二金属层；
将所述第一金属层与所述第二金属层之间通过导电胶粘结固定；
将所述第一基板的正面通过绝缘胶粘结在第一衬板上；
在所述第一衬板与第二衬板之间填充所述密封材料，并将所述密封材料包裹在所述晶体管和所述二极管外；
去除第一衬板和第二衬板，在所述绝缘胶上开设多个第一电极孔，在所述密封材料上靠近所述二极管一侧开设一个第二电极孔，在所述密封材料上开设一个所述穿玻通孔；
在所述第一电极孔、所述第二电极孔和所述穿玻通孔内电镀铜，所述第一电极孔内的电镀铜形成所述栅极、所述源极和所述漏极，所述第二电极孔内的电镀铜形成所述阳极，在所述穿玻通孔内的电镀铜形成所述第一电气互连件；
印刷阻焊层。
CN202010162714.8A 2020-03-10 2020-03-10 氮化镓半导体器件及其封装方法 Pending CN111244074A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010162714.8A CN111244074A (zh) 2020-03-10 2020-03-10 氮化镓半导体器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010162714.8A CN111244074A (zh) 2020-03-10 2020-03-10 氮化镓半导体器件及其封装方法

Publications (1)

Publication Number Publication Date
CN111244074A true CN111244074A (zh) 2020-06-05

Family

ID=70865440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010162714.8A Pending CN111244074A (zh) 2020-03-10 2020-03-10 氮化镓半导体器件及其封装方法

Country Status (1)

Country Link
CN (1) CN111244074A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN114388615A (zh) * 2022-01-17 2022-04-22 东莞源礼灯饰有限公司 一种立体复数堆叠外延结构芯片
WO2022233000A1 (en) * 2021-05-06 2022-11-10 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor module and method for manufacturing thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112340694A (zh) * 2020-11-03 2021-02-09 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN112340694B (zh) * 2020-11-03 2023-05-12 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
WO2022233000A1 (en) * 2021-05-06 2022-11-10 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor module and method for manufacturing thereof
CN114388615A (zh) * 2022-01-17 2022-04-22 东莞源礼灯饰有限公司 一种立体复数堆叠外延结构芯片
CN114388615B (zh) * 2022-01-17 2023-05-09 东莞源礼灯饰有限公司 一种立体复数堆叠外延结构芯片

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US20080036078A1 (en) Wirebond-less semiconductor package
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
CN101465301A (zh) 晶片水平的芯片级封装
CN111244074A (zh) 氮化镓半导体器件及其封装方法
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
CN109935561A (zh) 一种氮化镓器件及氮化镓器件的封装方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
JP2022523671A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
US10049994B2 (en) Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
CN112701107A (zh) 一种堆叠封装结构及其封装工艺及电子产品
US10879155B2 (en) Electronic device with double-sided cooling
CN211529944U (zh) 氮化镓半导体器件
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
CN111244061B (zh) 氮化镓设备的封装结构
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
CN207753000U (zh) 一种氮化镓器件
JP5214550B2 (ja) 電力半導体装置の製造方法
US20240030208A1 (en) Heterogeneous embedded power device package using dam and fill
US20240105544A1 (en) Package with electrically insulating and thermally conductive layer on top of electronic component
CN219085971U (zh) 一种p型增强型氮化镓芯片封装器件及装置
CN115985783B (zh) 一种mosfet芯片的封装结构和工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination