CN211529944U - 氮化镓半导体器件 - Google Patents
氮化镓半导体器件 Download PDFInfo
- Publication number
- CN211529944U CN211529944U CN202020290078.2U CN202020290078U CN211529944U CN 211529944 U CN211529944 U CN 211529944U CN 202020290078 U CN202020290078 U CN 202020290078U CN 211529944 U CN211529944 U CN 211529944U
- Authority
- CN
- China
- Prior art keywords
- substrate
- gallium nitride
- semiconductor device
- nitride semiconductor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种氮化镓半导体器件，氮化镓半导体器件包括晶体管、二极管、密封材料、第一电气互连件和第二电气互连件。晶体管包括第一基板、栅极、源极和漏极，栅极、源极和漏极均位于第一基板的正面。二极管包括第二基板、阳极和阴极，阳极和阴极中的至少一个位于第二基板的正面，第一基板的背面与第二基板的背面粘结固定。密封材料至少部分包裹晶体管和二极管，第一电气互连件将源极与阳极电连接，第二电气互连件将漏极与阴极电连接，第一电气互连件和第二电气互连件两者中的至少一个穿过密封材料。该氮化镓半导体器件能够减小寄生电感和寄生电阻，且能够缩小单颗芯片面积。
Description
技术领域
本实用新型涉及半导体器件领域，具体地说，是涉及一种氮化镓半导体器件。
背景技术
桥式电路中，通常采用氮化镓高电子迁移率晶体管(GaN High ElectronMobility Transistor,GaN HEMT)与二极管反并联，形成一个桥臂，二极管起到续流的作用。传统的封装方法为将这两颗芯片分别封装在两个封装件中然后在外部使用PCB板(印制电路板)实现电气连接，或者平行放置后封装在一个封装件中，使用引线实现电气连接。
上述两种封装形式都会额外引入较大的寄生效应，不利于器件快速开关，从而损耗增加，影响器件性能的发挥，并且，传统的封方法制作的封装件占用面积较大，不利于系统设计。
发明内容
本实用新型的目的是提供一种能够减小寄生电感和寄生电阻，且能够缩小单颗芯片面积的氮化镓半导体器件。
为实现上述目的，本实用新型提供一种氮化镓半导体器件，包括晶体管、二极管、密封材料、第一电气互连件和第二电气互连件。晶体管包括第一基板、栅极、源极和漏极，栅极、源极和漏极均位于第一基板的正面。二极管包括第二基板、阳极和阴极，阳极和阴极中的至少一个位于第二基板的正面，第一基板的背面与第二基板的背面粘结固定。密封材料至少部分包裹晶体管和二极管，第一电气互连件将源极与阳极电连接，第二电气互连件将漏极与阴极电连接，第一电气互连件和第二电气互连件两者中的至少一个穿过密封材料。
一个优选的方案是，二极管为横向PN结二极管或氮化镓二极管。
进一步的方案是，密封材料中开设有两个穿玻通孔，第一电气互连件位于一个穿玻通孔内，第二电气互连件位于另一个穿玻通孔内。
一个优选的方案是，第一基板与第二基板通过绝缘胶或焊膏粘结固定。
一个优选的方案是，二极管为纵向PN结二极管。
进一步的方案是，密封材料中开设有穿玻通孔，第一电气互连件位于穿玻通孔内，晶体管中开设有穿硅通孔，第二电气互连件位于穿硅通孔内。
再进一步的方案是，第一基板的背面设置有第一金属层，第一金属层与漏极通过第二电气互连件电连接。第二基板的背面设置有与第一金属层电连接的第二金属层，第二金属层与阴极电连接。
进一步的方案是，第一金属层与第二金属层通过导电胶粘结固定。
再进一步的方案是，第二金属层与漏极通过第二电气互连件电连接。
本实用新型的有益效果是，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装(embedded package)的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术(through glass via，TGV)或穿硅通孔技术(through silicon via，TSV)将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
附图说明
图1是本实用新型氮化镓半导体器件第一实施例的结构示意图。
图2是本实用新型氮化镓半导体器件第二实施例的结构示意图。
图3是本实用新型氮化镓半导体器件第三实施例的结构示意图。
以下结合附图及实施例对本实用新型作进一步说明。
具体实施方式
氮化镓半导体器件第一实施例
参见图1，本实施例的氮化镓半导体器件包括晶体管1、二极管2、密封材料3、第一电气互连件4和第二电气互连件5。晶体管1为氮化镓高电子迁移率晶体管(GaN HEMT)。
晶体管1包括第一基板11、栅极(未图示)、源极13和漏极14，栅极、源极13和漏极14均位于第一基板11的正面111。
二极管2为横向PN结二极管，二极管2包括第二基板21、阳极22和阴极23，阳极22和阴极23均位于第二基板21的正面211，第一基板11的背面112与第二基板21的背面212通过绝缘胶6或焊膏粘结固定。
密封材料3至少部分包裹晶体管1和二极管2，第一电气互连件4将源极13与阳极22电连接，第二电气互连件5将漏极14与阴极23电连接，第一电气互连件4和第二电气互连件5均穿过密封材料3。
密封材料3中开设有穿玻通孔31(through glass via，TGV)和穿玻通孔32，第一电气互连件4位于穿玻通孔31内，第二电气互连件5位于穿玻通孔32内。
氮化镓半导体器件的封装方法包括：首先，将第一基板11的背面112与第二基板21的背面212粘结固定。接着，将第一基板11的正面111通过绝缘胶7粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料3，并将密封材料3包裹在晶体管1和二极管2外。接着，去除第一衬板和第二衬板，在绝缘胶7上开设多个第一电极孔71，在密封材料3上靠近二极管2一侧开设第二电极孔30，并且在密封材料3上开设穿玻通孔31和穿玻通孔32。接着，在第一电极孔71、第二电极孔30、穿玻通孔31和穿玻通孔32内电镀铜，第一电极孔71内的电镀铜形成栅极、源极13和漏极14，第二电极孔30内的电镀铜形成阳极22和阴极23，穿玻通孔31内的电镀铜形成第一电气互连件4，在穿玻通孔32内的电镀铜形成第二电气互连件5。最后，印刷阻焊层9。
氮化镓半导体器件第二实施例
作为本实用新型氮化镓半导体器件第二实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图2，本实施例中二极管220为氮化镓二极管。
氮化镓半导体器件第三实施例
作为本实用新型氮化镓半导体器件第三实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图3，二极管320为纵向PN结二极管，阳极322位于第二基板321的正面3211，阴极323位于第二基板321的背面3212。密封材料33中开设有穿玻通孔331(TGV)，第一电气互连件34位于穿玻通孔331内，且第一电气互连件34穿过密封材料33将源极313与阳极322电连接，晶体管310中开设有穿硅通孔(TSV)332，第二电气互连件35位于穿硅通孔332内。第一基板311的背面3112设置有第一金属层361，第一金属层361与漏极314通过第二电气互连件35电连接。第二基板321的背面3212设置有与第一金属层361电连接的第二金属层362，第二金属层362与阴极323电连接，第二金属层362与第一金属层361通过导电胶363粘结固定。
氮化镓半导体器件的封装方法包括：首先，在晶体管310上开设穿硅通孔332，并通过电镀在穿硅通孔332内形成第二电气互连件35。接着，在第一基板311的背面3112形成与第二电气互连件35电连接的第一金属层361，在第二基板321的背面3212电镀铜形成第二金属层362。接着，将第一金属层361与第二金属层362之间通过导电胶363粘结固定。接着，将第一基板311的正面3111通过绝缘胶37粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料33，并将密封材料33包裹在晶体管310和二极管320外。接着，去除第一衬板和第二衬板，在绝缘胶37上开设多个第一电极孔371，在密封材料3上靠近二极管320一侧开设一个第二电极孔330，在密封材料33上开设一个穿玻通孔331。接着，在第一电极孔371、第二电极孔330和穿玻通孔331内电镀铜，第一电极孔371内的电镀铜形成栅极、源极313和漏极314，第二电极孔330内的电镀铜形成阳极322，在穿玻通孔331内的电镀铜形成第一电气互连件34。最后印刷阻焊层39。
由上可见，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术或穿硅通孔技术将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
最后需要强调的是，以上仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种变化和更改，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.氮化镓半导体器件，其特征在于，包括：
晶体管，所述晶体管包括第一基板、栅极、源极和漏极，所述栅极、所述源极和所述漏极均位于所述第一基板的正面；
二极管，所述二极管包括第二基板、阳极和阴极，所述阳极和所述阴极中的至少一个位于所述第二基板的正面，所述第一基板的背面与所述第二基板的背面粘结固定；
密封材料，所述密封材料至少部分包裹所述晶体管和所述二极管；
第一电气互连件，所述第一电气互连件将所述源极与所述阳极电连接；
第二电气互连件，所述第二电气互连件将所述漏极与所述阴极电连接；
所述第一电气互连件和所述第二电气互连件两者中的至少一个穿过所述密封材料。
2.根据权利要求1所述的氮化镓半导体器件，其特征在于：
所述二极管为横向PN结二极管或氮化镓二极管。
3.根据权利要求2所述的氮化镓半导体器件，其特征在于：
所述密封材料中开设有两个穿玻通孔，所述第一电气互连件位于一个所述穿玻通孔内，所述第二电气互连件位于另一个所述穿玻通孔内。
4.根据权利要求1至3任一项所述的氮化镓半导体器件，其特征在于：
所述第一基板与所述第二基板通过绝缘胶或焊膏粘结固定。
5.根据权利要求1所述的氮化镓半导体器件，其特征在于：
所述二极管为纵向PN结二极管。
6.根据权利要求5所述的氮化镓半导体器件，其特征在于：
所述密封材料中开设有穿玻通孔，所述第一电气互连件位于所述穿玻通孔内；
所述晶体管中开设有穿硅通孔，所述第二电气互连件位于所述穿硅通孔内。
7.根据权利要求6所述的氮化镓半导体器件，其特征在于：
所述第一基板的背面设置有第一金属层，所述第一金属层与所述漏极通过所述第二电气互连件电连接；
所述第二基板的背面设置有与所述第一金属层电连接的第二金属层，所述第二金属层与所述阴极电连接。
8.根据权利要求7所述的氮化镓半导体器件，其特征在于：
所述第一金属层与所述第二金属层通过导电胶粘结固定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020290078.2U CN211529944U (zh) | 2020-03-10 | 2020-03-10 | 氮化镓半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020290078.2U CN211529944U (zh) | 2020-03-10 | 2020-03-10 | 氮化镓半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211529944U true CN211529944U (zh) | 2020-09-18 |
Family
ID=72460212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020290078.2U Active CN211529944U (zh) | 2020-03-10 | 2020-03-10 | 氮化镓半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211529944U (zh) |
-
2020
- 2020-03-10 CN CN202020290078.2U patent/CN211529944U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589869B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
| US9824949B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
| US11495580B2 (en) | Multi-chip module including stacked power devices with metal clip | |
| US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| CN101465301A (zh) | 晶片水平的芯片级封装 | |
| TW200427029A (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
| CN111244074A (zh) | 氮化镓半导体器件及其封装方法 | |
| US20220122906A1 (en) | Stacked transistor chip package with source coupling | |
| CN109935561A (zh) | 一种氮化镓器件及氮化镓器件的封装方法 | |
| CN107680951A (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
| CN105870098A (zh) | Mosfet封装结构及其制作方法 | |
| CN112701107A (zh) | 一种堆叠封装结构及其封装工艺及电子产品 | |
| US10049994B2 (en) | Contact pads with sidewall spacers and method of making contact pads with sidewall spacers | |
| CN211529944U (zh) | 氮化镓半导体器件 | |
| JP2022523671A (ja) | 露出したクリップを備える電子デバイスフリップチップパッケージ | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| US11676879B2 (en) | Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier | |
| CN113451244A (zh) | 双面散热的mosfet封装结构及其制造方法 | |
| CN207753000U (zh) | 一种氮化镓器件 | |
| CN115985783B (zh) | 一种mosfet芯片的封装结构和工艺 | |
| CN204792767U (zh) | 二极管功率模块 | |
| US20240105544A1 (en) | Package with electrically insulating and thermally conductive layer on top of electronic component | |
| CN219085971U (zh) | 一种p型增强型氮化镓芯片封装器件及装置 | |
| TWI283048B (en) | New package system for discrete devices | |
| CN114334897B (zh) | 一种igbt模块封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |