CN219085971U - 一种p型增强型氮化镓芯片封装器件及装置 - Google Patents
一种p型增强型氮化镓芯片封装器件及装置 Download PDFInfo
- Publication number
- CN219085971U CN219085971U CN202320215882.8U CN202320215882U CN219085971U CN 219085971 U CN219085971 U CN 219085971U CN 202320215882 U CN202320215882 U CN 202320215882U CN 219085971 U CN219085971 U CN 219085971U
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride chip
- type
- lead frame
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种p型增强型氮化镓芯片封装器件及装置,应用于氮化镓芯片封装领域,该器件中绝缘基板一侧与p型增强型氮化镓芯片的基底连接,对侧与TO引线框架中的基岛连接;p型增强型氮化镓芯片中的栅极焊盘与TO引线框架中的栅极引脚相连,p型增强型氮化镓芯片中的漏极焊盘与TO引线框架中的基岛相连,p型增强型氮化镓芯片中的源极焊盘与TO引线框架中的源极引脚相连;绝缘基板与p型增强型氮化镓芯片的基底相连的一侧与TO引线框架中的源极引脚相连,TO引线框架中的基岛与漏极引脚为一体,实现了与硅基器件相同的引脚定义,使得该p型增强型氮化镓芯片封装器件能够直接替换硅基器件使用,无需重新排布电路板。
Description
技术领域
本实用新型涉及氮化镓芯片封装领域,特别涉及一种p型增强型氮化镓芯片封装器件及装置。
背景技术
氮化镓因具有禁带宽度大,电子迁移率高,临界电场高等特点,已经逐渐代替硅基器件,成为功率器件优选材料。现有技术中应用的氮化镓器件为水平型结构,栅极、源极和漏极都在芯片正面,背面为基底,而硅基器件为垂直型结构,栅极和源极在芯片正面,漏极在芯片背面,导致现有技术封装的氮化镓器件和硅基器件引脚定义不同,无法直接替换使用。因此,如何提供一种能够直接替换硅基器件使用的P型氮化镓芯片封装器件(其中P型氮化镓为掺有镁的氮化镓),是本领域技术人员亟需解决的技术问题。
实用新型内容
有鉴于此,本实用新型的目的在于提供一种p型增强型氮化镓芯片封装器件及装置,解决了现有技术中封装的氮化镓器件和硅基器件引脚定义不同,无法直接替换使用的问题。
为解决上述技术问题,本实用新型提供了一种p型增强型氮化镓芯片封装器件,包括:
p型增强型氮化镓芯片、绝缘基板和TO引线框架;
所述绝缘基板一侧与所述p型增强型氮化镓芯片的基底连接,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧与所述TO引线框架中的基岛连接;
所述p型增强型氮化镓芯片中的栅极焊盘与所述TO引线框架中的栅极引脚相连,所述p型增强型氮化镓芯片中的漏极焊盘与所述TO引线框架中的所述基岛相连,所述p型增强型氮化镓芯片中的源极焊盘与所述TO引线框架中的源极引脚相连;
所述绝缘基板与所述p型增强型氮化镓芯片的基底相连的一侧与所述TO引线框架中的所述源极引脚相连,所述TO引线框架中的所述基岛与漏极引脚为一体。
可选的,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的一侧的表面设置有上覆导电层,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧的表面设置有下覆导电层。
可选的,所述绝缘基板与所述p型增强型氮化镓芯片的基底通过导电材料粘合连接,所述绝缘基板与所述TO引线框架中的基岛通过所述导电材料粘合连接。
可选的,所述上覆导电层为上覆铜层,所述下覆导电层为下覆铜层。
可选的,所述栅极焊盘与所述栅极引脚通过绑定线相连,所述漏极焊盘与所述基岛通过所述绑定线相连,所述源极焊盘与所述源极引脚通过所述绑定线相连。
可选的,包括:
可选的,所述绝缘基板为陶瓷基板。
可选的,所述栅极焊盘包括第一栅极焊盘和第二栅极焊盘。
本实用新型还提供了一种p型增强型氮化镓芯片封装装置,包括上述的p型增强型氮化镓芯片封装器件。
可见,本实用新型提供的p型增强型氮化镓芯片封装器件,其中,绝缘基板一侧与p型增强型氮化镓芯片的基底连接,绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧与TO引线框架中的基岛连接,通过p型增强型氮化镓芯片中的栅极焊盘与TO引线框架中的栅极引脚相连,p型增强型氮化镓芯片中的漏极焊盘与TO引线框架中的基岛相连,p型增强型氮化镓芯片中的源极焊盘与TO引线框架中的源极引脚相连,绝缘基板与p型增强型氮化镓芯片的基底相连的一侧与TO引线框架中的源极引脚相连,TO引线框架中的基岛与漏极引脚为一体。实现了与硅基器件相同的引脚定义,使得该p型增强型氮化镓芯片封装器件能够直接替换硅基器件使用,无需重新排布电路板。
此外,本实用新型还提供了一种p型增强型氮化镓芯片封装装置,同样具有上述有益效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中p型增强型氮化镓芯片封装器件的结构示意图;
图2为本实用新型实施例提供的一种p型增强型氮化镓芯片封装器件的结构示意图;
图3为本实用新型实施例提供的一种绝缘基板的结构示意图;
图4为本实用新型实施例提供的一种p型增强型氮化镓芯片的结构示意图;
附图1-4中,附图标记说明如下:
1-TO引线框架;
2-基岛;
3-绝缘基板;
4-上覆导电层;
5-p型增强型氮化镓芯片;
6-第一栅极焊盘;
7-绑定线;
8-栅极引脚;
9-漏极引脚;
10-源极引脚;
11-源极焊盘;
12-第二栅极焊盘;
13-漏极焊盘;
14-源极金属;
15-AlGaN势垒层;
16-GaN沟道层;
17-缓冲层;
18-成核层;
19-基底;
20-漏极金属;
21-p型氮化镓;
22-栅极金属;
23-陶瓷基板;
24-下覆导电层。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
氮化镓具有禁带宽度大,电子迁移率高,临界电场高等特点,可取代硅基器件,成为功率器件的优选材料。氮化镓异质结有较强的二维电子气(2DEG),在不施加栅压时为常开状态,在势垒层上方外延生长p型氮化镓(其中P型氮化镓为掺有镁的氮化镓),通过刻蚀非栅区的氮化镓,耗尽栅极下方的二维电子气,使其成为常闭状态,形成p型增强型氮化镓芯片,具体请参考图4,图4为本实用新型实施例提供的一种p型增强型氮化镓芯片的结构示意图。目前商业化应用的硅基氮化镓高电子迁移率晶体管(GaN HEMT)为水平型结构,栅极、源极和漏极都在芯片正面,背面是基底。硅基功率器件是垂直型结构,栅极和源极在芯片正面,漏极在芯片背面。现有技术封装的氮化镓器件和硅基器件引脚定义不同,无法直接替换使用。现有技术是常闭型氮化镓芯片通过导电材料粘接在TO引线框架的基岛上,通过绑定线将氮化镓芯片栅极焊盘与栅极引脚相连,漏极焊盘与漏极引脚相连,源极焊盘与基岛相连,封装为功率器件。而氮化镓功率器件与硅基功率器件引脚定义不同,无法直接替换,需重新排布印刷电路板。具体请参考图1,图1为现有技术中p型增强型氮化镓芯片封装器件的结构示意图。
为了解决氮化镓功率器件与硅基功率器件引脚定义不同,无法直接替换,需重新排布印刷电路板的问题,本实用新型提供了一种p型增强型氮化镓芯片封装器件,具体请参考图2,图2为本实用新型实施例提供的一种p型增强型氮化镓芯片封装器件的结构示意图。该器件可以包括:
p型增强型氮化镓芯片5、绝缘基板3和TO引线框架1;
绝缘基板3一侧与p型增强型氮化镓芯片5的基底连接,绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧与TO引线框架1中的基岛2连接;
p型增强型氮化镓芯片5中的栅极焊盘与TO引线框架1中的栅极引脚8相连,p型增强型氮化镓芯片5中的漏极焊盘13与TO引线框架1中的基岛2相连,p型增强型氮化镓芯片5中的源极焊盘11与TO引线框架1中的源极引脚10相连;
绝缘基板3与p型增强型氮化镓芯片5的基底相连的一侧与TO引线框架1中的源极引脚10相连,TO引线框架1中的基岛2与漏极引脚9为一体。
需要进行说明的是,本实施例中提供的p型增强型氮化镓芯片封装器件的栅极、源极、漏极与现有技术中硅基芯片封装器件的栅极、源极、漏极的布局相同,因此无需重新排布印刷电路板与p型增强型氮化镓芯片封装器件连接。
本实施例并不限定绝缘基板的3的材质。例如,绝缘基板3可以是陶瓷基板23,或者绝缘基板3也可以是其他绝缘材质的基板。本实施例并不限定陶瓷基板23的具体材质。例如,陶瓷基板23可以是氧化铝陶瓷基板,或者陶瓷基板23也可以是氮化铝陶瓷基板。本实施例并不限定绝缘基板3一侧与p型增强型氮化镓芯片5的基底连接,以及绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧与TO引线框架1中的基岛2连接的具体连接方式。例如,绝缘基板3一侧与p型增强型氮化镓芯片5的基底,以及绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧与TO引线框架1中的基岛2可以通过导电材料连接,或者绝缘基板3一侧与p型增强型氮化镓芯片5的基底,以及绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧与TO引线框架1中的基岛2也可以进行粘合导电连接。
进一步地,为了保证绝缘基板3与p型增强型氮化镓芯片5的基底能够进行导电连接,上述绝缘基板3与p型增强型氮化镓芯片5的基底连接的一侧的表面设置有上覆导电层4,绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧的表面设置有下覆导电层24。具体请参考图3,图3为本实用新型实施例提供的一种绝缘基板的结构示意图。
本实施例并不限定上覆导电层4与下覆导电层24的具体材质,只要是能够满足导电的要求即可。例如,上覆导电层4与下覆导电层24可以是铜质导电层,或者上覆导电层4与下覆导电层24也可以是其他导电材料的导电层。
进一步地,为了提高绝缘基板3与p型增强型氮化镓芯片5的基底连接的简易性,以及提高绝缘基板3与TO引线框架1中的基岛2连接的简易性,上述绝缘基板3与p型增强型氮化镓芯片5的基底通过导电材料粘合连接,绝缘基板3与TO引线框架1中的基岛2通过导电材料粘合连接。
进一步地,为了提高上覆导电层4和下覆导电层24的导电性能,同时降低上覆导电层4和下覆导电层24的成本,上述上覆导电层4可以为上覆铜层,上述下覆导电层24可以为下覆铜层。
进一步地,为了便于p型增强型氮化镓芯片5中的栅极焊盘与TO引线框架1中的栅极引脚8连接,p型增强型氮化镓芯片5中的漏极焊盘13与TO引线框架1中的基岛2连接,p型增强型氮化镓芯片5中的源极焊盘11与TO引线框架1中的源极引脚10相连,上述栅极焊盘可以与栅极引脚8通过绑定线相连,漏极焊盘13可以与基岛2通过绑定线相连,源极焊盘11可以与源极引脚10通过绑定线相连。
进一步地,为了保证绝缘基板3的绝缘属性,同时降低绝缘基板3的制备成本,上述绝缘基板3可以为陶瓷基板23。
进一步地,为了便于封装绑定线,上述栅极焊盘包括第一栅极焊盘6和第二栅极焊盘12。
应用本实用新型提供的p型增强型氮化镓芯片封装器件,包括p型增强型氮化镓芯片、绝缘基板和TO引线框架,其中,绝缘基板一侧与p型增强型氮化镓芯片的基底连接,绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧与TO引线框架中的基岛连接,通过p型增强型氮化镓芯片中的栅极焊盘与TO引线框架中的栅极引脚相连,p型增强型氮化镓芯片中的漏极焊盘与TO引线框架中的基岛相连,p型增强型氮化镓芯片中的源极焊盘与TO引线框架中的源极引脚相连,绝缘基板3与p型增强型氮化镓芯片5的基底相连的一侧与TO引线框架1中的源极引脚10相连,TO引线框架1中的基岛2与漏极引脚9为一体。实现了与硅基器件相同的引脚定义,使得该p型增强型氮化镓芯片封装器件能够直接替换硅基器件使用,无需重新排布电路板。另外,通过在绝缘基板3与p型增强型氮化镓芯片5的基底连接的一侧的表面设置上覆导电层4,绝缘基板3与p型增强型氮化镓芯片5的基底连接的对侧的表面设置下覆导电层24,同时将绝缘基板3与p型增强型氮化镓芯片5的基底通过导电材料粘合连接,将绝缘基板3与TO引线框架1中的基岛2通过导电材料粘合连接,提高了绝缘基板3与p型增强型氮化镓芯片5的基底连接的效率,并且提高了绝缘基板3与TO引线框架1中的基岛2连接的简易性,通过将上覆导电层4设置为上覆铜层,将下覆导电层24设置为下覆铜层,在提高上覆导电层4和下覆导电层24的导电性能时,降低上覆导电层4和下覆导电层24的成本。此外将绝缘基板3设置为陶瓷基板23,保证了绝缘基板3的绝缘属性,同时降低了绝缘基板3的制备成本,栅极焊盘包括第一栅极焊盘6和第二栅极焊盘12,更便于封装绑定线。
下面对本实用新型实施例提供的p型增强型氮化镓芯片封装装置进行介绍,该p型增强型氮化镓芯片封装装置包括上述的p型增强型氮化镓芯片封装器件。
应用本实用新型实施例提供的p型增强型氮化镓芯片封装装置,包括上述的p型增强型氮化镓芯片封装器件,实现了与硅基器件相同的引脚定义,使得该p型增强型氮化镓芯片封装器件能够直接替换硅基器件使用,无需重新排布电路板。
为了使本实用新型更便于理解,下面对本实用新型提供的p型增强型氮化镓芯片5进行介绍。具体请参考图4,图4为本实用新型实施例提供的一种p型增强型氮化镓芯片的结构示意图,具体可以包括:
AlGaN(氮化铝镓)势垒层15、GaN(氮化镓)沟道层16、缓冲层17、成核层18、基底19、源极金属14、漏极金属20、p型氮化镓21和栅极金属22;
上述栅极金属22与p型氮化镓21的一侧接合,p型氮化镓21与栅极金属22接合的对侧与AlGaN势垒层15接合,同时p型氮化镓21的一侧与AlGaN势垒层15接合的一侧,AlGaN势垒层15接合有源极金属14和漏极金属20;
上述AlGaN势垒层15沿与p型氮化镓21接合的对侧依次接合有GaN沟道层16、缓冲层17、成核层18和基底19。
以上对本实用新型所提供的一种p型增强型氮化镓芯片封装器件及装置进行了详细介绍,对于本领域的一般技术人员,依据本实用新型实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制。
Claims (8)
1.一种p型增强型氮化镓芯片封装器件,其特征在于,包括:
p型增强型氮化镓芯片、绝缘基板和TO引线框架;
所述绝缘基板一侧与所述p型增强型氮化镓芯片的基底连接,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧与所述TO引线框架中的基岛连接;
所述p型增强型氮化镓芯片中的栅极焊盘与所述TO引线框架中的栅极引脚相连,所述p型增强型氮化镓芯片中的漏极焊盘与所述TO引线框架中的所述基岛相连,所述p型增强型氮化镓芯片中的源极焊盘与所述TO引线框架中的源极引脚相连;
所述绝缘基板与所述p型增强型氮化镓芯片的基底相连的一侧与所述TO引线框架中的所述源极引脚相连,所述TO引线框架中的所述基岛与漏极引脚为一体。
2.根据权利要求1所述的p型增强型氮化镓芯片封装器件,其特征在于,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的一侧的表面设置有上覆导电层,所述绝缘基板与所述p型增强型氮化镓芯片的基底连接的对侧的表面设置有下覆导电层。
3.根据权利要求2所述的p型增强型氮化镓芯片封装器件,其特征在于,所述绝缘基板与所述p型增强型氮化镓芯片的基底通过导电材料粘合连接,所述绝缘基板与所述TO引线框架中的基岛通过所述导电材料粘合连接。
4.根据权利要求2所述的p型增强型氮化镓芯片封装器件,其特征在于,所述上覆导电层为上覆铜层,所述下覆导电层为下覆铜层。
5.根据权利要求1所述的p型增强型氮化镓芯片封装器件,其特征在于,所述栅极焊盘与所述栅极引脚通过绑定线相连,所述漏极焊盘与所述基岛通过所述绑定线相连,所述源极焊盘与所述源极引脚通过所述绑定线相连。
6.根据权利要求1所述的p型增强型氮化镓芯片封装器件,其特征在于,所述绝缘基板为陶瓷基板。
7.根据权利要求1所述的p型增强型氮化镓芯片封装器件,其特征在于,所述栅极焊盘包括第一栅极焊盘和第二栅极焊盘。
8.一种p型增强型氮化镓芯片封装装置,其特征在于,包括如权利要求1至7任一项所述的p型增强型氮化镓芯片封装器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320215882.8U CN219085971U (zh) | 2023-02-14 | 2023-02-14 | 一种p型增强型氮化镓芯片封装器件及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320215882.8U CN219085971U (zh) | 2023-02-14 | 2023-02-14 | 一种p型增强型氮化镓芯片封装器件及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219085971U true CN219085971U (zh) | 2023-05-26 |
Family
ID=86394426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320215882.8U Active CN219085971U (zh) | 2023-02-14 | 2023-02-14 | 一种p型增强型氮化镓芯片封装器件及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219085971U (zh) |
-
2023
- 2023-02-14 CN CN202320215882.8U patent/CN219085971U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319321B2 (en) | Leadless package for high current devices | |
CN109075148B (zh) | 半导体封装体、安装有半导体封装体的模块及电气设备 | |
TW459279B (en) | Semiconductor device | |
TW201104828A (en) | Multi-die package | |
US8575736B2 (en) | Direct contact flip chip package with power transistors | |
TW200824084A (en) | Leaded stacked packages having elevated die paddle | |
CN109935561A (zh) | 一种氮化镓器件及氮化镓器件的封装方法 | |
US8853707B2 (en) | High voltage cascoded III-nitride rectifier package with etched leadframe | |
CN111244074A (zh) | 氮化镓半导体器件及其封装方法 | |
CN113496977B (zh) | 共源共栅半导体装置和制造方法 | |
CN219085971U (zh) | 一种p型增强型氮化镓芯片封装器件及装置 | |
CN112701107A (zh) | 一种堆叠封装结构及其封装工艺及电子产品 | |
US11107755B2 (en) | Packaging for lateral high voltage GaN power devices | |
CN207753000U (zh) | 一种氮化镓器件 | |
EP2309538A2 (en) | Package for semiconductor devices | |
CN111816623A (zh) | 封装半导体器件及其封装方法 | |
CN211529944U (zh) | 氮化镓半导体器件 | |
CN113394209B (zh) | 氮化镓器件封装结构 | |
CN107706239A (zh) | 氮化镓高迁移率晶体管 | |
WO2018056426A1 (ja) | 半導体パッケージ、モジュールおよび電気機器 | |
US20230386981A1 (en) | Semiconductor device | |
CN220121840U (zh) | 一种半导体器件、Cascode器件及驱动合封功率器件 | |
TWI244173B (en) | Semiconductor chip package structure | |
CN219575632U (zh) | 一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件 | |
CN212967703U (zh) | 芯片封装结构及数字隔离器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |