CN219575632U - 一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件 - Google Patents

Abstract

本实用新型涉及一种半蚀刻双基岛共源共栅半导体引线框架，由框架单元组成，框架单元包括框架边框、基岛固定区、引脚、连筋和蚀刻区，框架边框位于外围边缘，基岛固定区包括间隔设置的第一基岛固定区和第二基岛固定区，第一基岛固定区设有半蚀刻的第一基岛，第二基岛固定区设有非蚀刻的第二基岛，第一基岛和第二基岛用于固定芯片；引脚位于所述基岛固定区的下方，并与所述框架边框连接；连筋连接框架边框与基岛固定区及引脚；框架边框内的其他区域设置为蚀刻区，蚀刻区包围所述基岛固定区。该引线框架减少了传统封装方式对额外基板的要求，同时减少了封装的复杂性，提高了器件的封装良率。

Description

一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件

技术领域

本实用新型涉及半导体封装领域，具体涉及一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件。

背景技术

共源共栅型GaN功率器件是通过低压增强型Si MOSFET和耗尽型GaN HEMT串联封装形成常关器件，即Cascode结构GaN功率器件，图1所示为现有技术中Cascode结构的电路原理图。Cascode结构GaN功率器件因栅极稳定性和漏电流的优势，在高达1MHz开关频率的大功率产品中最为适合使用。

目前常用的高性能Si MOSFET都是垂直型设计，其漏极、源极和栅极不在晶圆同一侧，需要通过连接线从另一侧引出。目前常规QFN/DFN封装方案都是采用叠加基板来实现，但这种方案相对复杂，主功率回路电流路径交错曲折，直接引入的寄生杂散(源极串联电感和电阻)较大，很大程度上限制了封装后器件的整体性能(如器件的开关速度、开关振荡等性能)以及成本，也带来了额外的生产风险，甚至出现性能达不到设计要求等问题。

发明内容

为了解决现有技术存在的上述问题，本发明提供一种半蚀刻双基岛共源共栅半导体引线框架，解决需要采用叠加基板引出Si MOSFET漏极信号和封装走线复杂及良率风险等问题。

为了实现上述目的，本实用新型采用的技术方案如下：

该半蚀刻双基岛共源共栅半导体引线框架，由若干个近似矩阵排列的框架单元组成，所述框架单元包括框架边框、基岛固定区、引脚、连筋和蚀刻区，所述框架边框位于外围边缘，所述基岛固定区包括间隔设置的第一基岛固定区和第二基岛固定区，所述第一基岛固定区设有半蚀刻的第一基岛，所述第二基岛固定区设有非蚀刻的第二基岛，所述第一基岛和第二基岛用于固定芯片；所述引脚位于所述基岛固定区的下方；所述连筋连接框架边框与基岛固定区及引脚；所述框架边框内的其他区域设置为蚀刻区，所述蚀刻区包围所述基岛固定区。

优选的，所述基岛固定区在其四周边缘设有半蚀刻的基岛支架，所述连筋连接所述基岛支架。

优选的，所述第一基岛上设有两个间隔的矩形镀银焊接区，所述第二基岛上设有矩形镀银焊接区，所述引脚上在其中间位置也设有矩形镀银焊接区。镀银焊接区用于与芯片和焊线的焊接连接。

优选的，所述第一基岛固定区位于第二基岛固定区的上方，所述第一基岛固定区采用双对称4个连筋连接所述框架边框的侧边和3个连筋连接所述框架边框的顶边，所述第二基岛固定区采用双对称4个连筋连接所述框架边框的侧边。

优选的，所述引脚设置两个，每个所述引脚的一侧与所述框架边框的一侧直接连接，每个所述引脚设有半蚀刻的引脚支架，所述引脚支架通过连筋与所述框架边框的另一侧相连。

优选的，所述第一基岛固定区上设有方形的应力释放孔，所述引脚支架上设有两个方形的应力释放孔。可用于应力释放和塑封填充。

优选的，所述连筋包括非蚀刻的根部和半蚀刻的前部，所述前部位于靠近基岛支架的半蚀刻区，根部位于远离基岛支架的框架边框上，所述连筋的定位支撑点位于所述蚀刻区。

本实用新型还提供一种上述半蚀刻双基岛共源共栅半导体引线框架封装器件，在所述引线框架上贴装Si MOSFET芯片和GaN HEMT芯片，所述Si MOSFET芯片通过导电银胶固定于第一基岛上，其源极和栅极位于顶部，其漏极位于底部并和第一基岛电性连接，所述GaN HEMT芯片通过导电银胶固定于第二基岛上，其源极、漏极和栅极都位于顶部，与第二基岛之间无电性连接；所述Si MOSFET芯片的栅极G与引脚通过焊线直接连接，形成封装器件的栅极G，所述GaN HEMT芯片的漏极D与引脚通过焊线直接连接，形成封装器件的漏极D；所述GaN HEMT芯片的源极S与第一基岛通过焊线直接连接，实现GaN HEMT芯片的源极S与SiMOSFET芯片的漏极D的电性连接，形成第一引线；所述Si MOSFET芯片的栅极S与第二基岛通过焊线直接连接，形成第二引线；所述GaN HEMT芯片的栅极G与第一基岛通过焊线直接连接，形成第三引线。

优选的，增加一个引脚作为封装器件的源极S，将第二基岛固定区完全作为散热引脚，在器件使用中作为散热焊盘。

优选地，还包括隔离带和塑封料，所述隔离带贴附在蚀刻区、引脚和基岛固定区的背面，所述隔离带为耐高温PET薄膜或PEEK片材膜，且所述隔离带可剥离，在塑封之前隔离带贴附在框架的背面，塑封之后可将隔离带去除；所述塑封料通过塑封固化的方式将蚀刻区、第一基岛、第二基岛、Si MOSFET芯片、GaN HEMT芯片和焊线塑封于内，塑封料为长方体或小圆柱体，塑封时变成液体包裹上述组件和框架，最终再固化成型，且由塑封料粉状颗粒料堆砌而成。

本实用新型提供一种半蚀刻双基岛共源共栅半导体引线框架，可以将垂直型SiMOSFET芯片直接固定在半蚀刻的一个基岛上，底部的电极信号直接通过基岛引出，减少了传统封装方式的对额外基板要求，同时因框架铜板的低阻抗和低感抗特性，极大地减少了因为复杂走线而引起的芯片内阻和电感的增加，减少了封装的复杂性，提高了器件的封装良率；半蚀刻的基岛封装了Si MOSFET漏极引脚，降低外部干扰信号引入器件；也减少了裸露Si MOSFET漏极器件的使用风险。同时，半蚀刻的扩展了漏极面积，也缩短了封装焊线的长度，减少了封装阻抗。

附图说明

图1为共源共栅级联结构(Cascode结构)的电路原理图；

图2为一种半蚀刻双基岛共源共栅半导体引线框架的结构示意图；

图3为一种半蚀刻双基岛共源共栅半导体引线框架的框架单元的结构示意图；

图4为一种半蚀刻双基岛共源共栅半导体引线框架封装器件的结构示意图；

图5为一种半蚀刻双基岛共源共栅半导体引线框架封装器件沿A-A方向的剖视图。

上述图中各标号的含义如下：1-Si MOSFET芯片，2-GaN HEMT芯片，100-引线框架，200-框架单元，201-框架边框，210-第一基岛固定区，211-第一基岛，212-第一基岛支架，213-应力释放孔，220-第二基岛固定区，221-第二基岛，222-第二基岛支架，230-引脚，231-引脚支架，232-引脚镀银区，240-连筋，250-蚀刻区，260-焊线，270-隔离带，271-塑封料。

具体实施方式

下面参照图1-5来介绍本实用新型的一种半蚀刻双基岛共源共栅半导体引线框架及其封装器件的具体实施方式。

图1为共源共栅级联结构(Cascode结构)的电路原理图。

图2示出本实用新型的一种半蚀刻双基岛共源共栅半导体引线框架100，包括若干个近似矩阵排列的框架单元200，每一列上排列5个框架单元200，但不以此为限；每个框架单元包含框架边框201、第一基岛固定区210、第二基岛固定区220、引脚230、连筋240和蚀刻区250。

图3示出一个具体的框架单元200，包括框架边框201、基岛固定区(210、220)、引脚230、连筋240和蚀刻区250，所述框架边框201位于外围边缘，所述基岛固定区(210、220)包括第一基岛固定区210和矩形的第二基岛固定区220，所述第一基岛固定区210位于第二基岛固定区220的上方，所述第一基岛固定区210设有半蚀刻的第一基岛211，所述第一基岛211为两个矩形的镀银焊接区，所述第一基岛固定区210还设有方形的应力释放孔213，所述第二基岛固定区220设有非蚀刻的第二基岛221，所述第二基岛221为矩形的镀银焊接区；所述引脚230设有两个，位于所述基岛固定区(210、220)的下方，每个所述引脚230在其中间位置设有镀银焊接区，每个所述引脚230的一侧与所述框架边框201的一侧直接连接，每个所述引脚230的另一侧设有半蚀刻的引脚支架231，所述引脚支架231通过一个连筋240和所述框架边框201的另一侧相连，所述引脚支架231上设有两个方形的应力释放孔213；所述蚀刻区250设于框架边框201内，为回字环状结构，并包围所述基岛固定区(210、220)，所述基岛固定区(210、220)在其四周边缘设有半蚀刻的基岛支架(212、222)，所述基岛支架(212、222)通过连筋240连接所述蚀刻区250，所述第一基岛支架212采用双对称4个连筋240连接所述框架边框201的侧边和3个连筋240连接所述框架边框201的顶边，所述第二基岛支架222采用双对称4个连筋240连接所述框架边框201的侧边；所述连筋240包括非蚀刻的根部和半蚀刻的前部，所述前部位于靠近基岛支架(212、222)的半蚀刻区，根部位于远离基岛支架(212、222)的框架边框201上，所述连筋240的定位支撑点位于所述蚀刻区250。

图4和图5示出一种半蚀刻双基岛共源共栅半导体引线框架封装器件，包括框架单元200、Si MOSFET芯片1、GaN HEMT芯片2、隔离带270和塑封料271，所述Si MOSFET芯片1通过导电银胶固定于第一基岛211上，其源极和栅极位于顶部，其漏极位于底部并和第一基岛211电性连接，所述GaN HEMT芯片2通过导电银胶固定于第二基岛222上，其源极、漏极和栅极都位于顶部，与第二基岛222之间无电性连接：所述Si MOSFET芯片1的栅极G与引脚230通过焊线260直接连接，形成封装器件的栅极G，所述GaN HEMT芯片2的漏极D与引脚230通过焊线260直接连接，形成封装器件的漏极D，所述GaN HEMT芯片2的源极S与第一基岛211通过焊线260直接连接，实现GaN HEMT芯片2的源极S与Si MOSFET芯片的漏极D的电性连接，形成第一引线；所述Si MOSFET芯片1的栅极S与第二基岛222通过焊线260直接连接，形成第二引线；所述GaN HEMT芯片2的栅极G与第一基岛211通过焊线260直接连接，形成第三引线；所述隔离带270贴附在蚀刻区250、引脚230和基岛固定区(210、220)的背面，所述隔离带270为耐高温PET薄膜或PEEK片材膜，且所述隔离带270可剥离，在塑封之前隔离带270贴附在引线框架100的背面，塑封之后可将隔离带270去除；所述塑封料271通过塑封固化的方式将蚀刻区250、第一基岛211、第二基岛221、Si MOSFET芯片1、GaN HEMT芯片2和焊线260塑封于内，所述塑封料271为长方体或小圆柱体，塑封时变成液体包裹引线框架100上的组件，最终再固化成型，且由塑封料271粉状颗粒料堆砌而成。

上述引线框架中还可以增加一个引脚230作为封装器件的源极S，将第二基岛固定区220完全作为散热引脚，在封装器件中作为散热焊盘使用。

本实用新型提供一种半蚀刻双基岛共源共栅半导体引线框架，可以将垂直型SiMOSFET芯片直接固定在半蚀刻的一个基岛上，底部的电极信号直接通过基岛引出，减少了传统封装方式的对额外基板要求，同时因框架铜板的低阻抗和低感抗特性，极大地减少了因为复杂走线而引起的芯片内阻和电感的增加，减少了封装的复杂性，提高了器件的封装良率；半蚀刻的基岛封装了Si MOSFET漏极引脚，降低外部干扰信号引入器件；也减少了裸露Si MOSFET漏极器件的使用风险。同时，半蚀刻的扩展了漏极面积，也缩短了封装焊线的长度，减少了封装阻抗。

本实用新型的一种半蚀刻双基岛共源共栅半导体引线框架，为DFN/QFN框架，其原材料是一块铜板，半蚀刻是指将原材料的底面挖去一半，蚀刻区为全蚀刻，是指将原材料从上到下全部挖通；引脚和第二基岛未蚀刻才可以实现SMT(surface mount technology，即表面贴装)与电路主板焊接后使用，第一基岛为半蚀刻，使得SMT时不会与外部焊接在一起；封装完成后，第二基岛在不做信号引脚使用时，可作为封装后的器件的散热引脚；第一基岛为半蚀刻，直接贴合在第一基岛上的垂直型Si MOSFET下端的信号就可以直接从第一基岛上引出，通过第一基岛上的焊线连接到其他位置，因为是半蚀刻，该第一基岛也不会因为SMT贴片与芯片外部相连，且呈现出良好的绝缘型，减少了外部耦合进来的噪声；同时第一基岛也包含一个长形应力释放孔，该应力释放孔是全蚀刻的，可以使塑封料与铜板咬合更加紧密，减少因热变形；第一基岛要保证良好的贴合和塑封，优选地，使用相对比较厚的铜板，例如，300um铜板作为框架基板。

以上所述，仅是本实用新型的最佳实施例而已，并非对本实用新型的技术范围作任何限制，故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种半蚀刻双基岛共源共栅半导体引线框架，其特征在于，由若干个近似矩阵排列的框架单元组成，所述框架单元包括：

框架边框，位于外围边缘；

基岛固定区，包括间隔设置的第一基岛固定区和第二基岛固定区，所述第一基岛固定区设有半蚀刻的第一基岛，所述第二基岛固定区设有非蚀刻的第二基岛，所述第一基岛和第二基岛用于固定芯片；

引脚，位于所述基岛固定区的下方；

连筋，连接所述框架边框与所述基岛固定区及所述引脚；

蚀刻区，所述框架边框内的其他区域设置为蚀刻区，所述蚀刻区包围所述基岛固定区。

2.根据权利要求1所述的半导体引线框架，其特征在于，所述基岛固定区在其四周边缘设有半蚀刻的基岛支架，所述连筋连接所述基岛支架。

3.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛上设有两个间隔的矩形镀银焊接区，所述第二基岛上设有矩形镀银焊接区，所述引脚上在其中间位置也设有矩形镀银焊接区。

4.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛固定区位于第二基岛固定区的上方，所述第一基岛固定区采用双对称4个连筋连接所述框架边框的侧边和3个连筋连接所述框架边框的顶边，所述第二基岛固定区采用双对称4个连筋连接所述框架边框的侧边。

5.根据权利要求1或2所述的半导体引线框架，其特征在于，所述引脚设置两个，每个所述引脚的一侧与所述框架边框的一侧直接连接，每个所述引脚设有半蚀刻的引脚支架，所述引脚支架上设有两个方形的应力释放孔，所述引脚支架还通过连筋与所述框架边框的另一侧相连。

6.根据权利要求1或2所述的半导体引线框架，其特征在于，所述第一基岛固定区上设有方形的应力释放孔。

7.根据权利要求1或2所述的半导体引线框架，其特征在于，所述连筋包括非蚀刻的根部和半蚀刻的前部，所述前部位于靠近基岛固定区的半蚀刻区，根部位于远离基岛固定区的框架边框上，所述连筋的定位支撑点位于所述蚀刻区。

8.一种权利要求1-7中任一半导体引线框架的封装器件，其特征在于，在所述引线框架上贴装Si MOSFET芯片和GaN HEMT芯片，所述Si MOSFET芯片通过导电银胶固定于第一基岛上，其源极和栅极位于顶部，其漏极位于底部并和第一基岛电性连接，所述GaN HEMT芯片通过导电银胶固定于第二基岛上，其源极、漏极和栅极都位于顶部，与第二基岛之间无电性连接；所述Si

MOSFET芯片的栅极G与引脚通过焊线直接连接，形成封装器件的栅极G，所述GaN HEMT芯片的漏极D与引脚通过焊线直接连接，形成封装器件的漏极D；所述GaN HEMT芯片的源极S与第一基岛通过焊线直接连接，实现GaN HEMT芯片的源极S与SiMOSFET芯片的漏极D的电性连接，形成第一引线；所述Si MOSFET芯片的栅极S与第二基岛通过焊线直接连接，形成第二引线；所述GaN HEMT芯片的栅极G与第一基岛通过焊线直接连接，形成第三引线。

9.根据权利要求8所述的封装器件，其特征在于，增加一个引脚作为封装器件的源极S，将第二基岛固定区完全作为散热引脚，在器件使用中作为散热焊盘。

10.根据权利要求8或9所述的封装器件，其特征在于，还包括隔离带和塑封料，所述隔离带贴附在蚀刻区、引脚和基岛固定区的背面，所述隔离带为耐高温PET薄膜或PEEK片材膜，且所述隔离带可剥离，在塑封之前隔离带贴附在框架的背面，塑封之后可将隔离带去除；所述塑封料通过塑封固化的方式将蚀刻区、第一基岛、第二基岛、SiMOSFET芯片、GaNHEMT芯片和焊线塑封于内，塑封料为长方体或小圆柱体，塑封时变成液体包裹上述组件和框架，最终再固化成型，且由塑封料粉状颗粒料堆砌而成。