CN114388615B - 一种立体复数堆叠外延结构芯片 - Google Patents
一种立体复数堆叠外延结构芯片 Download PDFInfo
- Publication number
- CN114388615B CN114388615B CN202210047581.9A CN202210047581A CN114388615B CN 114388615 B CN114388615 B CN 114388615B CN 202210047581 A CN202210047581 A CN 202210047581A CN 114388615 B CN114388615 B CN 114388615B
- Authority
- CN
- China
- Prior art keywords
- layer
- dimensional
- gan layer
- iii
- 2deg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002704 AlGaN Inorganic materials 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Abstract
本发明提供了一种立体复数堆叠外延结构芯片，该芯片采用背对背堆叠模式结构或者顺向堆叠模式结构。利用外延成长技术，在第一化合物层与第二化合物层的两层结构之中增加一个高阻值防漏电绝缘层，利用高阻值绝缘层可以将两个芯片结构分开，防止第一层化合物漏电到第二层化合物层，堆叠方式可以顺向双层堆叠，或三层以上堆叠。通过本发明的技术方案，可以在相同的面积下，提高元件的功率密度，降低成本，提高普及率，通过采用的立体复数堆叠结构可以倍数增加效率减少体积。
Description
技术领域
本申请涉及功率半导体技术领域，具体涉及一种立体复数堆叠外延结构芯片。
背景技术
碳化硅（SiC）、大尺寸蓝宝石（sapphire）基板价格昂贵产能不足，导致应用受限，无法普遍使用。现有的元件芯片结构如图1所示，从上至下依次包括AlGaN阻挡层（AlGaNbarrier layer）1’、2DEG二维电子层2’、厚GaN层（Thick GaN layer）3’、III-N缓冲GaN层（III-N buffer layer GaN）4’及SiC或Al2O3衬底5’。原本大功率元件芯片设计，都是利用芯片尺寸加倍方式来满足功率的需求，并且元件芯片中均采用单个功率電子元件结构，而非复数个堆叠方式。由于芯片材料还有芯片尺寸限制，导致电流无法进一步向上提升，限制再往更高功率的芯片制造应用。这已经成为了亟需解决的技术问题。
发明内容
为了解决上述技术问题，本发明提供一种立体复数堆叠外延构芯片，利用外延技术用于解决现有技术中存在的晶片衬底质量和产能的问题，通过本发明的技术方案能够在相同的面积下，提高元件的功率密度，使电流能进一步向上提升，以制造应用更高功率的芯片，降低成本，提高普及率。
本发明所采用的第一技术方案如下：一种立体复数堆叠外延结构芯片，所述立体复数堆叠外延结构芯片采用顺向堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III-N缓冲GaN层、高阻值防漏电绝缘层、第二AlGaN阻挡层、第二2DEG二维电子层、第二厚GaN层、第二III-N缓冲GaN层以及衬底。
进一步的，所述第一III-N缓冲GaN层和所述第二III-N缓冲GaN层中含有Al和Si元素的氮化物材料。
进一步的，所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘层包含Al和Si元素的氮化物材料。
进一步的，所述衬底为SiC或Al2O3衬底。
进一步的，所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成。
本发明所采用的第二技术方案如下：一种立体复数堆叠外延结构芯片，所述立体复数堆叠外延结构芯片采用背对背堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III-N缓冲GaN层、高阻值防漏电绝缘层、第二III-N缓冲GaN层、第二厚GaN层、第二2DEG二维电子层以及第二AlGaN阻挡层。
进一步的，所述第一III-N缓冲GaN层和所述第二III-N缓冲GaN层中含有Al和Si元素的氮化物材料。
进一步的，所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘层包含Al和Si元素的氮化物材料。
进一步的，所述第一厚GaN层和第二厚GaN层包含Al和Si元素的氮化物材料。
进一步的，所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成。
本发明的有益效果：
（1）通过本申请实施例，可以在相同的面积下，提高元件的功率密度，使电流能进一步向上提升，以制造应用更高功率的芯片，降低成本，提高普及率；
（2）本发明采用的立体堆叠功率電子元件结构可以倍数增加效率减少体积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中功率半导体芯片的结构示意图。
图2为顺向堆叠模式的芯片结构示意图。
图3为背对背堆叠模式的芯片结构示意图。
图1附图标记：1’.AlGaN阻挡层；2’.2DEG二维电子层；3’.厚GaN层；4’.III-N缓冲GaN层；5’.SiC或Al2O3衬底。
图2附图标记：1.第一AlGaN阻挡层；2.第一2DEG二维电子层；3.第一厚GaN层；4.第一III-N缓冲GaN层；5.高阻值防漏电绝缘层；6.第二AlGaN阻挡层；7.第二2DEG二维电子层；8.第二厚GaN层；9.第二III-N缓冲GaN层；10.衬底；101.源极；102.栅极；103.漏极。
图3附图标记：11.第一AlGaN阻挡层；12.第一2DEG二维电子层；13.第一厚GaN层；14.第一III-N缓冲GaN层；15.高阻值防漏电绝缘层；16.第二III-N缓冲GaN层；17.第二厚GaN层；18.第二2DEG二维电子层；19.第二AlGaN阻挡层；101.源极；102.栅极；103.漏极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
图2为顺向堆叠模式的芯片结构示意图，该顺向堆叠模式的芯片结构具有第一化合物层与第二化合物层。利用外延成长技术，在第一化合物层与第二化合物层这两层结构之中增加一个高阻值防漏电绝缘层（Isolation Layer），此种材料可以是高阻值材料，含Al或硅等元素之氮化物材料。利用高阻值防漏电绝缘层可以将两个芯片结构分开，防止第一化合物层漏电到第二化合物层。堆叠方式可以顺向双层堆叠，或三层以上堆叠。图3为背对背堆叠模式的芯片结构示意图。高阻值防漏电绝缘层因为晶格常数的不匹配，导致上面外延结构品质不佳，或导致漏电，这是影响结构关键技术。
在图2中所示的立体复数堆叠外延结构芯片采用顺向堆叠模式的芯片结构。立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层（AlGaN barrier layer）1、第一2DEG二维电子层2、第一厚GaN层（Thick GaN layer）3、第一III-N缓冲GaN层（III-Nbuffer layer GaN）4、高阻值防漏电绝缘层（Isolation Layer）5、第二AlGaN阻挡层6、第二2DEG二维电子层7、第二厚GaN层8、第二III-N缓冲GaN层9以及衬底10。第一III-N缓冲GaN层4和第二III-N缓冲GaN层9中含有Al和Si元素的氮化物材料。在上述描述中，为了与顺向堆叠中的相应层进行区分，采用了“第一”、“第二”这样的描述进行了区分，但为了在图中进行准确、清楚的展示，并没有采用不同的附图标记。在上述顺向堆叠模式结构中，高阻值防漏电绝缘层5采用外延技术生成，高阻值防漏电绝缘层5为包含Al和Si元素的氮化物材料。衬底10为SiC或Al2O3衬底。第一2DEG二维电子层2和第二2DEG二维电子层7均采用外延技术生成。在图2中所示的立体复数堆叠外延结构芯片的上端，从左至右分别设置源极（Source）101、栅极（Gate）102和漏极（Drain）103。
在图3中所示的立体复数堆叠外延结构芯片采用背对背堆叠模式结构。立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层11、第一2DEG二维电子层12、第一厚GaN层13、第一III-N缓冲GaN层14、高阻值防漏电绝缘层15、第二III-N缓冲GaN层16、第二厚GaN层17、第二2DEG二维电子层18以及第二AlGaN阻挡层19。第一III-N缓冲GaN层14和第二III-N缓冲GaN层16中含有Al和Si元素的氮化物材料。高阻值防漏电绝缘层15采用外延技术生成，高阻值防漏电绝缘层15包含Al和Si元素的氮化物材料；第一厚GaN层13和第二厚GaN层17包含Al和Si元素的氮化物材料；第一2DEG二维电子层12和第二2DEG二维电子层18均采用外延技术生成。在图3中所示的立体复数堆叠外延结构芯片的上端和下端，从左至右分别设置源极（Source）101、栅极（Gate）102和漏极（Drain）103。
此外，对于高阻值绝缘层，因为晶格不匹配，所以要降温预先给晶核或是晶种，让晶体三维成长，释放应力，让缺陷或是差排减少。之后在高温让晶体回复排列。绝缘越高晶格常数越小差异越大，但也越容易三维成长，在成长过程可以经由参数调整降低缺陷，限制差排成长，这个方式已经成功在量产设备经过验证。
综上所述，在本申请的技术方案中，漏电保护层可以防止电流漏电，复数堆叠垂直结构可以增加功率降低成本，漏电保护层可以将每个元件结构分开，增加MOS、HEMT、HBT或是IC等电子组件的使用功率范围，立体结构可以增加芯片效率，减少体积。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (1)
1.一种立体复数堆叠外延结构芯片，其特征在于，所述立体复数堆叠外延结构芯片采用背对背堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III-N缓冲GaN层、高阻值防漏电绝缘层、第二III-N缓冲GaN层、第二厚GaN层、第二2DEG二维电子层以及第二AlGaN阻挡层；
所述第一III-N缓冲GaN层和所述第二III-N缓冲GaN层中含有Al和Si元素的氮化物材料；
所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘层包含Al和Si元素的氮化物材料；
所述第一厚GaN层和第二厚GaN层包含Al和Si元素的氮化物材料；
所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成；
所述立体复数堆叠外延结构芯片的上端和下端，分别设置有源极、单栅极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210047581.9A CN114388615B (zh) | 2022-01-17 | 2022-01-17 | 一种立体复数堆叠外延结构芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210047581.9A CN114388615B (zh) | 2022-01-17 | 2022-01-17 | 一种立体复数堆叠外延结构芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114388615A CN114388615A (zh) | 2022-04-22 |
| CN114388615B true CN114388615B (zh) | 2023-05-09 |
Family
ID=81202306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210047581.9A Active CN114388615B (zh) | 2022-01-17 | 2022-01-17 | 一种立体复数堆叠外延结构芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114388615B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956697A (zh) * | 2011-08-19 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 具有低正向偏置集成二极管的高电子迁移率晶体管 |
| CN111244074A (zh) * | 2020-03-10 | 2020-06-05 | 英诺赛科(苏州)半导体有限公司 | 氮化镓半导体器件及其封装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821093A (en) * | 1986-08-18 | 1989-04-11 | The United States Of America As Represented By The Secretary Of The Army | Dual channel high electron mobility field effect transistor |
| US8816395B2 (en) * | 2010-05-02 | 2014-08-26 | Visic Technologies Ltd. | Field effect power transistors |
| JP5942204B2 (ja) * | 2011-07-01 | 2016-06-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US8624667B2 (en) * | 2011-12-05 | 2014-01-07 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistors with multiple channels |
| US8907378B2 (en) * | 2013-03-15 | 2014-12-09 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with multiple channels |
| TWI793076B (zh) * | 2017-06-30 | 2023-02-21 | 晶元光電股份有限公司 | 半導體元件 |
| US11276765B2 (en) * | 2019-06-25 | 2022-03-15 | Wolfspeed, Inc. | Composite-channel high electron mobility transistor |
| US10964733B2 (en) * | 2019-09-04 | 2021-03-30 | Semiconductor Components Industries, Llc | Opto-electronic HEMT |
| KR20210041931A (ko) * | 2019-10-08 | 2021-04-16 | 삼성전자주식회사 | 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치 |
-
2022
- 2022-01-17 CN CN202210047581.9A patent/CN114388615B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956697A (zh) * | 2011-08-19 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 具有低正向偏置集成二极管的高电子迁移率晶体管 |
| CN111244074A (zh) * | 2020-03-10 | 2020-06-05 | 英诺赛科(苏州)半导体有限公司 | 氮化镓半导体器件及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114388615A (zh) | 2022-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837495B2 (en) | III-nitride semiconductor structures with strain absorbing interlayers | |
| US11271101B2 (en) | RF device integrated on an engineered substrate | |
| US9165766B2 (en) | Buffer layer structures suited for III-nitride devices with foreign substrates | |
| CN102484076B (zh) | Iii族氮化物半导体设备 | |
| CN102714219A (zh) | 反侧设计的iii-氮化物器件 | |
| WO2012026396A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法 | |
| US20120098036A1 (en) | Group III-N HEMT with a Floating Substrate Region and a Grounded Substrate Region | |
| CN104576714B (zh) | 一种硅上高迁移率GaN基异质结构及其制备方法 | |
| US20240038848A1 (en) | Method of Fabricating a Semiconductor Device | |
| US20140197462A1 (en) | III-Nitride Transistor with High Resistivity Substrate | |
| JPWO2017077805A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| KR102273305B1 (ko) | 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정 | |
| JP2019186316A (ja) | トランジスタの製造方法 | |
| CN114388615B (zh) | 一种立体复数堆叠外延结构芯片 | |
| JP2008053436A (ja) | 半導体素子 | |
| JP5972917B2 (ja) | 空間的に閉じ込められた誘電体領域を含む半導体構造 | |
| US11869963B2 (en) | Semiconductor device and method of fabricating a semiconductor device | |
| KR101972045B1 (ko) | 헤테로 구조 반도체 소자 | |
| CN212257406U (zh) | 半导体结构 | |
| CN117080240A (zh) | 一种具有低漏电缓冲层结构的高电子迁移率晶体管 | |
| WO2021242658A1 (en) | Transferring large-area group iii-nitride semiconductor material and devices to arbitrary substrates | |
| KR20240005605A (ko) | 와이드-밴드갭 반도체 디바이스를 위한 3d 반도체 구조물 | |
| CN114420753A (zh) | HEMT器件、基于GaN衬底的HEMT外延结构及制作方法 | |
| CN118016710A (zh) | 一种GaN HEMT器件及其制作方法 | |
| CN117613079A (zh) | 一种GaN HEMT器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |