CN118016710B - 一种GaN HEMT器件及其制作方法 - Google Patents
一种GaN HEMT器件及其制作方法 Download PDFInfo
- Publication number
- CN118016710B CN118016710B CN202410424759.6A CN202410424759A CN118016710B CN 118016710 B CN118016710 B CN 118016710B CN 202410424759 A CN202410424759 A CN 202410424759A CN 118016710 B CN118016710 B CN 118016710B
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- nucleation
- concave
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 188
- 230000006911 nucleation Effects 0.000 claims abstract description 94
- 238000010899 nucleation Methods 0.000 claims abstract description 94
- 230000004888 barrier function Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 15
- 238000001816 cooling Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 150000002902 organometallic compounds Chemical class 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000012634 fragment Substances 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 66
- 238000010586 diagram Methods 0.000 description 13
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN HEMT器件及其制作方法。包括：依次层叠设置的衬底、成核层、凹陷调整层、缓冲层、沟道层和势垒层；其中，凹陷调整层和成核层采用的材料相同，成核层的厚度小于或等于第一设定值，第一设定值小于10nm；凹陷调整层的厚度大于或等于100nm，且小于200nm。本发明能够可以改善GaN HEMT器件的凹陷，减少后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件边缘生成裂纹，同时避免了裂纹过长导致破片的风险。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种GaN HEMT器件及其制作方法。
背景技术
氮化镓高电子迁移率晶体管（GaN High Electron Mobility Transistor, GaNHEMT），利用具有不同带隙的两种材料之间的异质结界面形成量子阱类结构，量子阱类结构容纳二维电子气体区，从而满足高功率/频率器件的需求。
然而，传统氮化镓高电子迁移率晶体管晶圆表面会呈现出凹形翘曲，增加了后续加工工艺的复杂度，并且凹形翘曲会在晶圆边缘生成裂纹，导致裂纹处的芯片失效，裂纹过长甚至有破片风险。
发明内容
本发明提供了一种GaN HEMT器件及其制作方法，能够改善了GaN HEMT器件的凹陷，实现了GaN HEMT器件在降温后趋于平整，减少了后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件边缘生成裂纹。
第一方面，本发明实施例提供了一种GaN HEMT器件，包括：
依次层叠设置的衬底、成核层、凹陷调整层、缓冲层、沟道层和势垒层；
其中，凹陷调整层和成核层采用的材料相同，成核层的厚度小于或等于第一设定值；第一设定值小于10nm；凹陷调整层的厚度大于或等于100nm，且小于200nm。
可选的，成核层和凹陷调整层采用的材料均包括氮化铝。
可选的，GaN HEMT器件还包括栅极，栅极设置于势垒层远离沟道层的表面，势垒层远离沟道层的表面的平面度为±10nm；
或者，GaN HEMT器件还包括掺杂半导体层和栅极，掺杂半导体层设置势垒层远离沟道层的表面，栅极设置于掺杂半导体层远离势垒层的表面，掺杂半导体层远离势垒层的表面的平面度为±10nm。
可选的，高阻层；高阻层设置于缓冲层和沟道层之间；
沟道层的材料包括GaN，势垒层的材料包括AlGaN；
衬底包括硅、蓝宝石、氮化硅或氮化硼。
第二方面，本发明实施例提供了一种GaN HEMT器件的制作方法，包括：包括：
在衬底表面依次生长成核材料层和凹陷调整材料层；其中，凹陷调整材料层和成核材料层采用的材料相同，成核材料层的厚度小于或等于第一设定值，成核材料层向邻近衬底的方向凹陷，凹陷调整材料层向远离衬底的方向外凸；第一设定值小于10nm；凹陷调整材料层的厚度大于或等于100nm，且小于200nm；
在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层；
对成核材料层、凹陷调整材料层、缓冲材料层、沟道材料层和势垒材料层进行降温处理，分别形成成核层、凹陷调整层、缓冲层、沟道层和势垒层。
可选的，在衬底表面依次生长成核材料层和凹陷调整材料层，包括：
采用氢化物气相外延工艺在衬底表面依次生长成核材料层和凹陷调整材料层；
在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层，包括：
采用金属有机化合物化学气相沉淀或分子束外延工艺在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层。
本发明实施例所提供的技术方案中，凹陷调整层与成核层采用的材料相同，使得凹陷调整层生长时受到成核层的压应力，使得凹陷调整层的向远离衬底的方向外凸，凹陷调整层的厚度大于或等于100nm，且小于200nm，使得缓冲层、沟道层和势垒层外凸的程度更大，使得降温后凹陷调整层、缓冲层、沟道层和势垒层收缩后，下凹的程度更小，或者不下凹，另外设置成核层的厚度小于或等于第一设定值，并且第一设定值小于10nm，使得成核层的下凹程度更小，使降温后GaN HEMT器件的表面更为平整。并且凹陷调整层和成核层所采用的材料相同，保证了缓冲层、沟道层和势垒层的成膜质量。综上，本发明实施例使得GaNHEMT器件晶圆在降温后趋于平整，减少了后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件晶圆边缘生成裂纹，同时避免了裂纹过长导致破片的风险。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种GaN HEMT器件的结构示意图；
图2是又一种GaN HEMT器件的结构示意图；
图3是本发明实施例提供的一种GaN HEMT器件的结构示意图；
图4是本发明实施例提供的又一种GaN HEMT器件的结构示意图；
图5是本发明实施例提供的一种GaN HEMT器件的制作方法的流程图；
图6是图3中GaN HEMT器件生长时的结构示意图；
图7是图4中GaN HEMT器件生长时的结构示意图；
图8是本发明实施例提供的又一种GaN HEMT器件的制作方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是一种GaN HEMT器件的结构示意图。图2是又一种GaN HEMT器件的结构示意图。参见图1，耗尽型GaN HEMT器件自下而上依次设置有衬底1、成核层2、缓冲层3、高阻层4、沟道层5和势垒层6。参见图2，增强型GaN HEMT器件自下而上依次设置有衬底1、成核层2、缓冲层3、高阻层4、沟道层5、势垒层6和掺杂的GaN层7。其中，掺杂的GaN层7包含镁。参见图1和图2，在生长过程中，由于成核层2的晶格常数小于衬底1的晶格常数，所以成核层2会受到衬底1的拉应力，使成核层2向邻近的衬底1的方向凹陷。而由于缓冲层3、高阻层4、沟道层5和势垒层6的晶格常数大于成核层2的晶格常数，所以缓冲层3、高阻层4、沟道层5和势垒层6成膜时受压应力，导致缓冲层3、高阻层4、沟道层5和势垒层6掺杂的GaN层7中央凸起。在增强型GaN HEMT器件中，由于掺杂的GaN层7的晶格常数大于势垒层6的晶格常数，所以掺杂的GaN层7会受到势垒层6压应力，从而使GaN HEMT器件晶圆继续保持凸型翘曲。
在降温的过程中，由于缓冲层3、高阻层4、沟道层5、势垒层6和掺杂的GaN层7沟道层的热膨胀系数大于衬底的热膨胀系数，所以降温过程中缓冲层3、高阻层4、沟道层5、势垒层6和掺杂的GaN层7的收缩更快，给整面晶圆引入拉应力，翘曲从凸形转为凹形，整个晶圆呈凹形翘曲，增加了后续加工工艺的复杂度，并且凹形翘曲会在晶圆边缘生成裂纹，导致裂纹处的芯片失效，裂纹过长甚至有破片风险。
为解决上述技术问题，本发明实施例提供了如下技术方案：
图3是本发明实施例提供的一种GaN HEMT器件的结构示意图。图4是本发明实施例提供的又一种GaN HEMT器件的结构示意图。图3和图4示出了两种GaN HEMT器件降温后的结构示意图。参见图3和图4，GaN HEMT器件包括：依次层叠设置的衬底1、成核层2、凹陷调整层20、缓冲层3、沟道层5和势垒层6；其中，凹陷调整层20和成核层2采用的材料相同，成核层2的厚度小于或等于第一设定值；第一设定值小于10nm；凹陷调整层20的厚度大于或等于100nm，且小于200nm。
其中，衬底1采用的材料可以包括硅、蓝宝石、氮化硅或氮化硼。成核层2用于为缓冲层3的生长提供成核位点。凹陷调整层20用于减小GaN HEMT器件的凹陷翘曲。成核层2和凹陷调整层20采用的材料可以为AlN。缓冲层3用于降低沟道层5与衬底1之间的晶格失配和热失配。沟道层5的材料可以为GaN，二维电子气位于沟道层5的一侧，沟道层5具有很高的晶体质量，并且通常不进行掺杂，以降低载流子浓度减小陷阱效应引起的漏极电流崩塌。势垒层6的材料可以为AlGaN，势垒层6由于同时具有很大的自发极化和压电极化作用，会在沟道层5的界面处产生大量的正的极化电荷，该极化正电荷可以吸引电子，从而形成二维电子气。
具体的，由于成核层2在生长时会受到衬底1的拉应力，使成核层2向邻近的衬底1的方向下凹，成核层2呈凹形。成核层2的厚度越大，成核层2下凹的程度越大。通过设置成核层2的厚度小于或等于第一设定值，使得成核层2下凹的程度较小。使得降温后GaN HEMT器件的表面更平整，而且当第一设定值小于10nm时，使成核层2下凹的程度更小，使得降温后，GaN HEMT器件的表面接近平整。
凹陷调整层20与成核层2的材料相同，因此凹陷调整层20在生长时会受到成核层2的压应力，使凹陷调整层20向远离成核层2的方向外凸，凹陷调整层20呈凸形。另外，由于缓冲层3、沟道层5和势垒层6生长时，也会受到压应力，使得缓冲层3、沟道层5和势垒层6生长后同样呈凸形，再加上凹陷调整层20的外凸程度较大，使得缓冲层3、沟道层5和势垒层6生长后的外凸程度更大，所以在降温后，凹陷调整层20、缓冲层3、沟道层5和势垒层6收缩后，下凹的程度更小，或者不下凹，再加上成核层2的下凹的程度较小，使GaN HEMT器件的表面更为平整，而且当凹陷调整层20的厚度大于或等于100nm，且小于200nm时，凹陷调整层20外凸程度较大，保证GaN HEMT器件表面具有较高的平整度。
另外，凹陷调整层20和成核层2采用的材料相同，也可以为缓冲层3、沟道层5和势垒层6的生长提供成核位点，提高了缓冲层3、沟道层5和势垒层6的生长质量。
本发明实施例所提供的技术方案中，凹陷调整层20与成核层2采用的材料相同，使得凹陷调整层20生长时受到成核层2的压应力，使得凹陷调整层20的向远离衬底1的方向外凸，并且凹陷调整层20的厚度大于或等于100nm，且小于200nm，使得缓冲层3、沟道层5和势垒层6外凸的程度更大，使得降温后凹陷调整层20、缓冲层3、沟道层5和势垒层6收缩后，下凹的程度更小，或者不下凹，另外设置成核层2的厚度小于或等于第一设定值，并且第一设定值小于10nm，使得成核层2的下凹程度更小，使降温后GaN HEMT器件的表面更为平整。并且凹陷调整层20和成核层2所采用的材料相同，保证了缓冲层3、沟道层5和势垒层6的成膜质量。综上，本发明实施例使得GaN HEMT器件晶圆在降温后趋于平整，减少了后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件晶圆边缘生成裂纹，同时避免了裂纹过长导致破片的风险。
继续参见图3和图4，在上述实施例的基础上，可选的，成核层2和凹陷调整层20采用的材料均包括氮化铝。
在本发明实施例中，通过成核层2和凹陷调整层20采用的材料为氮化铝能够有效的减少GaN HEMT器件外延层在生长的过程中的位错和缺陷，提高了GaN HEMT器件外延层的质量。
参见图3和图4，在上述实施例的基础上，可选的，GaN HEMT器件还包括栅极9，栅极9设置于势垒层6远离沟道层5的表面，势垒层6远离沟道层5的表面的平面度为±10nm（图3）；或者，GaN HEMT器件还包括掺杂半导体层8和栅极9，掺杂半导体层8设置势垒层6远离沟道层5的表面，栅极9设置于掺杂半导体层8远离势垒层6的表面，掺杂半导体层8远离势垒层6的表面的平面度为±10nm（图4）。
其中，掺杂半导体层8采用的材料可以包括GaN，掺杂材料包括镁。通过设置凹陷调整层20和成核层2采用的材料相同，且成核层2的厚度小于或等于第一设定值，使得势垒层6远离沟道层5的表面趋于平整，势垒层6远离沟道层5的表面的平面度可以达到±10nm，或者使得掺杂半导体层8远离势垒层6的表面趋于平整，掺杂半导体层8远离势垒层6的表面的平面度可以达到±10nm，减小了后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件晶圆边缘生成裂纹，同时避免了裂纹过长导致破片的风险。
继续参见图3和图4，GaN HEMT器件还包括：高阻层4；高阻层4设置于缓冲层3和沟道层5之间；沟道层5的材料包括GaN，势垒层6的材料包括AlGaN；衬底1包括硅、蓝宝石、氮化硅或氮化硼。
其中，高阻层4用于抑制衬底1与沟道层5之间的由于晶格常数失配产生的位错和缺陷的半导体外延层。
图5是本发明实施例提供的一种GaN HEMT器件的制作方法的流程图，图6是图3中GaN HEMT器件生长时的结构示意图。图7是图4中GaN HEMT器件生长时的结构示意图。如图5所示，本发明实施例提供了一种GaN HEMT器件的制作方法，具体包括如下步骤：
S110、在衬底表面依次生长成核材料层和凹陷调整材料层；其中，凹陷调整材料层和成核材料层采用的材料相同，成核材料层的厚度小于或等于第一设定值，成核材料层向邻近衬底的方向凹陷，凹陷调整材料层向远离衬底的方向外凸，第一设定值小于10nm；凹陷调整材料层的厚度大于或等于100nm，且小于200nm。
参见图6和图7，在衬底1表面依次生长成核材料层11和凹陷调整材料层12，由于成核材料层11在生长时会受到衬底1的拉应力，会使成核材料层11向邻近的衬底1的方向下凹，当成核材料层11的厚度小于或等于第一设定值，并且第一设定值小于10nm时，成核材料层11下凹的程度较小。由于凹陷调整材料层12在生长时会受到成核材料层11的压应力，使凹陷调整材料层12向远离衬底1的方向上外凸，并且凹陷调整材料层12的厚度大于或等于100nm，且小于200nm，使凹陷调整材料层12向远离衬底1的方向上外凸程度更大。
S120、在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层。
参见图6，在凹陷调整材料层12表面依次生长缓冲材料层13、沟道材料层15和势垒材料层16。参见图7，在凹陷调整材料层12表面依次生长缓冲材料层13、沟道材料层15和势垒材料层16和掺杂半导体材料层17。
S130、对成核材料层、凹陷调整材料层、缓冲材料层、沟道材料层和势垒材料层进行降温处理，分别形成成核层、凹陷调整层、缓冲层、沟道层和势垒层。
参见图6和图7，凹陷调整材料层12的外凸，使得缓冲材料层13、沟道材料层15和势垒材料层16的外凸程度更大。
参见图6，对成核材料层11、凹陷调整材料层12、缓冲材料层13、沟道材料层15和势垒材料层16进行降温处理，参见图3，分别形成成核层2、凹陷调整层20、缓冲层3、沟道层5和势垒层6。
参见图7，对成核材料层11、凹陷调整材料层12、缓冲材料层13、沟道材料层15、势垒材料层16和掺杂半导体材料层17进行降温处理，参见图4，分别形成成核层2、凹陷调整层20、缓冲层3、沟道层5、势垒层6和掺杂半导体层8。
本发明实施例所提供的技术方案中，成核材料层11和凹陷调整材料层12采用的材料相同，使得凹陷调整材料层12生长时受到成核材料层11的压应力，使得凹陷调整材料层12向远离衬底1的方向上外凸，并且凹陷调整材料层12的厚度大于或等于100nm，使得凹陷调整材料层12向远离衬底1的方向外凸程度较大，从而使得缓冲材料层13、沟道材料层15和势垒材料层16外凸的程度更大，使得降温后在成核材料层11、凹陷调整材料层12、缓冲材料层13、沟道材料层15和势垒材料层16收缩后，下凹的程度更小，或者不下凹，并且设置成核材料层11的厚度小于或等于第一设定值，使得成核材料层11的下凹程度较小，使降温后GaNHEMT器件的表面更为平整。并且成核材料层11和凹陷调整材料层12所采用的材料相同，保证了缓冲材料层13、沟道材料层15和势垒材料层16的成膜质量。综上，本发明实施例使得GaN HEMT器件晶圆在降温后趋于平整，减少了后续加工工艺的复杂度，防止由于凹形翘曲导致的GaN HEMT器件晶圆边缘生成裂纹，同时避免了裂纹过长导致破片的风险。
图8是本发明实施例提供的又一种GaN HEMT器件的制作方法的流程图，如图8所示，本发明实施例提供了又一种GaN HEMT器件的制作方法，具体包括如下步骤：
S1101、采用氢化物气相外延工艺在衬底表面依次生长成核材料层和凹陷调整材料层。
参见图6和图7，采用氢化物气相外延工艺在衬底表面依次生长成核材料层11和凹陷调整材料层12。
S1201、采用金属有机化合物化学气相沉淀或分子束外延工艺在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层。
参见图6，采用金属有机化合物化学气相沉淀或分子束外延工艺在凹陷调整材料层12表面依次生长缓冲材料层13、沟道材料层15和势垒材料层16。
参见图7，采用金属有机化合物化学气相沉淀或分子束外延工艺在凹陷调整材料层12表面依次生长缓冲材料层13、沟道材料层15、势垒材料层16和掺杂半导体材料层17。
S130、对成核材料层、凹陷调整材料层、缓冲材料层、沟道材料层和势垒材料层进行降温处理，分别形成成核层、凹陷调整层、缓冲层、沟道层和势垒层。
在本发明实施例中，通过氢化物气相外延法生长成核材料层11和凹陷调整材料层12可以减少生长时间，降低成本。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (5)
1.一种GaN HEMT器件的制作方法，其特征在于，包括：
在衬底表面依次生长成核材料层和凹陷调整材料层；其中，所述凹陷调整材料层和所述成核材料层采用的材料相同，所述成核材料层的厚度小于或等于第一设定值，所述成核材料层向邻近所述衬底的方向凹陷，所述凹陷调整材料层向远离所述衬底的方向外凸；所述第一设定值小于10nm；所述凹陷调整材料层的厚度大于或等于100nm，且小于200nm；
在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层；
对所述成核材料层、所述凹陷调整材料层、所述缓冲材料层、所述沟道材料层和所述势垒材料层进行降温处理，分别形成成核层、凹陷调整层、缓冲层、沟道层和势垒层。
2.根据权利要求1所述的制作方法，其特征在于：
在衬底表面依次生长成核材料层和凹陷调整材料层，包括：
采用氢化物气相外延工艺在衬底表面依次生长成核材料层和凹陷调整材料层；
在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层，包括：
采用金属有机化合物化学气相沉淀或分子束外延工艺在凹陷调整材料层表面依次生长缓冲材料层、沟道材料层和势垒材料层。
3.一种GaN HEMT器件，其特征在于，采用权利要求1-2任一所述的GaN HEMT器件的制作方法制备，包括：
依次层叠设置的衬底、成核层、凹陷调整层、缓冲层、沟道层和势垒层；
其中，所述凹陷调整层和所述成核层采用的材料相同，所述成核层的厚度小于或等于第一设定值；所述第一设定值小于10nm；所述凹陷调整层的厚度大于或等于100nm，且小于200nm；凹陷调整层用于减小GaN HEMT器件的凹陷翘曲；所述成核层和所述凹陷调整层采用的材料均包括氮化铝。
4.根据权利要求3所述的GaN HEMT器件，其特征在于：
所述GaN HEMT器件还包括栅极，所述栅极设置于所述势垒层远离所述沟道层的表面，所述势垒层远离所述沟道层的表面的平面度为±10nm；或者，
所述GaN HEMT器件还包括掺杂半导体层和栅极，所述掺杂半导体层设置所述势垒层远离所述沟道层的表面，所述栅极设置于所述掺杂半导体层远离所述势垒层的表面，所述掺杂半导体层远离所述势垒层的表面的平面度为±10nm。
5.根据权利要求3所述的GaN HEMT器件，其特征在于，还包括：
高阻层；
所述高阻层设置于所述缓冲层和所述沟道层之间；
所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN；
所述衬底包括硅、蓝宝石、氮化硅或氮化硼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410424759.6A CN118016710B (zh) | 2024-04-10 | 2024-04-10 | 一种GaN HEMT器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410424759.6A CN118016710B (zh) | 2024-04-10 | 2024-04-10 | 一种GaN HEMT器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118016710A CN118016710A (zh) | 2024-05-10 |
| CN118016710B true CN118016710B (zh) | 2024-07-02 |
Family
ID=90956829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410424759.6A Active CN118016710B (zh) | 2024-04-10 | 2024-04-10 | 一种GaN HEMT器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118016710B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576714A (zh) * | 2015-01-23 | 2015-04-29 | 北京大学 | 一种硅上高迁移率GaN基异质结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160359004A1 (en) * | 2015-06-03 | 2016-12-08 | Veeco Instruments, Inc. | Stress control for heteroepitaxy |
| CN111009468A (zh) * | 2018-10-08 | 2020-04-14 | 北京大学 | 一种半导体异质结构制备方法及其用途 |
| CN110379854A (zh) * | 2019-07-26 | 2019-10-25 | 同辉电子科技股份有限公司 | 一种适用于功率器件的氮化镓外延技术 |
| CN115116828A (zh) * | 2022-06-29 | 2022-09-27 | 江苏第三代半导体研究院有限公司 | 基于氮化物单晶衬底的同质外延结构及其均匀性调控方法 |
| CN115360236A (zh) * | 2022-07-05 | 2022-11-18 | 西安电子科技大学 | 一种具有高阻缓冲层的GaN HEMT器件及其制备方法 |
-
2024
- 2024-04-10 CN CN202410424759.6A patent/CN118016710B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576714A (zh) * | 2015-01-23 | 2015-04-29 | 北京大学 | 一种硅上高迁移率GaN基异质结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118016710A (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4530171B2 (ja) | 半導体装置 | |
| JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
| US7901994B2 (en) | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers | |
| JP4022708B2 (ja) | 半導体装置 | |
| JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| US20060006435A1 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| TWI663635B (zh) | 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長 | |
| US9431526B2 (en) | Heterostructure with carrier concentration enhanced by single crystal REO induced strains | |
| US6696306B2 (en) | Methods of fabricating layered structure and semiconductor device | |
| JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| CN112242435B (zh) | 半导体外延结构及其形成方法 | |
| WO2019194042A1 (ja) | トランジスタの製造方法 | |
| TWI807272B (zh) | 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置 | |
| US20230395376A1 (en) | Semiconductor substrates and methods of producing the same | |
| CN118016710B (zh) | 一种GaN HEMT器件及其制作方法 | |
| KR101038836B1 (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
| JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 | |
| TWI844049B (zh) | 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法 | |
| JP7201571B2 (ja) | 窒化物半導体基板および窒化物半導体装置 | |
| US20220416068A1 (en) | High electron mobility transistor and method of forming the same | |
| CN113539786B (zh) | 硅基氮化镓外延结构及其制备方法 | |
| CN111146282B (zh) | 高电子迁移率晶体管装置及其制造方法 | |
| JP2024028124A (ja) | 高電子移動度トランジスタエピタキシャル構成 | |
| TW202414819A (zh) | ＧａＮ高電子遷移率電晶體的應力管理層及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |