JPWO2017077805A1 - 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 - Google Patents

半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JPWO2017077805A1
JPWO2017077805A1 JP2017548678A JP2017548678A JPWO2017077805A1 JP WO2017077805 A1 JPWO2017077805 A1 JP WO2017077805A1 JP 2017548678 A JP2017548678 A JP 2017548678A JP 2017548678 A JP2017548678 A JP 2017548678A JP WO2017077805 A1 JPWO2017077805 A1 JP WO2017077805A1
Authority
JP
Japan
Prior art keywords
buffer layer
group
layer
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548678A
Other languages
English (en)
Other versions
JP6730301B2 (ja
Inventor
幹也 市村
幹也 市村
宗太 前原
宗太 前原
倉岡　義孝
義孝 倉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2017077805A1 publication Critical patent/JPWO2017077805A1/ja
Priority to JP2020114089A priority Critical patent/JP6944569B2/ja
Application granted granted Critical
Publication of JP6730301B2 publication Critical patent/JP6730301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

リーク電流が抑制されてなり、かつ、耐圧の高い半導体素子用のエピタキシャル基板を提供する。半導体素子用エピタキシャル基板において、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、自立基板に隣接してなる、１３族窒化物からなるバッファ層と、バッファ層に隣接してなる、１３族窒化物からなるチャネル層と、チャネル層を挟んでバッファ層とは反対側に設けられてなる、１３族窒化物からなる障壁層と、を備え、自立基板とバッファ層とからなる第１の領域の一部がＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域であり、第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３である、ようにした。

Description

本発明は、半導体素子に関し、特に、半絶縁性のＧａＮからなる自立基板を用いて構成される半導体素子に関する。
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界、高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、高周波／ハイパワーの電子デバイス用半導体材料として利用されている。
窒化物電子デバイスの代表的な構造として、ＡｌＧａＮを「障壁層」、ＧａＮを「チャネル層」として積層形成した高電子移動度トランジスタ（ＨＥＭＴ）構造がある。これは、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）によりＡｌＧａＮ／ＧａＮ積層界面に高濃度の２次元電子ガスが生成するという特徴を活かしたものである。
窒化物電子デバイスは、一般的に、サファイア、ＳｉＣ、Ｓｉといった、商業的に入手の容易な異種材料下地基板を用いて作製されている。しかしながら、これら異種材料基板上にヘテロエピタキシャル成長させたＧａＮ膜中には、ＧａＮと異種材料基板との間の格子定数や熱膨張係数の差異に起因して、多数の欠陥が発生してしまうという問題がある。
一方、ＧａＮ基板上にＧａＮ膜をホモエピタキシャル成長させた場合、上述の格子定数や熱膨張係数の差異に起因する欠陥は発生せず、ＧａＮ膜は良好な結晶性を示す。
それゆえ、ＧａＮ基板上に窒化物ＨＥＭＴ構造を作製した場合、ＡｌＧａＮ／ＧａＮ積層界面に存在する２次元電子ガスの移動度が向上するので、当該構造を用いて作製するＨＥＭＴ素子（半導体素子）の特性向上が期待できる。
ただし、商業的に入手が可能である、ハイドライド気相成長法（ＨＶＰＥ法）にて作製されたＧａＮ基板は、一般的には、結晶内に取り込んだ酸素不純物のためｎ型の伝導型を呈する。導電性のＧａＮ基板は、ＨＥＭＴ素子を高電圧駆動した際に、ソース−ドレイン電極間のリーク電流経路となる。そのため、ＨＥＭＴ素子を作製するには、半絶縁性のＧａＮ基板の利用が望ましい。
半絶縁性ＧａＮ基板を実現するためには、遷移金属元素（例えばＦｅ）や２族元素（例えばＭｇ）のような深いアクセプター準位を形成する元素をＧａＮ結晶中にドーピングすることが有効と知られている。
２族元素のうち、亜鉛元素（Ｚｎ）を選択することで、高品質な半絶縁性ＧａＮ単結晶基板を実現できることが、すでに公知である（例えば、特許文献１参照）。また、基板上に遷移金属元素である鉄（Ｆｅ）がドープされた高抵抗層を形成し、さらに、該高抵抗層と電子走行層との間にＦｅの取り込み効果の高い中間層を形成することにより、電子走行層へのＦｅの入り込みを防ぐ態様もすでに公知である（例えば、特許文献２参照）。
半絶縁性ＧａＮ基板上に、または、半絶縁性ＧａＮ膜付き基板上に、ＨＥＭＴ構造を作製し、諸特性を評価することはすでになされている（例えば、非特許文献１ないし非特許文献３参照）。
半絶縁性ＧａＮ基板上に窒化物膜をエピタキシャル成長させる際に、半絶縁性ＧａＮ基板と窒化物膜（窒化物エピタキシャル膜）との界面に、外部よりシリコン（Ｓｉ）元素が取り込まれることがある。係るシリコン（残留シリコン）はドナー元素として働くため、窒化物膜／基板界面に導電層が生じる。この導電層は、ＨＥＭＴ素子において、ドレイン−ソース電流のリーク経路として働くため、ピンチオフ（pinch-off）特性の低下、および、ブレークダウン電圧の低下の原因となる。
特許第５０３９８１３号公報 特開２０１３−７４２１１号公報
Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amano, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50 (2011), p.084102-1-p.084102-5. V. Desmaris, M. Rudzinski, N. Rorsman, P.R. Hageman, P.K. Larsen, H. Zirath, T.C. Rodle, and H.F.F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layes", IEEE Transactions on Electron Devices, Vol.53, No.9, pp.2413-2417, September 2006. M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth vol.299 (2007) p.103-p.108.
本発明は上記課題に鑑みてなされたものであり、リーク電流が抑制されてなり、かつ、耐圧の高い半導体素子用のエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様は、半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなる、１３族窒化物からなるバッファ層と、前記バッファ層に隣接してなる、１３族窒化物からなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、１３族窒化物からなる障壁層と、を備え、前記自立基板と前記バッファ層とからなる第１の領域の一部がＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域であり、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３である、ようにした。
本発明の第２の態様は、第１の態様に係る半導体素子用エピタキシャル基板において、前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、ようにした。
本発明の第３の態様は、第１または第２の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層はＧａＮからなり、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
本発明の第４の態様は、第１または第２の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
本発明の第５の態様は、半導体素子が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなる、１３族窒化物からなるバッファ層と、前記バッファ層に隣接してなる、１３族窒化物からなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、１３族窒化物からなる障壁層と、前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、を備え、前記自立基板と前記バッファ層とからなる第１の領域の一部がＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域であり、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３である、ようにした。
本発明の第６の態様は、第５の態様に係る半導体素子において、前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、ようにした。
本発明の第７の態様は、第５または第６の態様に係る半導体素子において、前記バッファ層はＧａＮからなり、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
本発明の第８の態様は、第５または第６の態様に係る半導体素子において、前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
本発明の第９の態様は、半導体素子用のエピタキシャル基板を製造する方法が、a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、b)前記自立基板に隣接させて、１３族窒化物からなるバッファ層を形成するバッファ層形成工程と、c)前記バッファ層に隣接させて、１３族窒化物からなるチャネル層を形成するチャネル層工程と、d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に、１３族窒化物からなる障壁層を形成する障壁層形成工程と、を備え、前記準備工程において用意した前記自立基板に前記バッファ層形成工程の完了までの間に外部から取り込まれたＳｉによって前記自立基板と前記バッファ層とからなる第１の領域の一部にＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域が形成され、前記バッファ層形成工程においては、前記自立基板からＺｎの拡散を生じさせることにより、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３となるように前記バッファ層を形成する、ようにした。
本発明の第１０の態様は、第９の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、ようにした。
本発明の第１１の態様は、第９または第１０の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記自立基板はフラックス法で作製される、ようにした。
本発明の第１２の態様は、第９ないし第１１の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層はＧａＮにて形成され、前記チャネル層ＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
本発明の第１３の態様は、第９ないし第１１の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層にて形成され、前記チャネル層ＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
本発明の第１ないし第１３の態様によれば、半導体素子の駆動時におけるリーク電流を低減することができ、また、半導体素子の耐圧（素子電圧）を向上させることができる。
ＨＥＭＴ素子２０の断面構造を、模式的に示す図である。 実施例１における、ＧａＮバッファ層とＧａＮ基板の界面近傍でのＺｎ元素およびＳｉ元素の濃度プロファイルを示す図である。 比較例１における、ＧａＮバッファ層とＧａＮ基板の界面近傍でのＺｎ元素およびＳｉ元素の濃度プロファイルを示す図である。 実施例７における、障壁層４の表面から深さ方向におけるＺｎ元素とＳｉ元素の濃度プロファイル、および、Ａｌ元素の二次イオン信号プロファイルを示す図である。
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１４族とは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
＜エピタキシャル基板およびＨＥＭＴ素子の概要＞
図１は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのエピタキシャル基板１０を含んで構成される、本発明に係る半導体素子の一実施形態としてのＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
エピタキシャル基板１０は、自立基板１と、バッファ層２と、チャネル層３と、障壁層４とを備える。また、ＨＥＭＴ素子２０は、エピタキシャル基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とを設けたものである。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
自立基板１は、Ｚｎが１×１０１８ｃｍ−３以上ドープされた（０００１）面方位のＧａＮ基板であり、室温における比抵抗が１×１０２Ωｃｍ以上であって半絶縁性を呈する。自立基板１のサイズに特に制限はないが、ハンドリングの容易さなどを考慮すると、数百μｍ〜数ｍｍ程度の厚みを有するのが好適である。係る自立基板１は、例えば、フラックス（Ｆｌｕｘ）法によって作製することができる。
フラックス法による自立基板１の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器（アルミナるつぼ）内で金属Ｇａ、金属Ｎａ、金属Ｚｎ、Ｃ（炭素）を含む融液に種基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって種基板に形成されるＧａＮ単結晶を、種基板から分離することによって得られる。種基板としては、サファイア基板上にＭＯＣＶＤ法によってＧａＮ薄膜を形成してなるいわゆるテンプレート基板などを好適に用いることができる。
バッファ層２は、自立基板１の一方主面上に（隣接）形成されてなる、１３族窒化物からなる層である。バッファ層２は、全体が一の１３族窒化物からなる単一層であってもよいし、組成の相異なる２以上の１３族窒化物層からなる多層バッファ層であってもよい。単一層としては、全体がＧａＮからなるＧａＮバッファ層などが例示される。多層バッファ層としては例えば、ＡｌａＧａ１−ａＮ層（０＜ａ≦１）の上にＧａＮ層が積層された構成などが例示される。あるいは、バッファ層２は、２またはそれ以上の１３族元素（例えばＧａとＡｌ）を含む１３族窒化物からなり、かつ各元素の存在比率（モル分率）が厚み方向において変化する組成傾斜バッファ層として設けられていてもよい。バッファ層２は、５０ｎｍ〜１０００ｎｍ程度の厚みに形成される。なお、本実施の形態において、バッファ層２は、いわゆる８００℃未満の低温で形成されるいわゆる低温バッファ層とは異なり、チャネル層３や障壁層４の形成温度と同程度の温度で、あるいはより高い温度で形成されるものである。
また、本実施の形態に係るエピタキシャル基板１０においては、自立基板１にドープされてなるＺｎが、少なくともバッファ層２にまで拡散している。この点については後述する。
チャネル層３は、バッファ層２の上に（隣接）形成されてなる層である。チャネル層３は、５０ｎｍ〜５０００ｎｍ程度の厚みに形成される。また、障壁層４は、チャネル層３を挟んでバッファ層２とは反対側に設けられてなる層である。障壁層４は、２ｎｍ〜４０ｎｍ程度の厚みに形成される。
障壁層４は図１に示すようにチャネル層３に隣接して形成されてもよく、この場合、両層の界面はヘテロ接合界面となる。あるいは、チャネル層３と障壁層４の間に図示しないスペーサ層が設けられてもよく、この場合、チャネル層３とスペーサ層との界面から障壁層４とスペーサ層との界面にいたる領域がヘテロ接合界面領域となる。
いずれの場合も、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮ（ＡｌｘＧａ１−ｘＮ、０＜ｘ＜１）ないしＩｎＡｌＮ（ＩｎｙＡｌ１−ｙＮ、０＜ｙ＜１）にて形成されるのが好適な一例である。ただし、チャネル層３と障壁層４の組み合わせはこれに限られるものではない。
バッファ層２、チャネル層３、および、障壁層４の形成は、例えばＭＯＣＶＤ法によって実現される。ＭＯＣＶＤ法による層形成は、例えばバッファ層２およびチャネル層３がＧａＮにて形成され、障壁層４にて形成される場合であれば、Ｇａ、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した自立基板１を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するＧａＮ結晶やＡｌＧａＮ結晶を自立基板１上に順次に堆積させることによって行える。
ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ソース電極５とドレイン電極６とは、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として形成されるのが好適である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。ソース電極５およびドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック性接触を向上させるために、電極形成後、６５０℃〜１０００℃の間の所定温度の窒素ガス雰囲気中において数十秒間の熱処理を施すのが好ましい。
ゲート電極７は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、例えば、Ｎｉ／Ａｕからなる多層電極として構成されるのが好適である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
（自立基板の作製）
まず、フラックス法による自立基板１の作製手順について説明する。
初めに、作製したい自立基板１の直径と同程度の直径を有するｃ面サファイア基板を用意し、その表面に、４５０℃〜７５０℃の温度にてＧａＮ低温バッファ層を１０ｎｍ〜５０ｎｍ程度の厚みに成膜し、その後、厚さ１μｍ〜１０μｍ程度のＧａＮ薄膜を１０００℃〜１２００℃の温度にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得る。
次に、得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成する。
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを１０ｇ〜６０ｇ、金属Ｎａを１５ｇ〜９０ｇ、金属Ｚｎを０．４ｇ〜５ｇ、Ｃを１０ｍｇ〜５００ｍｇ、それぞれ充填する。
係るアルミナるつぼを加熱炉に入れ、炉内温度を８００℃〜９５０℃とし、炉内圧力を３ＭＰａ〜５ＭＰａとして、２０時間〜４００時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、表面に、褐色のＧａＮの単結晶層が３００μｍ〜３０００μｍの厚さで堆積したＭＯＣＶＤ−ＧａＮテンプレートが得られる。
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させる。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られる。ただし、研磨は、Ｆｌｕｘ−ＧａＮテンプレートにおける窒化物層の総厚が最終的に得たい自立基板１の狙いの厚みよりも十分に大きい値に保たれる範囲で行う。
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を０．１ｍｍ／秒〜１００ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離する。レーザー光としては、例えば、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いるのが好適である。係る場合、パルス幅は１ｎｓ〜１０００ｎｓ、パルス周期は１ｋＨｚ〜２００ｋＨｚ程度であればよい。照射に際しては、レーザー光を適宜に集光して、光密度を調整するのが好ましい。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から３０℃〜６００℃程度の温度で加熱しつつ行うのが好ましい。
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理する。これにより、Ｚｎが１×１０１８ｃｍ−３以上の濃度でドープされたＧａＮからなる自立基板１が得られる。
（エピタキシャル基板の作製）
続いて、ＭＯＣＶＤ法によるエピタキシャル基板１０の作製について説明する。エピタキシャル基板１０は、自立基板１をＭＯＣＶＤ炉のリアクタ内に設けられたサセプタ上に載置した状態で、下記の条件にてバッファ層２、チャネル層３、および障壁層４をこの順にて積層形成することで得られる。ただし、バッファ層２については、単一のＧａＮバッファ層、または、１３族元素としてＧａおよびＡｌを含む多層バッファ層あるいは組成傾斜バッファ層を形成する場合について例示する。なお、形成温度とはサセプタ加熱温度を意味する。
また、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ、Ｉｎ）原料であるＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＴＭＩ（トリメチルインジウム）の総供給量に対する１５族（Ｎ）原料であるアンモニアの供給量の比（モル比）である。障壁層４をＡｌＧａＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量に対する１３族（Ｇａ、Ａｌ）原料全体の供給量の比（モル比）であり、障壁層４をＩｎＡｌＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ｉｎ原料の供給量に対する１３族（Ｉｎ、Ａｌ）原料全体の供給量の比（モル比）である。ともに、所望する障壁層４の組成（Ａｌモル比ｘもしくはＩｎ組成比ｙ）に応じて定められる。
バッファ層２：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１５ｋＰａ〜１０５ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝２５０〜１００００；
Ａｌ原料ガス／１３族原料ガス比＝０（ＧａＮバッファ層の場合）；
Ａｌ原料ガス／１３族原料ガス比＝０〜１の範囲で厚み方向における位置に応じて（多層バッファ層または組成傾斜バッファ層の場合）。
チャネル層３：
形成温度＝１０００℃〜１１５０℃；
リアクタ内圧力＝１５ｋＰａ〜１０５ｋＰａ；
キャリアガス＝水素；
１５族／１３族ガス比＝１０００〜１００００。
障壁層４（ＡｌＧａＮにて形成する場合）：
形成温度＝１０００℃〜１２００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝５０００〜２００００；
キャリアガス＝水素；
Ａｌ原料ガス／１３族原料ガス比＝０．１〜０．４。
障壁層４（ＩｎＡｌＮにて形成する場合）：
形成温度＝７００℃〜９００℃；
リアクタ内圧力＝１ｋＰａ〜３０ｋＰａ；
１５族／１３族ガス比＝２０００〜２００００；
キャリアガス＝窒素；
Ｉｎ原料ガス／１３族原料ガス比＝０．１〜０．９。
（ＨＥＭＴ素子の作製）
エピタキシャル基板１０を用いたＨＥＭＴ素子２０の作製は、公知の技術を適用することで実現可能である。
例えば、フォトリソグラフィプロセスとＲＩＥ法を用いて個々の素子の境界となる部位を５０ｎｍ〜１０００ｎｍ程度までエッチングで除去する素子分離処理を行った後、エピタキシャル基板１０の表面（障壁層４の表面）に厚さ５０ｎｍ〜５００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極５およびドレイン電極６の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得る。
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極５およびドレイン電極６の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕからなる金属パターンを形成することで、ソース電極５およびドレイン電極６を形成する。それぞれの金属層の厚みは、順に５ｎｍ〜５０ｎｍ、４０ｎｍ〜４００ｎｍ、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
その後、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、６００℃〜１０００℃の窒素ガス雰囲気中にて１０秒間〜１０００秒間の熱処理を施す。
続いて、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極７の形成予定箇所のＳｉＯ２膜を除去する。
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極７の形成予定箇所に、Ｎｉ／Ａｕからなるショットキー性金属パターンを形成することで、ゲート電極７を形成する。それぞれの金属層の厚みは、４ｎｍ〜４０ｎｍ、および、２０ｎｍ〜２００ｎｍとするのが好適である。
以上のプロセスにより、ＨＥＭＴ素子２０が得られる。
＜Ｓｉの偏在とＺｎの拡散＞
上述のような手順および条件にて作製したＨＥＭＴ素子２０においては、自立基板１とバッファ層２からなる領域を第１の領域と定義するとき、その第１の領域の一部に、Ｓｉが１×１０１７ｃｍ−３以上の濃度で含まれる第２の領域を有するものとなっている。Ｓｉは、ＨＥＭＴ素子２０の製造プロセスにおいて、特に、自立基板１を作製し、当該自立基板１にバッファ層２を隣接形成するプロセスにおいて、意図的に含有させられるものではないことから、第２の領域における上述した濃度でのＳｉの含有は、当該プロセスの途中で外部から取り込まれたＳｉが、ＨＥＭＴ素子２０の形成後、残留したものと推察される。より詳細には、係る第２の領域は自立基板１とバッファ層２との界面を含んでなる。ただし、自立基板１の内部には形成されない。
加えて、本実施の形態に係るＨＥＭＴ素子２０においては、自立基板１にドープされてなるＺｎが少なくともバッファ層２にまで拡散している。しかも、Ｚｎは、上述した第２の領域の全範囲において１×１０１７ｃｍ−３以上の濃度で存在している（第２の領域における濃度の最小値が１×１０１７ｃｍ−３であるように存在している）。
本実施の形態に係るＨＥＭＴ素子２０においては、係る濃度の条件をみたすことで、駆動時におけるリーク電流が低減されてなるとともに、高耐圧（高素子電圧）が実現されてなる。
一方、第２の領域におけるＺｎ濃度の最小値が１×１０１７ｃｍ−３未満であるＨＥＭＴ素子においては、リーク電流が大きくなり、耐圧も低いことが確認されている。
これは、外部から取り込まれるＳｉはドナー元素として働き得るものであり、上述のような濃度条件をみたすようなＺｎの拡散が生じない場合には、係る働きによってドレイン−ソース電流のリークパスとなる導電層がＨＥＭＴ素子内部に形成され、ピンチオフ特性の低下や耐圧の低下などが生じる可能性があるところ、第２の領域における濃度の最小値が１×１０１７ｃｍ−３であるようにＺｎが存在する場合には、Ｚｎの存在によってＳｉのドナー元素としての働きが阻害されていることによるものと考えられる。
すなわち、本実施の形態によれば、駆動時におけるリーク電流が低減されてなるとともに、耐圧（素子電圧）が向上した半導体素子を得ることができる。
（実施例１）
［フラックス法によるＺｎドープＧａＮ単結晶基板の作製］
直径２インチ、厚さ０．４３ｍｍのｃ面サファイア基板の表面に、５５０℃にてＧａＮ低温バッファ層を３０ｎｍ成膜し、その後、厚さ３μｍのＧａＮ薄膜を１０５０℃にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ−ＧａＮテンプレートを得た。
得られたＭＯＣＶＤ−ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成した。
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４５ｇ、金属亜鉛を１ｇ、炭素を１００ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約１００時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ−ＧａＮテンプレートの表面には、褐色のＧａＮの単結晶層が約１０００μｍの厚さで堆積していた。
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板の上に形成された窒化物層の総厚が９００μｍとなるようにした。これにより、ＭＯＣＶＤ−ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ−ＧａＮテンプレートが得られた。なお、係るＦｌｕｘ−ＧａＮテンプレートを肉眼視したところ、クラックは確認されなかった。
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を３０ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ−ＧａＮテンプレートから種基板を分離した。レーザー光としては、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いた。パルス幅は約３０ｎｓ、パルス周期は約５０ｋＨｚとした。照射に際しては、レーザー光を集光して約２０μｍ径の円形状ビームとすることにより、光密度が１．０Ｊ／ｃｍ程度となるようにした。また、レーザー光の照射は、Ｆｌｕｘ−ＧａＮテンプレートを種基板と反対側から５０℃前後の温度で加熱しつつ行った。
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理することで、総厚４３０μｍのＺｎドープＧａＮ自立基板を得た。
得られたＺｎドープＧａＮ基板の結晶性を、Ｘ線ロッキングカーブを用いて評価した。（０００２）面反射の半値幅は１２０秒、（１０−１２）面反射の半値幅は１５０秒と良好な結晶性を示した。
［ＭＯＣＶＤ法によるエピタキシャル基板の作製］
続いて、ＭＯＣＶＤ法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのＧａＮ層、チャネル層としてのＧａＮ層、障壁層としてのＡｌＧａＮ層を、上記ＺｎドープＧａＮ基板上にこの順に積層形成した。なお、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ）原料の供給量に対する１５族（Ｎ）原料の供給量の比（モル比）である。また、Ａｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量に対する１３族（Ｇａ、Ａｌ）原料全体の供給量の比（モル比）である。
ＧａＮバッファ層：
形成温度＝１１５０℃；
リアクタ内圧力＝１５ｋＰａ；
１５族／１３族ガス比＝１０００；
厚み＝６００ｎｍ。
ＧａＮチャネル層：
形成温度＝１０５０℃；
リアクタ内圧力＝１５ｋＰａ；
１５族／１３族ガス比＝１０００；
厚み＝３０００ｎｍ。
ＡｌＧａＮ障壁層：
形成温度＝１０５０℃；
リアクタ内圧力＝５ｋＰａ；
１５族／１３族ガス比＝１２０００；
Ａｌ原料ガス／１３族原料ガス比＝０．２５；
厚み＝２５ｎｍ。
以上の層が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。
［ＨＥＭＴ素子の作製］
次に、このエピタキシャル基板１０を用いてＨＥＭＴ素子２０を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１００μｍ、ソース−ゲート間隔が１μｍ、ゲート−ドレイン間隔が１０μｍ、ゲート長が１μｍとなるように設計した。
まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去した。
次に、エピタキシャル基板上に厚さ１００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極、ドレイン電極の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得た。
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極、ドレイン電極の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／２００／２０／１００ｎｍ）からなる金属パターンを形成することで、ソース電極およびドレイン電極を形成した。次いで、ソース電極およびドレイン電極のオーミック性を良好なものにするために、８２５℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
その後、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極の形成予定箇所のＳｉＯ２膜を除去した。
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極の形成予定箇所に、Ｎｉ／Ａｕ（それぞれの膜厚は２０／１００ｎｍ）からなるショットキー性金属パターンを形成することで、ゲート電極を形成した。
以上のプロセスにより、ＨＥＭＴ素子が得られた。
［ＨＥＭＴ素子のＳＩＭＳ評価］
得られたＨＥＭＴ素子について、ＳＩＭＳ（二次イオン質量分析法）により深さ方向の元素分析を行い、ＡｌＧａＮ障壁層とＧａＮチャネル層とＧａＮバッファ層とＧａＮ基板各々におけるＺｎ元素とＳｉ元素の濃度を調べた。
図２は、ＧａＮバッファ層とＧａＮ基板の界面近傍でのＺｎ元素およびＳｉ元素の濃度プロファイルを示す図である。図２に示す結果からは、以下の事がわかる。
（１）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。
（２）ＧａＮ基板とＧａＮバッファ層からなる第１の領域ＲＥ１であって両層の界面近傍にはＳｉ元素が１×１０１７ｃｍ−３以上の高濃度で存在する第２の領域ＲＥ２が形成されており、Ｓｉ元素のピーク濃度は６×１０１８ｃｍ−３である。
（３）ＧａＮバッファ層内においてＺｎ濃度はＳｉ濃度に比べ緩やかに減少している。つまり、ＧａＮバッファ層内において、Ｚｎ元素はＳｉ元素よりも顕著に拡散している。
（４）第２の領域ＲＥ２におけるＺｎ濃度の最小値は５．３×１０１７ｃｍ−３（≧１×１０１７ｃｍ−３）である。
［ＨＥＭＴ素子の電気特性評価］
半導体パラメーターアナライザーを用いて、ＨＥＭＴ素子のドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）をＤＣモードにて評価した。ピンチオフの閾値電圧はＶｇ＝−３Ｖであった。
ピンチオフ時のドレイン電流リーク量を評価するための指標として、ドレイン電圧Ｖｄ＝１０Ｖ、ゲート電圧Ｖｇ＝−１０Ｖ印加時のドレイン電流ＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖを採用することとし、本実施例のＨＥＭＴ素子についてこれを求めたところ、３×１０−７Ａであった。ＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖは小さい程望ましく、ゲート幅で規格化した値につきＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖ≦１×１０−５Ａ／ｍｍであれば、ドレイン電流リーク量は少ないと判定できるところ、本実施例のＨＥＭＴ素子の場合、ゲート幅１００μｍで規格化したドレイン電流リーク量は３×１０−６Ａ／ｍｍとなるので、十分に少ないと判定される。
続いて素子耐圧を測定した。素子耐圧を評価するための指標として、ゲート電圧Ｖｇ＝−１０Ｖを印加したまま、ドレイン電圧Ｖｄを０Ｖから徐々に増加させた際に、ドレイン電流Ｉｄが１×１０−５Ａ（ゲート幅１００μｍで規格化すると１×１０−４Ａ／ｍｍ）を初めて超えるドレイン電圧Ｖｄｂを採用することとし、本実施例のＨＥＭＴ素子についてこれを求めたところ、８５０Ｖであった。Ｖｄｂは大きい程望ましく、Ｖｄｂ≧３００Ｖであれば、素子耐圧は十分にあると判定できることから、本実施例のＨＥＭＴ素子の素子耐圧は極めて大きいと判定される。
（比較例１）
ＧａＮバッファ層の成長条件を実施例１とは異なる以下の条件としたほかは、実施例１と同様の条件で、ＨＥＭＴ素子の作製を行った。
ＧａＮバッファ層：
形成温度＝１０５０℃；
リアクタ内圧力＝１５ｋＰａ；
１５族／１３族ガス比＝１０００；
厚み＝６００ｎｍ。
得られたＨＥＭＴ素子について、実施例１と同様の条件でＳＩＭＳ測定を行うことにより得た、ＧａＮバッファ層とＧａＮ基板の界面近傍のＺｎ元素、Ｓｉ元素の濃度プロファイルを図３に示す。図３に示す結果からは、以下の事がわかる。
（１）実施例１と同様、ＧａＮ基板にはＺｎ元素が高濃度にドープされている。
（２）実施例１と同様、ＧａＮ基板とＧａＮバッファ層からなる第１の領域ＲＥ１であって両層の界面近傍には第２の領域ＲＥ２が形成されている。
（３）実施例１とは異なり、ＧａＮバッファ層内においてＺｎ濃度はＳｉ濃度に比べ比較的急峻に減少している。つまり、ＧａＮバッファ層内におけるＺｎ元素の拡散はＳｉ元素の拡散よりも抑制されている。
（４）第２の領域ＲＥ２におけるＺｎ濃度の最小値は１．７×１０１５ｃｍ−３（＜１×１０１７ｃｍ−３）である。
係るＨＥＭＴ素子について、実施例１と同様の条件でＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖを求めたところ８×１０−５Ａ（ゲート幅１００μｍで規格化すると８×１０−４Ａ／ｍｍ）となった。すなわち、ドレイン電流リーク量は大きく、本比較例に係るＨＥＭＴ素子は、ピンチオフ特性が十分ではないことがわかった。
また実施例１と同様の条件でＶｄｂを求めたところ１００Ｖとなり、十分な素子耐圧が得られなかった。
（実施例２〜６、比較例２〜３）
ＧａＮバッファ層の成長条件（成長温度、リアクタ内圧力、１５族／１３族ガス比、形成厚み）などを種々に違えた他は、実施例１と同様の条件でＨＥＭＴ素子の作製を行い、得られたＨＥＭＴ素子について、ＳＩＭＳ測定により深さ方向へのＺｎ濃度およびＳｉ濃度の分布を求めるとともに、ＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖの測定およびＶｄｂの測定を行った。
得られた結果の一覧を、実施例１、比較例１の結果と併せて表１に示す。
Figure 2017077805
表１に示すように、領域ＲＥ２におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３以上となる条件で作製した実施例１〜実施例６の場合には、ドレイン電流リーク量が小さく（ＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖ≦１×１０−５Ａ／ｍｍ）、かつ、素子耐圧が大きな（Ｖｄｂ≧３００Ｖ）ＨＥＭＴ素子を得ることが出来た。一方、領域ＲＥ２におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３未満となる条件で作製した比較例１〜比較例３の場合には、ドレイン電流リーク量が大きく、かつ、素子耐圧が小さいＨＥＭＴ素子しか得られなかった。
（実施例７）
バッファ層２およびチャネル層３の成長条件を実施例１とは異なる以下の条件としたほかは、実施例１と同様の条件で、エピタキシャル基板１０の作製さらにはＨＥＭＴ素子２０の作製を行った。このうち、バッファ層２の形成に際しては、形成条件を第１条件と第２条件の２段階に設定し、形成途中で第１条件から第２条件へと切り替えるようにした。これは、バッファ層２が、ＡｌａＧａ１−ａＮ層（０＜ａ≦１）の上にＧａＮ層が積層された多層バッファ層、もしくは、ＡｌおよびＧａの厚み方向における存在比率が異なる組成傾斜バッファ層として形成されることを、意図したものである。なお、バッファ層２の総厚が１１０ｎｍとなるようにした。
バッファ層（第１条件）：
形成温度＝１０５０℃；
リアクタ内圧＝５ｋＰａ；
１３族原料ガス＝Ａｌ原料およびＧａ原料；
１５族／１３族ガス比＝２０００；
Ａｌ原料ガス／１３族原料ガス比＝０．０３；
成長レート＝１ｎｍ／秒；
成長時間＝１０秒。
バッファ層（第２条件）：
形成温度＝１０５０℃；
リアクタ内圧＝１０ｋＰａ；
１３族原料ガス＝Ｇａ原料；
１５族／１３族ガス比＝５００；
成長レート＝１ｎｍ／秒；
成長時間＝１００秒。
ＧａＮチャネル層：
形成温度＝１０５０℃；
リアクタ内圧＝１００ｋＰａ；
１５族／１３族ガス比＝２０００；
厚み＝９００ｎｍ。
図４は、得られたＨＥＭＴ素子について、実施例１と同様の条件でＳＩＭＳ測定により深さ方向への測定を行うことにより得た、障壁層４の表面（上面）から深さ方向におけるＺｎ元素、Ｓｉ元素の濃度プロファイル、および、係る深さ方向におけるＡｌ元素の二次イオン信号プロファイル（Ａｌ元素の二次イオン計数レートの深さ方向分布）を示す図である。図４に示す結果からは、以下の事がわかる。
（１）ＧａＮ基板にはＺｎ元素が高濃度にドープされている。
（２）ＧａＮ基板とバッファ層からなる第１の領域ＲＥ１であって両層の界面近傍にはＳｉ元素が１×１０１７ｃｍ−３以上の高濃度で存在する第２の領域ＲＥ２が形成されており、Ｓｉ元素のピーク濃度は３×１０１８ｃｍ−３である。
（３）Ｓｉ濃度は第２の領域ＲＥ２においてピークを有し、チャネル層に近づくにつれて急激に減少しているのに対し、バッファ層からチャネル層にかけてのＺｎ濃度の減少は緩やかである。すなわち、Ｚｎ元素はＳｉ元素よりも顕著に拡散している。具体的には、Ｚｎ元素は、チャネル層においてバッファ層との界面（第１の領域ＲＥ１との界面）から２００〜２５０ｎｍの範囲にまで拡散している。
（４）第２の領域ＲＥ２におけるＺｎ濃度の最小値は５．３×１０１７ｃｍ−３（≧１×１０１７ｃｍ−３）である。
（５）Ａｌ元素は、バッファ層全体の狙い厚みである１１０ｎｍよりも広い範囲において存在しており、当該範囲にはＧａＮ基板の一部も含まれている。
係るＨＥＭＴ素子について、実施例１と同様の条件でＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖを求めたところ、８×１０−８Ａ（ゲート幅１００μｍで規格化すると８×１０−７Ａ／ｍｍ）であった。すなわち、ドレイン電流リーク量は小さく、本実施例に係るＨＥＭＴ素子は良好なピンチオフ特性を有していることがわかった。
また実施例１と同様の条件でＶｄｂを求めたところ１２００Ｖとなり、十分な素子耐圧が得られた。
（実施例８）
バッファ層２およびチャネル層３の成長条件を実施例７とは異なる以下の条件としたほかは、実施例７と同様の条件で、ＨＥＭＴ素子２０の作製を行った。すなわち、本実施例においても、バッファ層２の形成に際しては、形成条件を第１条件と第２条件の２段階に設定し、形成途中で第１条件から第２条件へと切り替えるようにした。また、バッファ層２の総厚が３５０ｎｍとなるようにした。
バッファ層（第１条件）：
形成温度＝１０５０℃；
リアクタ内圧＝５ｋＰａ；
１３族原料ガス＝Ａｌ原料およびＧａ原料；
１５族／１３族ガス比＝２０００；
Ａｌ原料ガス／１３族原料ガス比＝０．０１；
成長レート＝１ｎｍ／秒；
成長時間＝５０秒。
バッファ層（第２条件）：
形成温度＝１０５０℃；
リアクタ内圧＝１０ｋＰａ；
１５族／１３族ガス比＝５００；
成長レート＝１ｎｍ／秒；
成長時間＝３００秒。
ＧａＮチャネル層：
形成温度＝１０５０℃；
リアクタ内圧＝１００ｋＰａ；
１５族／１３族ガス比＝２０００；
厚み＝１７００ｎｍ。
得られたＨＥＭＴ素子について、実施例１と同様の条件でＳＩＭＳ測定を行うことにより得た、障壁層４の表面（上面）から深さ方向におけるＺｎ元素、Ｓｉ元素の濃度プロファイル、および、係る深さ方向におけるＡｌ元素の二次イオン信号プロファイルから、以下の事がわかった。
（１）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ−３）にドープされている。
（２）ＧａＮ基板とバッファ層からなる第１の領域ＲＥ１であって両層の界面近傍にはＳｉ元素が１×１０１７ｃｍ−３以上の高濃度で存在する第２の領域ＲＥ２が形成されており、Ｓｉ元素のピーク濃度は４×１０１８ｃｍ−３である。
（３）Ｓｉ濃度は第２の領域ＲＥ２においてピークを有し、チャネル層に近づくにつれて急激に減少しているのに対し、バッファ層からチャネル層にかけてのＺｎ濃度の減少は緩やかである。すなわち、Ｚｎ元素はＳｉ元素よりも顕著に拡散している。
（４）第２の領域ＲＥ２におけるＺｎ濃度の最小値は８．２×１０１７ｃｍ−３（≧１×１０１７ｃｍ−３）である。
（５）Ａｌ元素は、バッファ層全体の狙い厚みである３５０ｎｍよりも広い範囲において存在しており、当該範囲にはＧａＮ基板の一部も含まれている。
係るＨＥＭＴ素子について、実施例１と同様の条件でＩｄＶｄ＝１０Ｖ・Ｖｇ＝−１０Ｖを求めたところ２×１０−７Ａ（ゲート幅１００μｍで規格化すると２×１０−６Ａ／ｍｍ）であった。すなわち、ドレイン電流リーク量は小さく、本実施例に係るＨＥＭＴ素子は良好なピンチオフ特性を有していることがわかった。
また実施例１と同様の条件でＶｄｂを求めたところ１０５０Ｖとなり、十分な素子耐圧が得られた。
Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amano, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50 (2011), p.084102-1-p.084102-5. V. Desmaris, M. Rudzinski, N. Rorsman, P.R. Hageman, P.K. Larsen, H. Zirath, T.C. Rodle, and H.F.F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layers", IEEE Transactions on Electron Devices, Vol.53, No.9, pp.2413-2417, September 2006. M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth vol.299 (2007) p.103-p.108.
本発明の第１３の態様は、第９ないし第１１の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層にて形成され、前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
バッファ層２、チャネル層３、および、障壁層４の形成は、例えばＭＯＣＶＤ法によって実現される。ＭＯＣＶＤ法による層形成は、例えばバッファ層２およびチャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮにて形成される場合であれば、Ｇａ、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した自立基板１を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するＧａＮ結晶やＡｌＧａＮ結晶を自立基板１上に順次に堆積させることによって行える。
ゲート電極７は、十数ｎｍ〜百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、例えば、Ｎｉ／Ａｕからなる多層電極として構成されるのが好適である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
係るアルミナるつぼを加熱炉に入れ、炉内温度を８００℃〜９５０℃とし、炉内圧力を３ＭＰａ〜５ＭＰａとして、２０時間〜４００時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、ＭＯＣＶＤ−ＧａＮテンプレートの表面に、褐色のＧａＮの単結晶層が３００μｍ〜３０００μｍの厚さで堆積する。
また、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ、Ｉｎ）原料であるＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＴＭＩ（トリメチルインジウム）の総供給量に対する１５族（Ｎ）原料であるアンモニアの供給量の比（モル比）である。障壁層４をＡｌＧａＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量の１３族（Ｇａ、Ａｌ）原料全体の供給量に対する比（モル比）であり、障壁層４をＩｎＡｌＮにて形成する場合のＩｎ原料ガス／１３族原料ガス比とは、Ｉｎ原料の供給量の１３族（Ｉｎ、Ａｌ）原料全体の供給量に対する比（モル比）である。ともに、所望する障壁層４の組成（Ａｌモル比ｘもしくはＩｎ組成比ｙ）に応じて定められる。
［ＭＯＣＶＤ法によるエピタキシャル基板の作製］
続いて、ＭＯＣＶＤ法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのＧａＮ層、チャネル層としてのＧａＮ層、障壁層としてのＡｌＧａＮ層を、上記ＺｎドープＧａＮ基板上にこの順に積層形成した。なお、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ）原料の供給量に対する１５族（Ｎ）原料の供給量の比（モル比）である。また、Ａｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量の１３族（Ｇａ、Ａｌ）原料全体の供給量に対する比（モル比）である。

Claims (13)

  1. ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
    前記自立基板に隣接してなる、１３族窒化物からなるバッファ層と、
    前記バッファ層に隣接してなる、１３族窒化物からなるチャネル層と、
    前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、１３族窒化物からなる障壁層と、
    を備え、
    前記自立基板と前記バッファ層とからなる第１の領域の一部がＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域であり、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  2. 請求項１に記載の半導体素子用エピタキシャル基板であって、
    前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記バッファ層はＧａＮからなり、
    前記チャネル層はＧａＮからなり、
    前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  4. 請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、
    前記チャネル層はＧａＮからなり、
    前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  5. ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
    前記自立基板に隣接してなる、１３族窒化物からなるバッファ層と、
    前記バッファ層に隣接してなる、１３族窒化物からなるチャネル層と、
    前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、１３族窒化物からなる障壁層と、
    前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、
    を備え、
    前記自立基板と前記バッファ層とからなる第１の領域の一部がＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域であり、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３である、
    ことを特徴とする半導体素子。
  6. 請求項５に記載の半導体素子であって、
    前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、
    ことを特徴とする半導体素子。
  7. 請求項５または請求項６に記載の半導体素子であって、
    前記バッファ層はＧａＮからなり、
    前記チャネル層はＧａＮからなり、
    前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子。
  8. 請求項５または請求項６に記載の半導体素子であって、
    前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、
    前記チャネル層はＧａＮからなり、
    前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子。
  9. 半導体素子用のエピタキシャル基板を製造する方法であって、
    a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、
    b)前記自立基板に隣接させて、１３族窒化物からなるバッファ層を形成するバッファ層形成工程と、
    c)前記バッファ層に隣接させて、１３族窒化物からなるチャネル層を形成するチャネル層工程と、
    d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に、１３族窒化物からなる障壁層を形成する障壁層形成工程と、
    を備え、
    前記準備工程において用意した前記自立基板に前記バッファ層形成工程の完了までの間に外部から取り込まれたＳｉによって前記自立基板と前記バッファ層とからなる第１の領域の一部にＳｉを１×１０１７ｃｍ−３以上の濃度で含む第２の領域が形成され、
    前記バッファ層形成工程においては、前記自立基板からＺｎの拡散を生じさせることにより、前記第２の領域におけるＺｎの濃度の最小値が１×１０１７ｃｍ−３となるように前記バッファ層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  10. 請求項９に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記第２の領域は前記第１の領域において前記自立基板と前記バッファ層の界面を含んで存在する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  11. 請求項９または請求項１０に記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記自立基板はフラックス法で作製される、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  12. 請求項９ないし請求項１１のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記バッファ層はＧａＮにて形成され、
    前記チャネル層はＧａＮにて形成され、
    前記障壁層はＡｌＧａＮにて形成される、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  13. 請求項９ないし請求項１１のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    前記バッファ層は相異なる組成の２以上の１３族窒化物層が積層された多層バッファ層もしくは２またはそれ以上の１３族元素を含む１３族窒化物からなりかつ１３族元素の存在比率が厚み方向において変化する組成傾斜バッファ層にて形成され、
    前記チャネル層はＧａＮにて形成され、
    前記障壁層はＡｌＧａＮにて形成される、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
JP2017548678A 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板の製造方法 Active JP6730301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020114089A JP6944569B2 (ja) 2015-11-02 2020-07-01 半導体素子用エピタキシャル基板および半導体素子

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562249537P 2015-11-02 2015-11-02
US62/249,537 2015-11-02
JP2016005115 2016-01-14
JP2016005115 2016-01-14
PCT/JP2016/079616 WO2017077805A1 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020114089A Division JP6944569B2 (ja) 2015-11-02 2020-07-01 半導体素子用エピタキシャル基板および半導体素子

Publications (2)

Publication Number Publication Date
JPWO2017077805A1 true JPWO2017077805A1 (ja) 2018-08-23
JP6730301B2 JP6730301B2 (ja) 2020-07-29

Family

ID=58661828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548678A Active JP6730301B2 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板の製造方法

Country Status (7)

Country Link
US (2) US10629688B2 (ja)
JP (1) JP6730301B2 (ja)
KR (1) KR102491830B1 (ja)
CN (2) CN108352327B (ja)
DE (1) DE112016005025T5 (ja)
TW (1) TWI710656B (ja)
WO (1) WO2017077805A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005022T5 (de) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
JP7382804B2 (ja) * 2019-11-22 2023-11-17 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
JPWO2022254596A1 (ja) * 2021-06-02 2022-12-08

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (ja) 1969-03-31 1975-12-19
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5697456B2 (ja) * 2009-02-16 2015-04-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び電力制御装置
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2012060110A (ja) * 2010-08-11 2012-03-22 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US10770552B2 (en) 2020-09-08
US10629688B2 (en) 2020-04-21
WO2017077805A1 (ja) 2017-05-11
KR20180075524A (ko) 2018-07-04
TWI710656B (zh) 2020-11-21
CN108352327B (zh) 2021-07-30
JP6730301B2 (ja) 2020-07-29
CN113506777A (zh) 2021-10-15
DE112016005025T5 (de) 2018-08-23
US20200144373A1 (en) 2020-05-07
TW201730363A (zh) 2017-09-01
CN108352327A (zh) 2018-07-31
US20180294336A1 (en) 2018-10-11
KR102491830B1 (ko) 2023-01-25

Similar Documents

Publication Publication Date Title
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200702

R150 Certificate of patent or registration of utility model

Ref document number: 6730301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150