TW201730363A - 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法 - Google Patents

半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法 Download PDF

Info

Publication number
TW201730363A
TW201730363A TW105134695A TW105134695A TW201730363A TW 201730363 A TW201730363 A TW 201730363A TW 105134695 A TW105134695 A TW 105134695A TW 105134695 A TW105134695 A TW 105134695A TW 201730363 A TW201730363 A TW 201730363A
Authority
TW
Taiwan
Prior art keywords
buffer layer
layer
substrate
gan
region
Prior art date
Application number
TW105134695A
Other languages
English (en)
Other versions
TWI710656B (zh
Inventor
Mikiya Ichimura
Sota Maehara
Yoshitaka Kuraoka
Original Assignee
Ngk Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Insulators Ltd filed Critical Ngk Insulators Ltd
Publication of TW201730363A publication Critical patent/TW201730363A/zh
Application granted granted Critical
Publication of TWI710656B publication Critical patent/TWI710656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係提供經抑制漏電流、且高耐壓的半導體元件用磊晶基板。半導體元件用磊晶基板，係包括：由經摻雜Zn的GaN所構成半絕緣性獨立式基板、鄰接獨立式基板且由第IIIA族氮化物構成的緩衝層、鄰接緩衝層且由第IIIA族氮化物構成的通道層、以及設置於在緩衝層的對向側配置呈夾置通道層且由第IIIA族氮化物構成的阻障層；其中，由獨立式基板與緩衝層所構成第1區域其中一部分係依1×1017cm-3以上濃度含有Si的第2區域，上述第2區域的Zn濃度最小值係1×1017cm-3。

Description

半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
本發明係關於半導體元件，特別係關於使用由半絕緣性GaN所構成獨立式基板形成的半導體元件。
氮化物半導體係因為具有直接躍遷式寬能階，且具有高絕緣崩潰電場、高飽和電子速度，故而利用為LED、LD等發光裝置、高頻/高功率的電子裝置用半導體材料。
氮化物電子裝置的代表性構造係有如由以AlGaN為「阻障層」、以GaN為「通道層」進行積層形成的高電子遷移率電晶體(HEMT)構造。此係活用利用氮化物材料特有較大的極化效應(自發性極化效應與壓電極化效應)，而在AlGaN/GaN積層界面處生成高濃度二維電子氣體的特徵。
氮化物電子裝置一般係使用藍寶石、SiC、Si之類商業上容易取得的異種材料底層基板製作而成。然而，在該等異種材料基板上進行異質磊晶成長的GaN膜中，會有因GaN與異種材料基板間之晶格常數、熱膨脹係數的差異，而造成產生多數缺陷的問題。
另一方面，在GaN基板上使GaN膜進行同質磊晶成長時，不會有上述因晶格常數、熱膨脹係數差異而造成的缺 陷發生，使GaN膜呈良好的結晶性。
故，當在GaN基板上製作氮化物HEMT構造時，會提升在AlGaN/GaN積層界面所存在二維電子氣體的遷移率，因而使用該構造所製作的HEMT元件(半導體元件)可期待獲特性提升。
但，商業上可取得依氫化物氣相磊晶法(HVPE法)製作的GaN基板，一般會因被取入於結晶內的氧雜質而呈現n型電導型。導電性GaN基板在HEMT元件進行高電壓驅動時，會成為源極-汲極間的漏電流路徑。所以，為製作HEMT元件，最好利用半絕緣性GaN基板。
為實現半絕緣性GaN基板，已知將過渡金屬元素(例如Fe)、第IIA族元素(例如Mg)之類形成深受體能階的元素，摻雜於GaN結晶中係屬有效。
第IIA族元素中，藉由選擇鋅元素(Zn)，便可實現高品質的半絕緣性GaN單晶基板，此已屬公知事實(例如參照專利文獻1)。又，在基板上形成經摻雜過渡金屬元素之鐵(Fe)的高電阻層，更在該高電阻層與電子走行層之間形成Fe取入效果較高的中間層，藉此防止Fe進入於電子走行層的態樣亦屬公知(例如參照專利文獻2)。
已然有在半絕緣性GaN基板上、或具半絕緣性GaN膜之基板上製作HEMT構造，並針對諸項特性施行評價(例如參照非專利文獻1至非專利文獻3)。
當使半絕緣性GaN基板上磊晶成長氮化物膜時，在半絕緣性GaN基板與氮化物膜(氮化物磊晶膜)的界面處，會 從外部取入矽(Si)元素。因為該矽(殘留矽)具有施體元素的作用，因而在氮化物膜/基板界面處會產生導電層。因為該導電層在HEMT元件中具有汲極-源極電流之洩漏路徑的作用，因而成為夾止(pinch-off)特性降低及崩潰電壓降低的原因。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利第5039813號公報
[專利文獻2]日本專利特開2013-74211號公報
[非專利文獻]
[非專利文獻1]Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amarno, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50(2011), p.084102-1-p.084102-5.
[非專利文獻2]V. Desmaris, M. Rudzinski, N. Rorsman, P. R. Hageman, P. K. Larsen, H. Zirath, T. C. Rodle, and H. F. F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layers", IEEE Transactions on Electron Devices, Vol.533, No.9, pp.2413-2417, September 2006.
[非專利文獻3]M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth, vol.299(2007), p.103-p.108.
本發明係有鑑於上述課題而完成，目的在於提供：經抑制漏電流、且高耐壓的半導體元件用磊晶基板。
為解決上述課題，本發明第1態樣的半導體元件用磊晶基板，係包括：由經摻雜Zn的GaN所構成半絕緣性獨立式基板、鄰接上述獨立式基板且由第IIIA族氮化物構成的緩衝層、鄰接上述緩衝層且由第IIIA族氮化物構成的通道層、以及設置於在上述緩衝層的對向側配置呈夾置上述通道層且由第IIIA族氮化物構成的阻障層；其中，由上述獨立式基板與上述緩衝層所構成第1區域其中一部分係依1×1017cm-3以上濃度含有Si的第2區域，上述第2區域的Zn濃度最小值係1×1017cm-3。
本發明第2態樣係就第1態樣的半導體元件用磊晶基板，其中，上述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
本發明第3態樣係就第1或第2態樣的半導體元件用磊晶基板，其中，上述緩衝層係由GaN構成，上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
本發明第4態樣係就第1或第2態樣的半導體元件用磊晶基板，其中，上述緩衝層係由相異組成的2以上第IIIA 族氮化物層積層而成的多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率在厚度方向有變化的成分梯度緩衝層；上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
本發明第5態樣的半導體元件係包括：由經摻雜Zn的GaN所構成半絕緣性獨立式基板、鄰接上述獨立式基板且由第IIIA族氮化物構成的緩衝層、鄰接上述緩衝層且由第IIIA族氮化物構成的通道層、設置於在上述緩衝層的對向側配置呈夾置上述通道層且由第IIIA族氮化物構成的阻障層、以及在上述阻障層上設置的閘極、源極及汲極；其中，由上述獨立式基板與上述緩衝層所構成第1區域其中一部分係依1×1017cm-3以上濃度含有Si的第2區域，上述第2區域的Zn濃度最小值係1×1017cm-3。
本發明第6態樣係就第5態樣的半導體元件，其中，上述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
本發明第7態樣係就第5或第6態樣的半導體元件，其中，上述緩衝層係由GaN構成，上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
本發明第8態樣係就第5或第6態樣的半導體元件，其中，上述緩衝層係由相異組成的2以上第IIIA族氮化物層積層而成的多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率在厚度方向有變化的成分梯度緩衝層；上述通道層係由GaN 構成，上述阻障層係由AlGaN構成。
本發明第9態樣的製造半導體元件用磊晶基板之方法，係包括：a)準備由經摻雜Zn的GaN所構成半絕緣性獨立式基板的準備步驟；b)形成鄰接上述獨立式基板且由第IIIA族氮化物所構成緩衝層的緩衝層形成步驟；c)形成鄰接上述緩衝層且由第IIIA族氮化物所構成通道層的通道層步驟；以及d)在位於上述緩衝層對向側位置處呈夾置上述通道層狀態，且由第IIIA族氮化物所構成阻障層的阻障層形成步驟；其中，在上述準備步驟所準備的上述獨立式基板中，利用直到上述緩衝層形成步驟結束為止前的期間從外部取入的Si，在由上述獨立式基板與上述緩衝層所構成第1區域其中一部分處，形成依1×1017cm-3以上濃度含有Si的第2區域；上述緩衝層形成步驟中，藉由從上述獨立式基板產生Zn擴散，依上述第2區域的Zn濃度最小值成為1×1017cm-3方式形成上述緩衝層。
本發明第10態樣係就第9態樣的半導體元件用磊晶基板之製造方法，其中，上述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
本發明第11態樣係就第9或第10態樣的半導體元件用磊晶基板之製造方法，其中，上述獨立式基板係依通量法製作。
本發明第12態樣係就第9或第10態樣中任一態樣之半導體元件用磊晶基板之製造方法，其中，上述緩衝層係由GaN形成，上述通道層係由GaN形成，上述阻障層係由AlGaN形成。
本發明第13態樣係就第9或第10態樣中任一態樣之半導體元件用磊晶基板之製造方法，其中，上述緩衝層係由相異組成的2以上第IIIA族氮化物層積層而成的多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率在厚度方向有變化的成分梯度緩衝層形成；上述通道層係由GaN形成，上述阻障層係由AlGaN形成。
根據本發明第1至第13態樣，可提供可減輕半導體元件驅動時的漏電流、且能提升半導體元件的耐壓(元件電壓)。
1‧‧‧獨立式基板
2‧‧‧緩衝層
3‧‧‧通道層
4‧‧‧阻障層
5‧‧‧源極
6‧‧‧汲極
7‧‧‧閘極
10‧‧‧磊晶基板
20‧‧‧HEMT元件
圖1係HEMT元件20的截面構造示意圖。
圖2係實施例1中，在GaN緩衝層與GaN基板之界面附近處的Zn元素與Si元素之濃度分佈圖。
圖3係比較例1中，在GaN緩衝層與GaN基板之界面附近處的Zn元素與Si元素之濃度分佈圖。
圖4係實施例7中，距阻障層4表面在深度方向上的Zn元素與Si元素之濃度分佈、及Al元素的二次離子訊號分佈圖。
本說明書中所示週期表的族編號係根據1989年國際理論與應用化學聯合會(International Union of Pure Applied Chemistry：IUPAC)的無機化學命名法修訂版之第IA~VIIIA族編號表示，第IIIA族係指鋁(Al)、鎵(Ga)、銦(In)等，第IVA 族係指矽(Si)、鍺(Ge)、錫(Sn)、鉛(Pb)等，第VA族係指氮(N)、磷(P)、砷(As)、銻(Sb)等。
<磊晶基板及HEMT元件之概要>
圖1係含有本發明半導體元件用磊晶基板一實施形態之磊晶基板10所構成，本發明半導體元件一實施形態的HEMT元件20之截面構造示意圖。
磊晶基板10係包括：獨立式基板1、緩衝層2、通道層3及阻障層4。又，HEMT元件20係在磊晶基板10上(阻障層4上)設有源極5、汲極6及閘極7。另外，圖1中的各層厚度比率並非反映實際狀態。
獨立式基板1係經Zn摻雜1×1018cm-3以上的(0001)面方位GaN基板，在室溫下呈比電阻1×102Ωcm以上的半絕緣性。獨立式基板1的尺寸並無特別的限制，若考慮處置的容易度等，較佳係具有數百μm~數mm程度的厚度。該獨立式基板1係例如可利用通量(Flux)法製作。
利用通量法進行的獨立式基板1之形成，概略係在耐壓容器內呈水平旋轉自如配置的育成容器(氧化鋁坩堝)內，將種子基板浸漬於含有金屬Ga、金屬Na、金屬Zn、及C(碳)的熔液中，在使育成容器進行水平旋轉狀態下，藉由一邊導入氮氣、一邊將育成容器內保持既定溫度與既定壓力，而將在種子基板上所形成的GaN單晶，從種子基板上分離便可獲得。種子基板最好使用利用MOCVD法在藍寶石基板上形成GaN薄膜之所謂模板基板等。
緩衝層2係由在獨立式基板1其中一主面上(鄰接) 形成的第IIIA族氮化物所構成之層。緩衝層2亦可全體在由單一第IIIA族氮化物所構成單一層，亦可由不同組成的2以上第IIIA族氮化物層所構成多層緩衝層。單一層係可例示全體由GaN構成的GaN緩衝層等。多層緩衝層係可例示如在AlaGa1-aN層(0<a≦1)上積層著GaN層的構成等。或者，緩衝層2亦可設計成由含有2或以上之第IIIA族元素(例如Ga與Al)的第IIIA族氮化物構成，且各元素的存在比率(莫耳分率)在厚度方向有變化之成分梯度緩衝層。緩衝層2係形成50nm~1000nm程度厚度。另外，本實施形態中，緩衝層2係不同於所謂依未滿800℃低溫形成之所謂低溫緩衝層，而是依照與通道層3、阻障層4之形成溫度相同程度的溫度或是更高的溫度形成。
再者，本實施形態的磊晶基板10中，摻雜於獨立式基板1中的Zn會擴散達至少緩衝層2。相關此點容後後述。
通道層3係在緩衝層2上(鄰接)形成的層。通道層3係形成50nm~5000nm程度的厚度。又，阻障層4係在緩衝層2的對向側設計成夾置通道層3狀態的層。阻障層4係形成2nm~40nm程度的厚度。
阻障層4係如圖1所示，亦可鄰接通道層3形成，此情況，二層的界面成為異質接面界面。或者，亦可在通道層3與阻障層4之間設置未圖示的間隔層，此情況，從通道層3與間隔層的界面起至阻障層4與間隔層的界面間之區域便成為異質接面界面區域。
任一情況的較佳一例均係通道層3由GaN形成， 阻障層4由AlGaN(AlxGa1-xN、0<x<1)或InAlN(InyAl1-yN、0<y<1)形成。但，通道層3與阻障層4的組合並不僅侷限於此。
緩衝層2、通道層3、及阻障層4的形成係例如利用MOCVD法實現。利用MOCVD法進行的層形成係例如當緩衝層2與通道層3由GaN形成，而阻障層4由AlGaN形成的情況，便使用構成可將相關Ga、Al的有機金屬(MO)原料氣體(TMG、TMA)、氨氣、氫氣、以及氮氣，供應給反應器內的公知MOCVD爐，於將反應器內所載置的獨立式基板1加熱至既定溫度狀態，使藉由使各層所對應的有機金屬原料氣體、與氨氣進行氣相反應，而生成的GaN結晶、AlGaN結晶，依序沉積於獨立式基板1上而實施。
源極5與汲極6分別係具有十數nm~百數十nm程度厚度的金屬電極。源極5與汲極6最好係例如形成由Ti/Al/Ni/Au所構成的多層電極。源極5與汲極6係在與阻障層4之間具有歐姆性接觸。源極5與汲極6較佳一例係利用真空蒸鍍法與光學微影製程形成。另外，為提升二電極的歐姆性接觸，最好在電極形成後，於650℃~1000℃間的既定溫度氮氣環境中施行數十秒鐘的熱處理。
閘極7分別係具有十數nm~百數十nm程度厚度的金屬電極。閘極7最好係例如由Ni/Au所構成多層電極形成。閘極7係在與阻障層4之間具有肖特基性接觸。閘極7較佳一例係利用真空蒸鍍法與光學微影製程形成。
<磊晶基板及HEMT元件之製作方法>
(獨立式基板之製作)
首先，針對利用通量法進行的獨立式基板1之製作順序進行說明。
首先準備具有與所欲製作獨立式基板1的直徑為同程度直徑之c面藍寶石基板，在其表面上，依450℃~750℃溫度形成10nm~50nm程度厚度的GaN低溫緩衝層，然後，於1000℃~1200℃溫度下，利用MOCVD法形成厚度1μm~10μm程度的GaN薄膜，便獲得可利用為種子基板的MOCVD-GaN模板。
其次，以所獲得MOCVD-GaN模板為種子基板，利用Na通量法形成摻雜Zn之GaN單晶層。
具體而言，首先在氧化鋁坩堝內載置MOCVD-GaN模板，接著在該氧化鋁坩堝內分別填充入金屬Ga：10g~60g、金屬Na：15g~90g、金屬Zn：0.1g~5g、C：10mg~500mg。
將該氧化鋁坩堝放入加熱爐中，將爐內溫度設為800℃~950℃，並將爐內壓力設為3MPa~5MPa，施行20小時~400小時左右的加熱，然後冷卻至室溫。經冷卻結束後，從爐內取出氧化鋁坩堝。依照以上順序，獲得表面上依300μm~3000μm厚度沉積褐色GaN單晶層的MOCVD-GaN模板。
依此所獲得GaN單晶層使用鑽石磨粒施行研磨，使表面平坦化。藉此獲得在MOCVD-GaN模板上形成GaN單晶層的Flux-GaN模板。其中，研磨係依Flux-GaN模板的氮化物層總厚度，保持充分大於最終所欲獲得獨立式基板1之目標厚度值的範圍實施。
其次，利用雷射剝離法，從種子基板側將雷射光依0.1mm/秒~100mm/秒的掃描速度進行掃描並照射，而從Flux-GaN模板分離出種子基板。雷射光最好使用例如波長355nm之Nd：YAG三次諧波。該情況，脈衝寬係只要1ns~1000ns、脈衝週期係1kHz~200kHz程度便可。照射時，最好將雷射光進行適當聚光，而調整光密度。又，雷射光的照射最好在針對Flux-GaN模板從種子基板的對向側依30℃~600℃程度的溫度施行加熱狀態下實施。
經分離出種子基板後，針對從所獲得積層構造體的種子基板剝離之一側的面施行研磨處理。藉此，獲有由經依1×1018cm-3以上濃度摻雜Zn的GaN所構成獨立式基板1。
(磊晶基板之製作)
接著，針對利用MOCVD法施行的磊晶基板10之製作進行說明。磊晶基板10係在將獨立式基板1載置於MOCVD爐的反應器內所設置承載器上的狀態下，依照下述條件依序積層形成緩衝層2、通道層3、及阻障層4而獲得。其中，相關緩衝層2係例示形成單一GaN緩衝層、或含有第IIIA族元素之Ga與Al的多層緩衝層、或成分梯度緩衝層的情況。另外，形成溫度係指承載器加熱溫度。
再者，本實施形態中，所謂「第VA族/第IIIA族氣體比」係指第VA族(N)原料的氨供應量，相對於第IIIA族(Ga、Al、In)原料的TMG(三甲基鎵)、TMA(三甲基鋁)、及TMI(三甲基銦)總供應量之比(莫耳比)。阻障層4係由AlGaN形成時的Al原料氣體/第IIIA族原料氣體比，係Al原料供應量相對 於第IIIA族(Ga、Al)原料全體供應量的比(莫耳比)，當阻障層4係由InAlN形成時的Al原料氣體/第IIIA族原料氣體比，係In原料供應量相對於第IIIA族(In、Al)原料全體供應量的比(莫耳比)。且，配合所需阻障層4的組成(Al莫耳比x或In組成比y)而決定。
緩衝層2：形成溫度=1000℃~1200℃；反應器內壓力=15kPa~105kPa；載氣=氫；第VA族/第IIIA族氣體比=250~10000；Al原料氣體/第IIIA族原料氣體比=0(GaN緩衝層的情況)；Al原料氣體/第IIIA族原料氣體比=依0~1範圍對應於厚度方向的位置(多層緩衝層或成分梯度緩衝層的情況)。
通道層3：形成溫度=1000℃~1150℃；反應器內壓力=15kPa~105kPa；載氣=氫；第VA族/第IIIA族氣體比=1000~100000。
阻障層4(由AlGaN形成的情況)：形成溫度=1000℃~1200℃；反應器內壓力=1kPa~30kPa；第VA族/第IIIA族氣體比=5000~20000；載氣=氫；Al原料氣體/第IIIA族原料氣體比=0.1~0.4。
阻障層4(由InAlN形成的情況)：形成溫度=700℃~900℃；反應器內壓力=1kPa~30kPa；第VA族/第IIIA族氣體比=2000~20000；載氣=氮；In原料氣體/第IIIA族原料氣體比=0.1~0.9。
(HEMT元件之製作)
使用磊晶基板10的HEMT元件20之製作，係藉由使用公知技術便可實現。
例如使用光學微影製程與RIE法，施行將各個元件成為邊界的部位利用蝕刻除去至50nm~1000nm程度的元件分離處理後，在磊晶基板10的表面(阻障層4的表面)上形成厚度50nm~500nm的SiO2膜，接著使用光學微影將預定形成源極5與汲極6地方的SiO2膜予以蝕刻除去，而獲得SiO2圖案層。
接著，使用真空蒸鍍法與光學微影製程，在預定形成源極5與汲極6的地方，形成由Ti/Al/Ni/Au所構成金屬圖案，藉此形成源極5與汲極6。各個金屬層的厚度依序較佳係設為5nm~50nm、40nm~400nm、4nm~40nm、及20nm~200nm。
然後，為使源極5與汲極6的歐姆性呈良好，便在600℃~1000℃氮氣環境中施行10秒鐘~1000秒鐘的熱處理。
接著，使用光學微影製程，從SiO2圖案層中，除去閘極7預定形成地方的SiO2膜。
再者，使用真空蒸鍍法與光學微影製程，藉由在 閘極7預定形成地方形成由Ni/Au所構成肖特基性金屬圖案，而形成閘極7。各金屬層的厚度較佳係設為4nm~40nm及20nm~200nm。
利用以上製程，獲得HEMT元件20。
<Si偏存與Zn擴散>
依如上述順序及條件製作的HEMT元件20，當將由獨立式基板1與緩衝層2構成的區域定義為第1區域時，該第1區域其中一部分成為具有依1×1017cm-3以上濃度含有Si的第2區域。Si在HEMT元件20之製造製程中(特別係在製作獨立式基板1，於該獨立式基板1上鄰接形成緩衝層2的製程中)，因為並非刻意含有，因而在第2區域中依上述濃度含有的Si，推測係在該製程途中被從外部取入的Si，在HEMT元件20形成後殘留所致。更詳言之，該第2區域涵蓋獨立式基板1與緩衝層2的界面。但，在獨立式基板1的內部並沒有形成。
除此之外，本實施形態的HEMT元件20中，在獨立式基板1中摻雜的Zn會擴散達至少緩衝層2。且，Zn在上述第2區域全範圍中依1×1017cm-3以上濃度存在(依第2區域中的濃度最小值成為1×1017cm-3方式存在)。
本實施形態的HEMT元件20中，藉由發現該濃度條件，便可減輕驅動時的漏電流，且實現高耐壓(高元件電壓)。
另一方面，第2區域中之Zn濃度最小值未滿1×1017cm-3的HEMT元件，確認到漏電流增加、耐壓亦降低。
此現象可認為被從外部取入的Si能產生施體元素的作用，在滿足上述濃度條件沒有發生Zn擴散的情況，會在 HEMT元件內部形成藉由該作用導致成為汲極-源極電流之漏電流路徑的導電層，會有造成發生夾止特性降低、耐壓降低等可能性，但當依第2區域的濃度最小值成為1×1017cm-3方式存在Zn時，藉由Zn的存在，判斷會抑制Si發揮施體元素的作用。
即，根據本實施形態，可獲得能減輕驅動時的漏電流、且提升耐壓(元件電壓)的半導體元件。
[實施例]
(實施例1)
[利用通量法所進行摻雜Zn之GaN單晶基板的製作]
在直徑2吋、厚度0.43mm的c面藍寶石基板表面上，於550℃下形成30nm的GaN低溫緩衝層，然後於1050℃下利用MOCVD法形成厚度3μm的GaN薄膜，便獲得可利用為種子基板的MOCVD-GaN模板。
以所獲得MOCVD-GaN模板為種子基板，利用Na通量法形成摻雜Zn之GaN單晶層。
具體而言，首先在氧化鋁坩堝內載置MOCVD-GaN模板，接著在該氧化鋁坩堝內分別填充入金屬Ga：30g、金屬Na：45g、金屬鋅：1g、以及碳：100mg。該氧化鋁坩堝放入加熱爐中，將爐內溫度設為850℃、爐內壓力設為4.5MPa，施行約100小時的加熱，然後冷卻至室溫。待冷卻結束後，從爐內取出氧化鋁坩堝，便在MOCVD-GaN模板的表面依約1000μm厚度沉積褐色GaN單晶層。
針對依此所獲得GaN單晶層，使用鑽石磨粒施行 研磨而使表面平坦化，且使在底層基板上所形成氮化物層的總厚成為900μm狀態。藉此獲得在MOCVD-GaN模板上形成GaN單晶層的Flux-GaN模板。另外，經肉眼觀察該Flux-GaN模板，並無發現到龜裂。
其次，利用雷射剝離法，將雷射光從種子基板之一側依30mm/秒的掃描速度進行掃描且照射，藉此從Flux-GaN模板上分離出種子基板。雷射光係使用波長355nm的Nd：YAG三次諧波。脈衝寬設為約30ns、脈衝週期設為約50kHz。照射時，藉由將雷射光施行聚光而形成直徑約20μm的圓形狀光束，藉此使光密度成為1.0J/cm程度。又，雷射光的照射係在將Flux-GaN模板從種子基板對向側依50℃前後溫度施行加熱狀態下實施。
經分離種子基板後，藉由將所獲得積層構造體的種子基板從剝離之一側的面施行研磨處理，便獲得總厚430μm的摻雜Zn之GaN獨立式基板。
針對所獲得摻雜Zn之GaN基板的結晶性，使用X射線搖擺曲線施行評價。(0002)面反射的半值寬係120秒，(10-12)面反射的半值寬係150秒，呈現良好結晶性。
[利用MOCVD法進行的磊晶基板之製作]
接著，利用MOCVD法製作磊晶基板。具體而言，依照以下條件在上述摻雜Zn之GaN基板上，依序積層形成：緩衝層之GaN層、通道層之GaN層、阻障層之AlGaN層。另外，本實施形態中，所謂「第VA族/第IIIA族氣體比」係指第VA族(N)原料供應量，相對於第IIIA族(Ga、Al)原料供應量之比(莫 耳比)。又，所謂「Al原料氣體/第IIIA族原料氣體比」，係指Al原料供應量相對於第IIIA族(Ga、Al)原料全體供應量的比(莫耳比)。
GaN緩衝層：形成溫度=1150℃；反應器內壓力=15kPa；第VA族/第IIIA族氣體比=1000；厚度=600nm。
GaN通道層：形成溫度=1050℃；反應器內壓力=15kPa；第VA族/第IIIA族氣體比=1000；厚度=3000nm。
AlGaN阻障層：形成溫度=1050℃；反應器內壓力=5kPa；第VA族/第IIIA族氣體比=12000；Al原料氣體/第IIIA族原料氣體比=0.25；厚度=25nm。
經形成以上的層之後，將承載器溫度降溫至室溫附近，使反應器內回歸至大氣壓後，取出所製作的磊晶基板。
[HEMT元件之製作]
其次，使用該磊晶基板10製作HEMT元件20。另外，HEMT元件係設計成：閘極幅100μm、源極-閘極間隔1μm、閘極-汲 極間隔10μm、閘極長1μm狀態。
首先，使用光學微影製程與RIE法，將成為各元件邊界的部位施行蝕刻除去至深度100nm左右。
其次，在磊晶基板上形成厚度100nm的SiO2膜，接著使用光學微影將預定形成源極、汲極地方的SiO2膜予以蝕刻除去，而獲得SiO2圖案層。
其次，使用真空蒸鍍法與光學微影製程，藉由在預定形成源極、汲極的地方，形成由Ti/Al/Ni/Au(膜厚分別係25/200/20/100nm)所構成的金屬圖案，而形成源極及汲極。接著，為使源極及汲極的歐姆性呈良好，便在825℃氮氣環境中施行30秒鐘的熱處理。
然後，使用光學微影製程，從SiO2圖案層除去預定形成閘極地方的SiO2膜。
再者，使用真空蒸鍍法與光學微影製程，藉由在預定形成閘極的地方，形成由Ni/Au(膜厚分別係20/100nm)所構成的肖特基性金屬圖案，而形成閘極。
依照以上製程便可獲得HEMT元件。
[HEMT元件之SIMS評價]
針對所獲得HEMT元件，利用SIMS(二次離子質量分析法)施行深度方向的元素分析，分別調查AlGaN阻障層、GaN通道層、GaN緩衝層及GaN基板中的Zn元素與Si元素之濃度。
圖2所示係在GaN緩衝層與GaN基板之界面附近處的Zn元素與Si元素之濃度分佈圖。由圖2所示結果得知以下事項。
(1)在GaN基板中Zn元素呈高濃度(1×1019cm-3)摻雜。
(2)在由GaN基板與GaN緩衝層構成的第1區域RE1且二層的界面附近處，形成依1×1017cm-3以上高濃度存在Si元素的第2區域RE2，Si元素的尖峰濃度係6×1018cm-3。
(3)在GaN緩衝層內，Zn濃度的減少較Si濃度緩和。即，在GaN緩衝層內，Zn元素較Si元素更明顯擴散。
(4)第2區域RE2中的Zn濃度最小值係5.3×1017cm-3(≧1×1017cm-3)。
[HEMT元件之電氣特性評價]
使用半導體參數分析儀，利用DC模式評價HEMT元件的汲極電流-汲極電壓特性(Id-Vd特性)。夾止臨限值電壓係Vg=-3V。
供評價夾止時之汲極電流洩漏量的指標，係採用施加汲極電壓Vd=10V、閘極電壓Vg=-10V時的汲極電流IdVd=10V．Vg=-10V，針對本實施例的HEMT元件求取，結果為3×10-7A。IdVd=10V-Vg=-10V越小越好，若相關依閘極寬規格化的值IdVd=10V．Vg=-10V≦1×10-5A/mm，則可判定汲極電流洩漏量少，本實施例HEMT元件的情況，依閘極寬100μm規格化的汲極電流洩漏量係3×10-6A/mm，因而判定為充分少。
接著測定元件耐壓。供評鑑元件耐壓用的指標係採用在施加閘極電壓Vg=-10V狀態下，使汲極電壓Vd從0V徐緩增加時，若採用汲極電流Id首度超過1×10-5A(若依閘極寬100μm規格化則為1×10-4A/mm)的汲極電壓Vdb，針對本實 施例的HEMT元件求取，結果為850V。Vdb越大越好，若Vdb≧300V便可判定元件耐壓充足，因而判定本實施例HEMT元件的元件耐壓極大。
(比較例1)
除GaN緩衝層的成長條件設為不同於實施例1的以下條件之外，其餘均依照與實施例1同樣的條件施行HEMT元件之製作。
GaN緩衝層：形成溫度=1050℃；反應器內壓力=15kPa；第VA族/第IIIA族氣體比=1000；厚度=600nm。
針對所獲得HEMT元件，依照與實施例1同樣的條件施行SIMS測定，所獲得GaN緩衝層與GaN基板之界面附近的Zn元素、Si元素濃度分佈，係如圖3所示。由圖3所示結果得知以下事項。
(1)如同與實施例1，在GaN基板中高濃度摻雜Zn元素。
(2)如同實施例1，在由GaN基板與GaN緩衝層所構成第1區域RE1、且二層的界面附近處形成第2區域RE2。
(3)不同於實施例1，在GaN緩衝層內，Zn濃度較Si濃度呈急遽減少。即，GaN緩衝層內的Zn元素擴散較Si元素擴散受抑制。
(4)第2區域RE2的Zn濃度最小值1.7×1015cm-3(< 1×1017cm-3)。
針對該HEMT元件，依照與實施例1同樣的條件求取IdVd=10V．Vg=-10V，結果為8×10-5A(若依閘極寬100μm規格化則為8×10-4A/mm)。即，汲極電流洩漏量較大，得知本比較例HEMT元件的夾止特性不足。
依照與實施例1同樣的條件求取Vdb，結果為100V，得知無法獲得充分的元件耐壓。
(實施例2~6、比較例2~3)
除將GaN緩衝層的成長條件(成長溫度、反應器內壓力、第VA族/第IIIA族氣體比、形成厚度)等設為各種不同條件之外，其餘均依照與實施例1同樣的條件施行HEMT元件之製作，並針對所獲得HEMT元件，利用SIMS測定求取深度方向上的Zn濃度及Si濃度分佈，且施行IdVd=10V．Vg=-10V測定與Vdb測定。
所獲得結果一覽合併實施例1、比較例1的結果整理於表1中。
如表1所示，依照區域RE2的Zn濃度最小值成為1×1017cm-3以上的條件進行製作的實施例1~實施例6之情況，可獲得汲極電流洩漏量小(IdVd=10V．Vg=-10V≦1×10-5A/mm)、且元件耐壓大(Vdb≧300V)的HEMT元件。另一方面，依區域RE2的Zn濃度最小值未滿1×1017cm-3的條件進行製作的比較例1~比較例3之情況，僅能獲得汲極電流洩漏量大、且元件耐壓小的HEMT元件。
(實施例7)
除將緩衝層2與通道層3的成長條件設為不同於實施例1的以下條件之外，其餘均依照與實施例1同樣的條件施行磊晶基板10的製作、以及HEMT元件20的製作。其中，在緩衝層2形成時，將形成條件設定為第1條件與第2條件等二階段，在形成途中從第1條件切換為第2條件。此係為使緩衝層2形成在AlaGa1-aN層(0<a≦1)上積層著GaN層的多層緩衝層、或形成厚度方向上的Al與Ga存在比率不同之成分梯度緩衝層， 而刻意為之。另外，緩衝層2的總厚度係設為110nm。
緩衝層(第1條件)：形成溫度=1050℃；反應器內壓=5kPa；第IIIA族原料氣體=Al原料及Ga原料；第VA族/第IIIA族氣體比=2000；Al原料氣體/第IIIA族原料氣體比=0.03；成長速率=1nm/秒；成長時間=10秒。
緩衝層(第2條件)：形成溫度=1050℃；反應器內壓=10kPa；第IIIA族原料氣體=Ga原料；第VA族/第IIIA族氣體比=500；成長速率=1nm/秒；成長時間=100秒。
GaN通道層：形成溫度=1050℃；反應器內壓=100kPa；第VA族/第IIIA族氣體比=2000；厚度=900nm。
圖4所示係針對所獲得HEMT元件，依照與實施例1同樣的條件，利用SIMS測定施行深度方向測定，所獲得距阻障層4表面(上面)朝深度方向的Zn元素、Si元素濃度分 佈、及該深度方向上的Al元素之二次離子訊號分佈(Al元素的二次離子計數率之深度方向分佈)圖。由圖4所示結果得知以下事項。
(1)在GaN基板中高濃度摻雜Zn元素。
(2)在由GaN基板與緩衝層構成的第1區域RE1且二層的界面附近處，形成依1×1017cm-3以上高濃度存在Si元素的第2區域RE2，Si元素的尖峰濃度係3×1018cm-3。
(3)Si濃度在第2區域RE2具有尖峰，隨接近通道層呈急遽減少，相對於此，從緩衝層橫跨至通道層的Zn濃度減少緩和。即，Zn元素的擴散較Si元素明顯。具體而言，Zn元素在通道層中從緩衝層與界面(與第1區域RE1的界面)擴散至200~250nm範圍。
(4)第2區域RE2的Zn濃度最小值係5.3×1017cm-3(≧1×1017cm-3)。
(5)Al元素係存在於較緩衝層全體目標厚度的110nm更寬廣範圍內，在該範圍中亦涵蓋GaN基板其中一部分。
針對該HEMT元件，依照與實施例1同樣的條件求取IdVd=10V．Vg=-10V，結果為8×10-8A(若依閘極寬100μm規格化則為8×10-7A/mm)。即，汲極電流洩漏量小，得知本實施例的HEMT元件具有良好夾止特性。
再者，經依照與實施例1同樣的條件求取Vdb，結果為1200V，可獲得充分的元件耐壓。
(實施例8)
除將緩衝層2與通道層3的成長條件設為不同於實施例7的以下條件之外，其餘均依照與實施例7同樣的條件施行HEMT元件20之製作。即，本實施例亦是在緩衝層2形成時，將形成條件設定為第1條件與第2條件等二階段，並形成途中從第1條件切換為第2條件。又，緩衝層2的總厚度係設為350nm。
緩衝層(第1條件)：形成溫度=1050℃；反應器內壓=5kPa；第IIIA族原料氣體=Al原料及Ga原料；第VA族/第IIIA族氣體比=2000；Al原料氣體/第IIIA族原料氣體比=0.01；成長速率=1nm/秒；成長時間=50秒。
緩衝層(第2條件)：形成溫度=1050℃；反應器內壓=10kPa；第VA族/第IIIA族氣體比=500；成長速率=1nm/秒；成長時間=300秒。
GaN通道層：形成溫度=1050℃；反應器內壓=100kPa；第VA族/第IIIA族氣體比=2000； 厚度=1700nm。
從針對所獲得HEMT元件，依照與實施例1同樣的條件施行SIMS測定，所獲得距阻障層4表面(上面)朝深度方向的Zn元素、Si元素之濃度分佈、及該深度方向上的Al元素之二次離子訊號分佈，得知以下事項。
(1)在GaN基板中Zn元素呈高濃度(1×1019cm-3)摻雜。
(2)在由GaN基板與緩衝層所構成第1區域RE1、且二層的界面附近處，形成依1×1017cm-3以上高濃度存在Si元素的第2區域RE2，Si元素的尖峰濃度係4×1018cm-3。
(3)Si濃度在第2區域RE2具有尖峰，隨接近通道層呈急遽減少，相對於此，從緩衝層橫跨至通道層的Zn濃度減少緩和。即，Zn元素的擴散較Si元素明顯。
(4)第2區域RE2的Zn濃度最小值係8.2×1017cm-3(≧1×1017cm-3)。
(5)Al元素係存在於較緩衝層全體目標厚度的350nm更寬廣範圍內，在該範圍中亦涵蓋GaN基板其中一部分。
針對該HEMT元件，依照與實施例1同樣的條件求取IdVd=10V．Vg=-10V，結果為2×10-7A(若依閘極寬100μm規格化則為2×10-6A/mm)。即，汲極電流洩漏量小，得知本實施例的HEMT元件具有良好夾止特性。
再者，經依照與實施例1同樣的條件求取Vdb，結果為1050V，可獲得充分的元件耐壓。
1‧‧‧獨立式基板
2‧‧‧緩衝層
3‧‧‧通道層
4‧‧‧阻障層
5‧‧‧源極
6‧‧‧汲極
7‧‧‧閘極
10‧‧‧磊晶基板
20‧‧‧HEMT元件

Claims (13)

  1. 一種半導體元件用磊晶基板，包括：半絕緣性獨立式基板，其乃由經摻雜Zn的GaN所構成；緩衝層，其乃鄰接上述獨立式基板且由第IIIA族氮化物構成；通道層，其乃鄰接上述緩衝層且由第IIIA族氮化物構成；以及阻障層，其乃設置於在上述緩衝層的對向側配置呈夾置上述通道層，且由第IIIA族氮化物構成；其特徵在於：由上述獨立式基板與上述緩衝層所構成第1區域其中一部分係依1×1017cm-3以上濃度含有Si的第2區域，上述第2區域的Zn濃度最小值係1×1017cm-3。
  2. 如申請專利範圍第1項之半導體元件用磊晶基板，其中，上述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
  3. 如申請專利範圍第1或2項之半導體元件用磊晶基板，其中，上述緩衝層係由GaN構成，上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
  4. 如申請專利範圍第1或2項之半導體元件用磊晶基板，其中，上述緩衝層係由相異組成的2以上第IIIA族氮化物層積層而成的多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率 在厚度方向有變化的成分梯度緩衝層；上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
  5. 一種半導體元件，包括：半絕緣性獨立式基板，其乃由經摻雜Zn的GaN所構成；緩衝層，其乃鄰接上述獨立式基板且由第IIIA族氮化物構成；通道層，其乃鄰接上述緩衝層且由第IIIA族氮化物構成；阻障層，其乃設置於在上述緩衝層的對向側配置呈夾置上述通道層，且由第IIIA族氮化物構成；以及閘極、源極及汲極，其乃在上述阻障層上設置；其特徵在於：由上述獨立式基板與上述緩衝層所構成第1區域其中一部分係依1×1017cm-3以上濃度含有Si的第2區域，上述第2區域的Zn濃度最小值係1×1017cm-3。
  6. 如申請專利範圍第5項之半導體元件，其中，上述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
  7. 如申請專利範圍第5或6項之半導體元件，其中，上述緩衝層係由GaN構成，上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
  8. 如申請專利範圍第5或6項之半導體元件，其中，上述緩衝層係由相異組成的2以上第IIIA族氮化物層積層而成的 多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率在厚度方向有變化的成分梯度緩衝層；上述通道層係由GaN構成，上述阻障層係由AlGaN構成。
  9. 一種磊晶基板之製造方法，用以製造半導體元件用的磊晶基板包括：a)準備步驟，其乃準備由經摻雜Zn的GaN所構成半絕緣性獨立式基板；b)緩衝層形成步驟，其乃形成鄰接上述獨立式基板且由第IIIA族氮化物所構成緩衝層；c)通道層步驟，其乃形成鄰接上述緩衝層且由第IIIA族氮化物所構成通道層；以及d)阻障層形成步驟，其乃在位於上述緩衝層對向側位置處呈夾置上述通道層狀態，且由第IIIA族氮化物所構成阻障層；其特徵在於：在上述準備步驟所準備的上述獨立式基板中，利用直到上述緩衝層形成步驟結束為止前的期間從外部取入的Si，在由上述獨立式基板與上述緩衝層所構成第1區域其中一部分處，形成依1×1017cm-3以上濃度含有Si的第2區域；上述緩衝層形成步驟中，藉由從上述獨立式基板產生Zn擴散，依上述第2區域的Zn濃度最小值成為1×1017cm-3方式形成上述緩衝層。
  10. 如申請專利範圍第9項之磊晶基板之製造方法，其中，上 述第2區域係在上述第1區域中，存在含有上述獨立式基板與上述緩衝層的界面。
  11. 如申請專利範圍第9或10項之磊晶基板之製造方法，其中，上述獨立式基板係依通量法製作。
  12. 如申請專利範圍第9或10之磊晶基板之製造方法，其中，上述緩衝層係由GaN形成，上述通道層係由GaN形成，上述阻障層係由AlGaN形成。
  13. 如申請專利範圍第9或10項之磊晶基板之製造方法，其中，上述緩衝層係由相異組成的2以上之第IIIA族氮化物層積層而成的多層緩衝層，或者由含2或以上之第IIIA族元素的第IIIA族氮化物所構成，且第IIIA族元素的存在比率在厚度方向有變化的成分梯度緩衝層形成；上述通道層係由GaN形成，上述阻障層係由AlGaN形成。
TW105134695A 2015-11-02 2016-10-27 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法 TWI710656B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562249537P 2015-11-02 2015-11-02
US62/249,537 2015-11-02
JP2016-005115 2016-01-14
JP2016005115 2016-01-14

Publications (2)

Publication Number Publication Date
TW201730363A true TW201730363A (zh) 2017-09-01
TWI710656B TWI710656B (zh) 2020-11-21

Family

ID=58661828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134695A TWI710656B (zh) 2015-11-02 2016-10-27 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法

Country Status (7)

Country Link
US (2) US10629688B2 (zh)
JP (1) JP6730301B2 (zh)
KR (1) KR102491830B1 (zh)
CN (2) CN108352327B (zh)
DE (1) DE112016005025T5 (zh)
TW (1) TWI710656B (zh)
WO (1) WO2017077805A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547562B1 (ko) * 2015-11-02 2023-06-23 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
JP7382804B2 (ja) * 2019-11-22 2023-11-17 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
US20240266420A1 (en) 2021-06-02 2024-08-08 Nippon Telegraph And Telephone Corporation Semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (zh) 1969-03-31 1975-12-19
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101981699B (zh) * 2008-01-28 2013-02-06 阿米特·戈亚尔 基于半导体的大面积柔性电子器件
US8618578B2 (en) * 2009-02-16 2013-12-31 Renesas Electronics Corporation Field effect transistor
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP5039813B2 (ja) * 2009-08-31 2012-10-03 日本碍子株式会社 Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
CN102511075B (zh) * 2010-02-16 2015-09-23 日本碍子株式会社 外延基板以及外延基板的制造方法
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP5746927B2 (ja) * 2010-08-11 2015-07-08 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2012074544A (ja) * 2010-09-29 2012-04-12 Ngk Insulators Ltd 半導体素子および半導体素子の作製方法
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20200144373A1 (en) 2020-05-07
JPWO2017077805A1 (ja) 2018-08-23
US20180294336A1 (en) 2018-10-11
WO2017077805A1 (ja) 2017-05-11
CN108352327B (zh) 2021-07-30
US10770552B2 (en) 2020-09-08
CN108352327A (zh) 2018-07-31
KR102491830B1 (ko) 2023-01-25
CN113506777A (zh) 2021-10-15
CN113506777B (zh) 2024-12-13
DE112016005025T5 (de) 2018-08-23
KR20180075524A (ko) 2018-07-04
TWI710656B (zh) 2020-11-21
JP6730301B2 (ja) 2020-07-29
US10629688B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI707975B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子