JP7382804B2 - 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ - Google Patents

半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ Download PDF

Info

Publication number
JP7382804B2
JP7382804B2 JP2019211092A JP2019211092A JP7382804B2 JP 7382804 B2 JP7382804 B2 JP 7382804B2 JP 2019211092 A JP2019211092 A JP 2019211092A JP 2019211092 A JP2019211092 A JP 2019211092A JP 7382804 B2 JP7382804 B2 JP 7382804B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
manufacturing
epitaxial growth
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019211092A
Other languages
English (en)
Other versions
JP2021082773A (ja
Inventor
梨伊 平野
正洋 藤川
栄治 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019211092A priority Critical patent/JP7382804B2/ja
Publication of JP2021082773A publication Critical patent/JP2021082773A/ja
Application granted granted Critical
Publication of JP7382804B2 publication Critical patent/JP7382804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタに関する。
窒化物半導体からなるトランジスタでは、半導体基板上に窒化物半導体をエピタキシャル成長する方法が一般的に用いられる。エピタキシャル成長を行う際、空気中のシリコン原子が半導体基板に付着し、半導体基板とエピタキシャル成長層との界面にシリコン(Si)原子が多少混入する。窒化物半導体エピタキシャル層内にSi原子が多く混入すると、バルク結晶を介してドレインリーク電流(「バッファリーク電流」とも呼ばれる)が発生してしまうという問題がある。
一方、トランジスタは動作中に温度が上昇することが故障の原因になるため、トランジスタから冷却を行うヒートシンクまでの熱抵抗を下げることが必要になる。そこで、特許文献1では、半導体基板から分離されたエピタキシャル成長層にダイヤモンドを被着することによって成長膜からヒートシンクまでの熱抵抗が低下されたトランジスタが提案されている。特許文献2では、半導体基板からエピタキシャル成長層の一部を膜厚方向に削ることによってシリコン原子が混入したエピタキシャル成長層の一部を除去する技術が提案されている。
特開2000-58562号公報 特開2010-67662号公報
窒化物半導体エピタキシャル層内のSi原子の混入は、特許文献2の技術のように、エピタキシャル成長層の一部を膜厚方向に削れば低減することができる。しかしながら、エピタキシャル成長層にダイヤモンドを貼り合わせる際にもSiが混入する可能性があるため、混入したSiなどによるバッファリークが十分に抑制されていないという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、バッファリークを抑制可能な技術を提供することを目的とする。
本発明に係る半導体装置は、窒化物半導体エピタキシャル層と、前記窒化物半導体エピタキシャル層と接合され、前記窒化物半導体エピタキシャル層と材質が異なる半導体基板とを備え、前記窒化物半導体エピタキシャル層は、前記半導体基板側にイオン注入領域である不純物領域を有し、前記不純物領域は、前記窒化物半導体エピタキシャル層のうち前記不純物領域と隣接する部分よりも不純物濃度及び電気抵抗が高く、前記不純物領域のうち前記半導体基板側の部分は、前記不純物領域の残りの部分よりも前記不純物濃度が高い。
本発明によれば、窒化物半導体エピタキシャル層は、半導体基板側にイオン注入領域である不純物領域を有し、不純物領域は、窒化物半導体エピタキシャル層のうち不純物領域と隣接する部分よりも不純物濃度及び電気抵抗が高い。このような構成によれば、バッファリークを抑制することができる。
実施の形態1に係るヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の変形例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の変形例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の変形例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの製造方法の一例を示す断面図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの効果を説明するための図である。 実施の形態1に係るヘテロ接合電界効果型トランジスタの効果を説明するための図である。
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置であるヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。このヘテロ接合電界効果型トランジスタは、窒化物半導体エピタキシャル層であるエピタキシャル成長層17と接合される半導体基板16を備える。半導体基板16は、エピタキシャル成長層17と材質が異なればよいが、エピタキシャル成長層17よりも熱伝導率の高いことが望ましい。例えばエピタキシャル成長層17が、GaN(窒化ガリウム)などの窒化物半導体を含む場合、半導体基板16の材料には、窒化物半導体よりも熱伝導率の高いSiC(炭化珪素)やダイヤモンドが用いられる。なお、ここでいう「半導体基板」はダイヤモンドのような絶縁物であってもよいし、シリコンであってもよい。
図1のエピタキシャル成長層17は、バッファ層2、チャネル層3及び電子供給層4を含む。すなわち、エピタキシャル成長層17は、最上層の電子供給層4と、電子供給層4の下のチャネル層3と、チャネル層3から半導体基板16までの間に順に配設されたバッファ層2及び高抵抗化不純物注入層15とを含む積層構造である。このような構成では、半導体基板16とエピタキシャル成長層17との界面及び接合は、半導体基板16とバッファ層2との界面及び接合と実質的に同じである。
半導体基板16の上には、例えばGaNからなるバッファ層2が配設されている。エピタキシャル成長層17は、半導体基板16側にイオン注入領域である不純物領域として高抵抗化不純物注入層15を有する。高抵抗化不純物注入層15は、エピタキシャル成長層17のうち高抵抗化不純物注入層15と隣接する部分よりも不純物濃度及び電気抵抗が高い。本実施の形態1に係る高抵抗化不純物注入層15は、バッファ層2の半導体基板16側の少なくとも一部であり、バッファ層2のうち高抵抗化不純物注入層15と隣接する部分よりも不純物濃度及び電気抵抗が高い不純物領域である。なお、高抵抗化不純物注入層15は、エピタキシャル成長層17の一部であればよく、バッファ層2の一部でなくてもよい。
高抵抗化不純物注入層15の高抵抗化はイオン注入法によって実現される。例えば、He,N,O,Mg,Ar,Ca,Fe,Zn,Sr,Ba等のイオンを、加速エネルギーを10~1000keVとし、ドーズ量を1×1011~1×1020cm-2として照射するイオン注入法を用いて高抵抗化を行う。本実施の形態1では、Arイオンを、加速エネルギーを100keVとし、ドーズ量を5×1014cm-2として注入する。
バッファ層2の上に、例えばGaNからなり、バッファ層2と組成及び不純物濃度の少なくともいずれか1つが異なるチャネル層3が配設されている。チャネル層3の上には、例えばAl0.17Ga0.83Nからなる電子供給層4が、厚さ32nmで配設されている。電子供給層4とチャネル層3との界面近傍、具体的には、チャネル層3における電子供給層4との界面から一定深さの部分には、自発分極とピエゾ分極とによって発生する分極電荷からなる2次元電子ガス11が誘起される。
ここでは電子供給層4におけるAlの混晶比は0.17であり、電子供給層4の厚さは32nmであるが、電子供給層4の組成及び厚さはこれに限定されず、最終的にトランジスタとして要求されるスペックに応じて調整されてもよい。例えば、上記の構成では電子供給層4とチャネル層3との界面近傍に6.2×1012cm-2程度の2次元電子ガス11が誘起されるので、そのシートキャリア濃度をより少なく調整するのであれば、電子供給層4のAl混晶比を下げること、及び、厚さを小さくすること、の少なくともいずれか1つを実施すればよい。逆に、2次元電子ガス11のシートキャリア濃度をより高く調整するのであれば、電子供給層4のAl混晶比を上げること、及び、厚さを大きくすること、の少なくともいずれか1つを実施すればよい。
なお以上の説明では、半導体基板16とエピタキシャル成長層17との界面及び接合は、半導体基板16とバッファ層2との界面及び接合と実質的に同じであり、高抵抗化不純物注入層15は、バッファ層2の半導体基板16側の少なくとも一部であった。しかしながら、後述するように、バッファ層2がエピタキシャル成長層17に含まれない構成もある。その構成の場合には、半導体基板16とエピタキシャル成長層17との界面及び接合は、半導体基板16とチャネル層3との界面及び接合と実質的に同じとなり、高抵抗化不純物注入層15は、チャネル層3の半導体基板16側の少なくとも一部となる。なお、エピタキシャル成長層17に内在する転位の密度は例えば1×1010cm-2以下であり、かつSi濃度は例えば1×1016cm-3以下である。
エピタキシャル成長層17の半導体基板16側の少なくとも一部にイオン注入することにより、半導体基板16の界面からエピタキシャル成長層17側の300nm以内のイオン注入された領域に高抵抗化不純物注入層15が形成される。高抵抗化不純物注入層15の欠陥密度は、非イオン注入領域よりも10倍以上高く、高抵抗化不純物注入層15の抵抗は、エピタキシャル成長層17の反対側表面の一部領域よりも高い。この高抵抗化不純物注入層15によってドレインリーク電流(バッファリーク電流)を抑制する効果が生ずる。
エピタキシャル成長層17の最上層である電子供給層4の上面には、TiとAlとの積層膜(以下「Ti/Al膜」と称す)からなるドレイン電極7及びソース電極8と、NiとAuとの積層膜(以下「Ni/Au膜」と称す)からなるゲート電極9とが配設されている。ドレイン電極7とソース電極8とは互いに離間して設けられており、その間の領域に、ゲート電極9がドレイン電極7及びソース電極8から離間して設けられている。
なお、ドレイン電極7及びソース電極8は、エピタキシャル成長層17とのオーミック接触が得られれば、その材料はTi/Al膜以外のものでもよく、例えば、Ti,Al,Nb,Hf,Zr,Sr,Ni,Ta,Au,Pt,Mo,W等の金属、またはそれらの2以上から構成される多層膜などでもよい。また、ゲート電極9の材料も、Ni/Au膜以外のものでもよく、例えば、Ti,Al,Cu,Cr,Mo,W,Pt,Au,Ni,Pd等の金属、IrSi,PtSi,NiSi等のシリサイド、もしくはTiN,WN等の窒化物金属、またはそれらを組み合わせた多層膜などでもよい。
ドレイン電極7及びソース電極8の下のエピタキシャル成長層17である電子供給層4の少なくとも一部には、n型不純物が添加されたn型不純物注入領域5,6がそれぞれ配設されている。n型不純物注入領域5,6は、上部が電子供給層4の上面に達しており、その深さは電子供給層4の厚さより大きく、底部がチャネル層3に達している。ここでは、n型不純物注入領域5,6に添加するn型不純物としてSiが用いられている。ただし、n型不純物注入領域5,6に添加するn型不純物は、Siに限られず、窒化物半導体中でn型の不純物準位を形成する他の材料(例えばO,Ge,N等)であってもよい。また、後述するようにn型不純物注入領域5,6は配設されなくてもよい。
電子供給層4の上面は、ドレイン電極7、ソース電極8及びゲート電極9が配設された部分を除いて、表面保護膜10で覆われている。ここでは、表面保護膜10は、ECR(Electron Cyclotron Resonance)-SiNからなり、その厚さは例えば80nmである。
<製造方法>
図2~図17は、図1に示したヘテロ接合電界効果型トランジスタの製造方法の一例を説明するための図、またはその変形例を説明するための図である。これらの図において、図1に示したものと同一または対応する構成要素には、同一の符号を付している。
まず、図2の積層体を形成する。例えば、GaNからなる窒化物半導体を含む製造用半導体基板1を、エピタキシャル成長装置内に設置する。そして、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法などのエピタキシャル成長法を用いて、製造用半導体基板1上にGaNからなるバッファ層2を形成する。
続いて、バッファ層2上に、GaNからなるチャネル層3をエピタキシャル成長法で形成する。さらに、チャネル層3の上に、Al0.17Ga0.83Nからなる電子供給層4をエピタキシャル成長法で形成する。その結果、図2のように、製造用半導体基板1上に、バッファ層2、チャネル層3及び電子供給層4を含む窒化物半導体エピタキシャル層であるエピタキシャル成長層17aが形成される。
このエピタキシャル成長層17aは、以下で説明する工程を経た高抵抗化不純物注入層15の追加により、図1のエピタキシャル成長層17となる。なお図2に示すように、エピタキシャル成長層17aの製造用半導体基板1側の部分には、バッファリーク電流を生じさせる空気中のSi原子などの界面不純物12が混入される。
バッファ層2、チャネル層3及び電子供給層4が形成された製造用半導体基板1を、エピタキシャル成長装置から取り出す。そして、フォトリソグラフィ技術を用いて、電子供給層4上に、ドレイン電極7及びソース電極8の形成領域に開口を有するレジストマスク14を形成する。そして、注入ドーズ量を1×1013~1×1017cm-2とし、注入エネルギーを10~1000keVとする条件で、レジストマスク14をマスクとして、例えばSiなどのn型の不純物をエピタキシャル成長層17aに導入するイオン注入を行う。これにより、図3のようにn型不純物注入領域5,6が形成される。
図示しないが、レジストマスク14を除去した後、例えば蒸着法またはスパッタリング法などを用いて,Ti,Al,Nb,Hf,Zr,Sr,Ni,Ta,Au,Pt,Mo,W等の金属、またはそれらの2以上から構成される多層膜を電子供給層4上に堆積する。そして、リフトオフ法またはフォトリソグラフィ法などを用いて堆積膜をパターニングすることによって、図4のようにドレイン電極7及びソース電極8を形成する。
次に図示しないが、例えば蒸着法またはスパッタリング法などを用いて、Ti,Al,Cu,Cr,Mo,W,Pt,Au,Ni,Pd等の金属、IrSi,PtSi,NiSi等のシリサイド、もしくはTiN,WN等の窒化物金属、またはそれらを組み合わせた多層膜を電子供給層4上に堆積する。そして、リフトオフ法またはフォトリソグラフィ法などを用いて堆積膜をパターニングすることによって、図5のようにゲート電極9を形成する。
その後、例えばALD(Atomic Layer Deposition)法やなど、被覆性が高い成膜手法を用いて、SiもしくはAlの酸化膜または窒化膜からなる表面保護膜10を電子供給層4の表面に形成する。そして、ドレイン電極7、ソース電極8及びゲート電極9が表面保護膜10から露出するように、ドライエッチング等で表面保護膜10をパターニングする。これにより、図6のように、電子供給層4の表面を覆う表面保護膜10が形成される。表面保護膜10の形成手法は、ALD法に限られず、PECVD(Plasma Enhanced Chemical Vapor Deposition)法やスパッタリング法など他の手法を用いてもよいし、それらの組み合わせてもよい。
ここで、この時点での変形例について説明する。チャネル層3のバンドギャップの大きさをE3とし、電子供給層4のバンドギャップの大きさをE4とした場合に、E3<E4という関係を満たせば、ヘテロ接合電界効果型トランジスタの動作を確保できる。このため、必ずしも製造用半導体基板1、バッファ層2及びチャネル層3をGaNから構成し、かつ、電子供給層4をAl0.17Ga0.83Nから構成しなくてもよい。例えば、チャネル層3及び電子供給層4を構成する元素の組成が互いに異なっており、かつ、それらの元素がAl及びGaの少なくともいずれか1つとNとを含んでいればよい。例えば、製造用半導体基板1、バッファ層2及びチャネル層3は、AlGa1-xN(0≦x≦1)を主成分とする材料で構成されてもよい。
その構成でE3<E4の関係を満たすためには、チャネル層3を構成する窒化物半導体をAlx1Ga1-x1Nとし、電子供給層4を構成する窒化物半導体をAlx2Ga1-x2Nとした場合に、0≦x1<1、0<x2<1、x1<x2という関係が満たされればよい。さらに、チャネル層3及び電子供給層4は、Al及びGaの少なくともいずれか1つ及びNに、Inを加えた窒化物半導体で構成されていてもよい。
上記のような各種の窒化物半導体からなるチャネル層3及び電子供給層4の成長工程では、窒化物半導体の原料ガスであるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、または、n型ドーパントの原料ガスであるシラン等の圧力や流量、温度、導入時間が調整される。このような調整により、所望の組成、膜厚、ドーピング濃度を有するチャネル層3及び電子供給層4を形成することができる。
チャネル層3及び電子供給層4が、Al及びGaの少なくともいずれか1つとNとを含む元素からなる化合物で構成される場合、電子供給層4に大きな分極効果が発生するため、高濃度の2次元電子ガス11を発生させることができる。2次元電子ガス11の濃度が高いと、トランジスタの大電流化、さらには高出力化に有利である。ただし、チャネル層3に限っては、AlNの2元結晶を採用することはできない。これは、窒化物半導体においてAlNを超えるバンドギャップを持つ材料が現時点で無いため、電子供給層4に使用できる材料が存在しなくなるからである。
チャネル層3の絶縁破壊電界が高いほど、ヘテロ接合電界効果型トランジスタの耐圧は高くなる。AlGa1-xNは、Al組成が高いほど、バンドギャップが大きくなり、絶縁破壊電界が高くなるため、チャネル層3を構成するAlx1Ga1-x1Nは、Al組成がより高い(x1が1に近い)方が好ましい。また、電子供給層4のバンドギャップが大きいほど、電子供給層4を介してゲート電極9からヘテロ界面へ流れるゲートリーク電流を抑制できるため、電子供給層4を構成するAlx2Ga1-x2Nも、Al組成がより高い(x2が1に近い)方が好ましい。
ゲート電極9の断面形状は、図1に示したような矩形である必要はなく、例えば、T字型、Y字型、あるいはΓ型であってもよい。また、図7のように、ゲート電極9と電気的に接続し、表面保護膜10上に延在するフィールドプレート電極13を設けてもよい。図7では、フィールドプレート電極13がゲート電極9からドレイン電極7側へと延設する構成を示しているが、フィールドプレート電極13は、ソース電極8側へ延設してもよいし、ドレイン電極7側及びソース電極8側の両方へ延設してもよい。
フィールドプレート電極13が設けられることで、ゲート電極9の端部における電界集中を抑えることができるので、電流コラプスの低減に効果的である。フィールドプレート電極13の材料は、ゲート電極9と電気的に接続でき、エピタキシャル成長層17aと接触しないように形成できれば、どのような材料でもよい。なお、表面保護膜10を形成した後、その上に蒸着法等でフィールドプレート電極13の材料となる導電膜を形成し、リフトオフ法などを用いて当該導電膜を所望のパターンに加工することよってフィールドプレート電極13を形成することができる。
製造用半導体基板1は、GaNに限ったものではなく、AlN、InNまたはこれらの混晶等から構成されていてもよいし、Siから構成されてもよい。ただし、製造用半導体基板1と格子定数の異なる結晶を、製造用半導体基板1から連続して品質よくエピタキシャル成長を行うことは難しい。このため、製造用半導体基板1の格子定数とバッファ層2及びチャネル層3の格子定数は、揃えておくことが好ましい。また、格子定数を揃えることが困難である場合には、エピタキシャル成長層17a内へ格子歪緩和層を挿入するなどして、バッファリーク電流に与える影響を考慮してもよい。また、格子歪緩和の観点からすれば、製造用半導体基板1上にバッファ層2を形成せずに、チャネル層3及び電子供給層4を形成してもよい。つまり、製造用半導体基板1の上に必ずしもバッファ層2を形成する必要はない。
また、チャネル層3及び電子供給層4のそれぞれは、必ずしも単一組成の単層構造である必要はない。バンドギャップの大きさの条件(E3<E4)を満たせば、チャネル層3及び電子供給層4の全体は、In組成、Al組成、Ga組成が連続的に変化する一つの層であってもよいし、当該組成が段階的に変化するように当該組成が異なる複数の層を組み合わせた多層構造であってもよい。なお、図7及び後述する図8及び図9では、チャネル層3及び電子供給層4が上記のように組成が連続的に変化する一つの層などであり、バッファ層2を形成しないことを、便宜上、1つのチャネル層3によって図示している。チャネル層3及び電子供給層4には、窒化物半導体中でn型またはp型を示す不純物が含まれていてもよい。
ドレイン電極7及びソース電極8が、電子供給層4とチャネル層3との界面近傍に発生する2次元電子ガス11とオーミックコンタクトを形成するのであれば、図8のように、ドレイン電極7及びソース電極8の下にn型不純物注入領域5,6を設けなくてもよい。
また、ドレイン電極7及びソース電極8は、図8のようにエピタキシャル成長層17aの上面と接触するように設けられてもよいし、図9のようにエピタキシャル成長層17aの上側のリセス部分と接触するように設けられてもよい。ただし、ドレイン電極7及びソース電極8の下にn型不純物注入領域5,6が配設される構成の方が、ドレイン電極7及びソース電極8と2次元電子ガス11との間の抵抗を低減することができるため、トランジスタの大電流化及び高出力化に有利である。
なお、図8の構成は、図3に示したn型不純物のイオン注入を省略することなどによって形成できる。また、図9の構成は、図3に示した工程の代わりに、例えばCl系のエッチングガスを用いてエピタキシャル成長層17aの上部を選択的に除去する工程を行うことなどによって形成できる。なお、上述した各変形例は、互いに組み合わせて実施することもできる。
さて、ヘテロ接合電界効果型トランジスタの製造方法について、図6の工程の続きから説明する。図6の工程の後には、エピタキシャル成長層17aへのイオン注入による高抵抗化と放熱効率とを向上するために、製造用半導体基板1を薄肉化によって除去する。しかしながら、エピタキシャル成長層17aの厚さが10μm程度になると、その強度が低くなるため、エピタキシャル成長層17aが、分割、接合、剥離工程の間に破損などによって不良となってしまうことがある。特に製造用半導体基板1にSiを用い、エピタキシャル成長層17aにGaNを用いた場合は2つの材料の格子定数及び熱膨張係数の違いによりエピタキシャル成長層17aに応力が内在した状態になる。この状態下で、製造用半導体基板1を除去するとGaNに内在する応力により、エピタキシャル成長層17aが破損することがある。以下では製造用半導体基板1を薄膜化によって除去する例を示すが、エピタキシャル成長層17aの破損が抑制されるのであれば、薄膜化以外の方法を用いてもよい。
図10に示すように、製造用半導体基板1上に形成された半導体素子上に接着保護層18を塗布形成する。ここで、半導体素子は、上記のエピタキシャル成長層17a上に形成されたドレイン電極7、ソース電極8、ゲート電極9、表面保護膜10等を含む。接着保護層18は、後工程において薄肉化された膜の強度を補強する層である。半導体素子が、エアブリッジ構造のような中空構造の電極(図示せず)を含む高周波回路素子である場合、当該電極は後の剥離工程などで損傷しないように接着保護層18によって保護される。接着保護層18は、例えば、加熱硬化型樹脂または光硬化型樹脂と有機溶剤とからなる材料であって、化学処理で除去可能な材料からなる接着剤を含む。当該材料は、例えばアクリル樹脂、オレフィン樹脂、フェノール樹脂、ポリプロピレン樹脂、ポリエチレン樹脂、ポリエチレン樹脂等を含む。接着保護層18の塗布方法には、例えば、製造用半導体基板1の半導体素子が形成された主面上に、接着保護層18となる接着剤を乗せてから、製造用半導体基板1の面内の中心を基準にして高速回転させるスピンコート法が用いられる。接着保護層18の塗布厚は例えば5~8μmである。接着保護層18の塗布方法は、印刷法、スプレー法などであってもよい。塗布された接着保護層18を、ホットプレート等で90~120℃に加熱することによって、接着保護層18の溶剤成分を蒸発させ、接着保護層18を硬化させる。接着保護層18が光硬化性樹脂を含む場合には、乾燥させた接着保護層18を光照射して硬化させてもよい。
それから図11に示すように、これまで加工された半導体素子とは別に、支持基板21上に剥離層20を形成して第1構造体を形成する。剥離層20は、例えば、光照射されたときに吸収発熱し熱分解するようなカーボン材料からなる樹脂と有機溶剤とからなる接着剤を含む。剥離層20は、例えば、スピンコート法、印刷法、スプレー法などで塗布した後に加熱乾燥することによって形成される。支持基板21には、例えば無アルカリガラスやサファイヤガラスなどの、硬質かつ光透過性を持つウエハが用いられる。
また図11に示すように、接着保護層18上に接着層19を形成して第2構造体を形成する。本実施の形態1では、接着層19は、ウレタンアクリレート、アクリル樹脂アクリレート、エポキシアクリレート等の紫外線硬化性樹脂と有機溶剤等とからなる接着剤を含む。接着層19は、例えば、スピンコート法、印刷法、スプレー法などで塗布した後に加熱乾燥することによって形成される。
それから図12に示すように、第1構造体と第2構造体とを重ね合わせて、剥離層20と接着層19とを接触させる。その状態で、光透過性を持つ支持基板21側から紫外線照射して接着層19を樹脂硬化させることによって、第1構造体と第2構造体とを接着させて貼り合わせる。なお、接着層19は、紫外線硬化樹脂を含まなくてもよい。しかしながら本実施の形態1のように、接着層19が紫外線硬化樹脂を含む場合には、比較的短時間で接着層19の硬化が可能となるため、工程時間の短縮、及び、位置合わせのズレ抑制が期待できる。上記接着(貼り合わせ)の際、接着層19及び剥離層20に空気などが入ると、その部分が未接着部分となり接着強度を低下させる要因となる。このため、重ね合わせ後、接着前に、真空中で接着層19及び剥離層20を脱泡し、その後に接着を行うと、未接着部分を低減することができるので、接着強度の低下を抑制することができる。
以上により、半導体素子上に、接着保護層18、接着層19、剥離層20、支持基板21がこの順に配設された積層体が形成される。なお、この積層体の形成の順序は、以上に限ったものではない。例えば、半導体素子上に、接着保護層18、接着層19、剥離層20、支持基板21をこの順に形成することによって積層体を形成してもよい。
次に図13に示すように、製造用半導体基板1のエピタキシャル成長層17aと反対側(裏面)から研磨を含む薄肉化を行うことによって、製造用半導体基板1及びエピタキシャル成長層17aの製造用半導体基板1と隣接する部分を削る。これにより、製造用半導体基板1を除去するとともに、エピタキシャル成長層17aのうち界面不純物12が堆積している部分をある程度除去することができる。なお、製造用半導体基板1のみを除去してもよいが、バッファリーク電流を生じさせる界面不純物12もある程度除去しておくことが好ましい。
研磨前の製造用半導体基板1の厚さは例えば500μmであり、研磨後のエピタキシャル成長層17aの厚さは例えば数100nmである。製造用半導体基板1の研磨方法には、例えば、機械研磨、化学研磨、機械化学研磨等が用いられる。その後、例えば、RIE(リアクティブイオンエッチング)などのドライエッチングを用いてさらに薄肉化する。
次に図14に示すように、エピタキシャル成長層17aの製造用半導体基板1が除去された側の少なくとも一部にイオン注入を行うことによって、高抵抗化不純物注入層15を形成する。これにより、エピタキシャル成長層17aは図1のエピタキシャル成長層17となる。なお、高抵抗化不純物注入層15を形成するための高抵抗化にはイオン注入法を用いる。例えば、He,N,O,Mg,Ar,Ca,Fe,Zn,Sr,Ba等のイオンを、加速エネルギーを10~1000keVとし、ドーズ量を1×1011~1×1020cm-2として照射するイオン注入法を用いて高抵抗化を行う。本実施の形態1では、Arイオンを、加速エネルギーを100keVとし、ドーズ量を5×1014cm-2として注入する。
なお、図14においては、高抵抗化不純物注入層15は、エピタキシャル成長層17aの製造用半導体基板1が除去された下面にイオン注入を行うことによって形成されているが、これに限ったものではない。上述したように、製造用半導体基板1とバッファ層2とに格子定数の異なる材料を用いる場合には、エピタキシャル成長層17aに格子歪緩和層を挿入することがある。その場合、エピタキシャル成長中にプロセスの中断が入ることになり、条件によっては、その中断で生じる界面(成長中断界面)でも不純物の凝集が発生する可能性がある。このような場合には、図13の工程でバッファ層2もある程度除去して、バッファ層2及びチャネル層3の界面に高抵抗化不純物注入層15を形成してもよい。または、バッファ層2を除去して、チャネル層3のバッファ層2が除去された側(裏面)に高抵抗化不純物注入層15を形成してもよい。
高抵抗化不純物注入層15は、X線回折分析において、欠陥生成に起因するエピタキシャル成長層17及び半導体基板16以外のピークが検出される状態となっている。または、高抵抗化不純物注入層15は、断面透過電子顕微鏡観察において、注入領域の表面から300nm以内の領域であり、当該領域は、非イオン注入領域に対して点欠陥や線欠陥、積層欠陥、体積欠陥の密度が10倍以上増加した状態となっている。そして、高抵抗化不純物注入層15の電気抵抗率は、非イオン注入領域の一部よりも高い状態となっている。なお、点欠陥の増加量は、ラザフォード後方散乱のチャネリング法によって評価されてもよい。
なお、本実施の形態1ではバッファ層2に直接イオン注入を行ったが、イオン注入されたイオン原子の濃度は、半導体層のイオン注入された面から一定深さの領域でピークを持つ。そこで、エピタキシャル成長層17aの製造用半導体基板1が除去された側の少なくとも一部に図示しない絶縁膜を成膜し、当該絶縁膜の成膜後に高抵抗化不純物注入層15を形成してもよい。このような構成によれば、バッファ層2の裏面近傍にArイオンなどのイオン濃度のピークを形成することができる。なお、絶縁膜は、例えば、PECVD等で成膜された数nm~数十nmのSiN膜であってもよい。イオン濃度のピークはイオン注入の加速エネルギーによって制御することもできる。イオン注入の後はSiN膜をフッ酸処理等によって除去してもよい。また、絶縁膜の形成の有無に関わらず、イオン注入によってエピタキシャル成長層17の高抵抗化不純物注入層15が形成された側(裏面)から、高抵抗化不純物注入層15のうちイオン濃度(不純物濃度)が最も高い部分まで除去してもよい。このような構成によれば、エピタキシャル成長層17aの裏面側の比較的抵抗の低い領域や界面不純物12を除去することができる。このように比較的抵抗の低い領域が除去された構成は、除去されていない構成に比べてトランジスタの寄生容量を低減でき、特性を高めることができる。また、高抵抗化不純物注入層15形成後に、ダイシングにより複数の半導体素子を切り分けてもよい。
次に図15に示すように、エピタキシャル成長層17の高抵抗化不純物注入層15が形成された側(裏面)に、エピタキシャル成長層17と材質が異なる半導体基板16を接合する。本実施の形態1では半導体基板16として、例えばシリコン基板上に厚さ100μmのダイヤモンド層を形成し、当該ダイヤモンド層の表面粗さ(例えば二乗平均平方根粗さRq)を精密研磨によって1nm以下にした基板が用いられる。なお、全ての製造用半導体基板1を除去し、エピタキシャル成長層17の裏面全面に熱伝導率が高い半導体基板16を接合した場合には、熱抵抗を下げることができ、冷却効果を高めることができる。
エピタキシャル成長層17と半導体基板16との接合には、例えば常温接合が用いられる。具体的には、真空チャンバー内で、エピタキシャル成長層17の研磨面と半導体基板16側のダイヤ接合面とにアルゴンイオンビームを照射して、それら表面の酸化物除去(清浄化)を行う。その後、酸化物除去された表面同士の位置合わせを行い、当該表面同士を接触させた状態において真空中で加圧することによって常温接合が行われる。
その後、以下に説明する工程によって、これまでの工程によって形成された構造体から支持基板21、剥離層20、接着層19、接着保護層18を剥離(除去)する。
まず図16に示すように、剥離層20を光照射して加熱分解することによって、剥離層20及び支持基板21を剥離する。本実施の形態1では、これまでの工程によって形成された構造体に対し、支持基板21側からの光照射を行うことによって、剥離層20の樹脂を加熱分解して剥離層20とともに支持基板21を剥離する。光照射には、例えば剥離層20全面をスキャンするレーザーが用いられる。剥離層20にレーザーを照射することで、剥離層20のカーボンなどが光を吸収し加熱されて熱分解される。その結果、支持基板21と接着層19との間の密着力(密着度、接着力、接着度)が低下するため、剥離層20及び支持基板21を容易に剥離することができる。
次に図17に示すように、接着層19を加熱処理によって剥離する。接着層19は接着保護層18と強固に接着されているため、粘着テープを用いて接着層19を剥離することはできない。そこで、接着層19と接着保護層18との密着力を低下させて剥離するために加熱処理を行う。この加熱処理により、接着層19及び接着保護層18から有機成分がガスとして放出し、接着層19と接着保護層18との密着力が低下するため、接着層19を剥離することができる。
なお、加熱処理の温度は、接着保護層18を形成した硬化温度以上であってもよい。例えば、ホットプレートを用いて90℃での硬化された接着保護層18を、200℃に設定されたホットプレート上で10分間加熱すると、容易に接着層19を剥離することができる。ここで、接着層19を剥離するための加熱温度が150℃より低い場合には、ガスの放出が少ないため、上記密着力は大きくは低下せず、接着層19の剥離に大きな力が必要になる。逆に、接着層19を剥離するための加熱温度が220℃を大きく超えると、半導体素子の反りなどの変形が発生し、後の剥離工程での破損、クラックの原因となる。このため、接着層19を剥離するための加熱温度は例えば170~220℃が好ましい。加熱処理後、接着層19に粘着テープを貼り付けてピールすることで、接着層19を簡単に、かつ残渣もなく剥離することができる。
最後に接着保護層18を化学処理によって剥離する。剥離は、例えば、アルカリ性、酸性、有機溶剤等の剥離液に、接着保護層18を浸漬して分解することにより行われる。接着保護層18の除去後、半導体素子を洗浄及び乾燥することによって図1に示したヘテロ接合電界効果型トランジスタの構成が形成される。この後、配線やバイアホール等の形成工程を経て、半導体デバイスとしてのヘテロ接合電界効果型トランジスタが完成する。
<実施の形態1のまとめ>
図18は、本実施の形態1と関連するヘテロ接合電界効果型トランジスタ(以下「関連トランジスタ」)における不純物濃度の分布を、二次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)により実測した結果を示す図である。なお、関連トランジスタは、製造用半導体基板1に対応する基板と、高抵抗化不純物注入層15がないエピタキシャル成長層17aに対応するエピタキシャル成長層とを備える。図18には、ドナー型不純物であるSiと、アクセプタ型不純物であるCの濃度分布とが示されている。横軸はエピタキシャル成長層の上面からの深さを表し、縦軸は濃度を表している。
図18において、基板とエピタキシャル成長層との界面の位置(深さが約1.4μmの位置)で、Si及びCが偏析を起こして凝集していることが示されている。当該界面では、ドナー型不純物(Si)のピーク濃度が、アクセプタ型不純物(C)のピーク濃度よりも、2桁程度大きくなっている。
図19は、C及びSiのピーク濃度の差と、バッファリーク電流の大きさとの関係を示す図である。図19には、Siのピーク濃度がCのピーク濃度よりも大きくなると、バッファリーク電流が増大することが示されている。このため、上記のように、ドナー型不純物(Si)のピーク濃度が、アクセプタ型不純物(C)のピーク濃度よりも、2桁程度大きい場合には、界面でのバッファリーク電流が比較的大きくなる。なお、不純物の凝集は、基板をエピタキシャル成長炉に導入するまでの大気搬送に由来する不純物や、エピタキシャル成長層を成長させるときの雰囲気に由来する不純物が取り込まれた結果として生じると考えられる。
以上のことに鑑みて、本実施の形態1では、エピタキシャル成長層17aの製造用半導体基板1が除去された側の少なくとも一部に、Arのようなアクセプタ型不純物のイオン注入を行う。このイオン注入によって形成される高抵抗化不純物注入層15は、ドナー型不純物のピーク濃度とアクセプタ型不純物のピーク濃度との差異を低減し、電気抵抗を高くする。このような構成によれば、バッファリークを抑制することができ、トランジスタ特性を向上することができる。
なお、図1においては、高抵抗化不純物注入層15は、半導体基板16とバッファ層2との界面のみに配設されているがこれに限ったものではない。例えば、上述したように、格子歪緩和層を挿入した場合などには、高抵抗化不純物注入層15は、バッファ層2とチャネル層3との界面などに配設されてもよい。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
1 製造用半導体基板、15 高抵抗化不純物注入層、16 半導体基板、17,17a エピタキシャル成長層。

Claims (5)

  1. 窒化物半導体エピタキシャル層と、
    前記窒化物半導体エピタキシャル層と接合され、前記窒化物半導体エピタキシャル層と材質が異なる半導体基板と
    を備え、
    前記窒化物半導体エピタキシャル層は、前記半導体基板側にイオン注入領域である不純物領域を有し、
    前記不純物領域は、前記窒化物半導体エピタキシャル層のうち前記不純物領域と隣接する部分よりも不純物濃度及び電気抵抗が高く、
    前記不純物領域のうち前記半導体基板側の部分は、前記不純物領域の残りの部分よりも前記不純物濃度が高い、半導体装置。
  2. 製造用半導体基板上に窒化物半導体エピタキシャル層を形成し、
    前記製造用半導体基板を除去、または、前記製造用半導体基板及び前記窒化物半導体エピタキシャル層の前記製造用半導体基板と隣接する部分を除去し、
    前記窒化物半導体エピタキシャル層の前記製造用半導体基板が除去された側の少なくとも一部にイオン注入を行うことによって不純物領域を形成し、
    前記不純物領域は、前記窒化物半導体エピタキシャル層のうち前記不純物領域と隣接する部分よりも不純物濃度及び電気抵抗が高く、
    前記窒化物半導体エピタキシャル層の前記不純物領域が形成された側から、前記不純物領域のうち前記不純物濃度が最も高い部分まで除去する、半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記窒化物半導体エピタキシャル層の前記製造用半導体基板が除去された側の前記少なくとも一部に絶縁膜を成膜し、
    前記絶縁膜の成膜後に前記不純物領域を形成する、半導体装置の製造方法。
  4. 請求項2に記載の半導体装置の製造方法であって、
    前記窒化物半導体エピタキシャル層の前記不純物領域が形成された側に、前記窒化物半導体エピタキシャル層と材質が異なる半導体基板を接合する、半導体装置の製造方法。
  5. 請求項1に記載の半導体装置である電界効果型トランジスタ。
JP2019211092A 2019-11-22 2019-11-22 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ Active JP7382804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019211092A JP7382804B2 (ja) 2019-11-22 2019-11-22 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019211092A JP7382804B2 (ja) 2019-11-22 2019-11-22 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2021082773A JP2021082773A (ja) 2021-05-27
JP7382804B2 true JP7382804B2 (ja) 2023-11-17

Family

ID=75966020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211092A Active JP7382804B2 (ja) 2019-11-22 2019-11-22 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JP7382804B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519262A (ja) 2004-01-22 2007-07-12 クリー インコーポレイテッド ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP2012178467A (ja) 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012243792A (ja) 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015072962A (ja) 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
WO2017077805A1 (ja) 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2017228577A (ja) 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法
JP2019169696A (ja) 2018-03-22 2019-10-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP2019528571A (ja) 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519262A (ja) 2004-01-22 2007-07-12 クリー インコーポレイテッド ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP2012178467A (ja) 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012243792A (ja) 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015072962A (ja) 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
WO2017077805A1 (ja) 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2017228577A (ja) 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法
JP2019528571A (ja) 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2019169696A (ja) 2018-03-22 2019-10-03 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021082773A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
TWI767741B (zh) 與工程基板整合之電力元件
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
US8487316B2 (en) Method of manufacturing an integrated semiconductor substrate structure with device areas for definition of GaN-based devices and CMOS devices
JP2009038344A (ja) 格子整合基板上への窒化物系光電子/電子デバイス構造体の形成
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
KR20200092381A (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
JP6771706B1 (ja) 窒化物半導体装置およびその製造方法
TW202018947A (zh) 具磊晶背側場板之場域管理式iii-v族場效裝置
TW201730921A (zh) 經設計之基材上之寬帶隙元件積體電路結構
TW201841211A (zh) 用於垂直功率元件之方法及系統
JP2019186316A (ja) トランジスタの製造方法
WO2019004469A1 (ja) 半導体素子基板の製造方法
JP7113554B2 (ja) 半導体素子の製造方法及び半導体基板
JP7382804B2 (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
CN115206811B (zh) 异质键合结构及制备方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
KR20140131681A (ko) 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
TWI852917B (zh) 用於工程基板上的整合裝置之方法
TWI825175B (zh) 發光元件之製造方法
JP2008066515A (ja) 半導体装置と半導体装置の製造法
TW202431381A (zh) 用於工程基板上的整合裝置之系統及方法
CN113178389A (zh) 氮化镓基器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7382804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150