TWI825175B - 發光元件之製造方法 - Google Patents

發光元件之製造方法 Download PDF

Info

Publication number
TWI825175B
TWI825175B TW108133567A TW108133567A TWI825175B TW I825175 B TWI825175 B TW I825175B TW 108133567 A TW108133567 A TW 108133567A TW 108133567 A TW108133567 A TW 108133567A TW I825175 B TWI825175 B TW I825175B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
single crystal
nitride layer
crystal gallium
Prior art date
Application number
TW108133567A
Other languages
English (en)
Other versions
TW202032813A (zh
Inventor
胡伯特 波諾
Original Assignee
原子能和可替代能源委員會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原子能和可替代能源委員會 filed Critical 原子能和可替代能源委員會
Publication of TW202032813A publication Critical patent/TW202032813A/zh
Application granted granted Critical
Publication of TWI825175B publication Critical patent/TWI825175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明關於一種製造一電子元件之方法，該方法包括以下連續步驟： a)將銦或鋁離子植入一第一單晶氮化鎵層之一上部部分中，使得該第一層之該上部部分成非晶形且維持該第一層之一下部部分的晶體結構；以及 b)對該第一層之該上部部分進行一固相再結晶退火，從而將該第一層之該上部部分轉變成一結晶質氮化銦鎵或氮化鋁鎵層。

Description

發光元件之製造方法
此申請案主張2018年9月18日申請之法國專利申請案第18/58391號之優先權權益，該申請案之內容在法律允許的最大程度內在此以其全文引用之方式併入。
本發明大體上關於基於半導體材料之發光元件及製造該等發光元件之方法。更確切言之，本發明針對製造基於氮化銦鎵(InGaN)或基於氮化鋁鎵(AlGaN)之發光元件的方法。
發光元件傳統上包含一個或複數個能夠將電信號轉換成光輻射的發光單元。每一發光單元可包含以下之堆疊：具有第一導電類型之第一半導體層，電連接至單元之陽極或陰極電極；主動層；及具有第二導電類型之第二摻雜半導體層，電連接至單元之陰極或陽極電極。在操作時，在單元之第一與第二半導體層之間施加電流。在此電流的作用下，主動層發射一波長範圍內之光輻射，該波長範圍基本上取決於該主動層之組成。
尤其提供其中主動層包含一個或複數個InGaN層或者一個或複數個AlGaN層的發光單元。在此類單元中，發射波長尤其取決於主動層之InGaN層中的銦濃度或取決於主動層之AlGaN層中的鋁濃度。更確切言之，在基於InGaN之發光單元中，當主動層之InGaN層中的銦濃度增加時，發射波長自藍光偏移至紅光。類似地，在基於AlGaN之發光單元中，當主動層之AlGaN層中的鋁濃度增加時，發射波長自藍光偏移至紫外光。
出現的問題是，在製造基於InGaN或基於AlGaN之發光單元的已知方法中，主動層之InGaN層中銦濃度之增加或主動層之AlGaN層中鋁濃度之增加導致主動層之結晶品質降級，此情形使得單元效能降級。此限制尤其是由主動層之InGaN或AlGaN層與下方基極層之間的晶格參數失配造成，該基極層通常由氮化鎵(GaN)形成，相較於主動層之InGaN層中的銦濃度或主動層之AlGaN層中的鋁濃度較高，該等失配皆更大。
因此，儘管在基於InGaN之發光單元中，理論上有可能藉由調整主動層之InGaN層中的銦濃度而覆蓋整個可見光譜，但實踐起來是困難的，或甚至不可能製造在主動層之InGaN層中具有高銦濃度的高效能元件。因此，在實踐中仍無法達成部分理論可用光譜。類似地，儘管在基於AlGaN之發光單元中，理論上有可能藉由調整主動層之AlGaN層中的鋁濃度而覆蓋介於藍光至紫外光之範圍內的較大光譜，但實踐起來是困難的，或甚至不可能製造在主動層之AlGaN層中或在包圍主動層之電荷載子注入層中具有高鋁濃度的元件，使得在實踐中仍無法達成部分理論可用光譜。
因此，一實施例提供一種電子元件製造方法，該方法包含以下連續步驟： a) 將銦或鋁離子植入一第一單晶氮化鎵層之一上部部分中，使得該第一層之該上部部分成非晶形且維持該第一層之一下部部分的晶體結構；以及 b) 對該第一層之上表面進行一固相再結晶退火，從而將該第一層之該上部部分轉變成一結晶質氮化銦鎵或氮化鋁鎵層。
根據一實施例，該方法在步驟b)之後進一步包含一步驟c)：藉由氣相磊晶在該第一層之該上表面上沉積一發光結構，該發光結構包含： - 具有一第一導電類型之一摻雜半導體層，覆蓋該第一層之該上表面； - 一主動層，覆蓋具有該第一導電類型之該上表面；以及 - 具有一第二導電類型之一摻雜半導體層，覆蓋該主動層之該上表面。
根據一實施例，在步驟a)及b)期間，一保護層覆蓋該第一層之該上表面。
根據一實施例，在步驟a)期間，植入條件經選擇，使得該第一層之該下部部分具有小於該第一層之厚度的五分之一的一厚度。
根據一實施例，在步驟a)期間，進行氮之一互補植入，以補償該第一層之該上部部分中的銦或鋁輸入。
根據一實施例，植入能量經選擇，使得銦及氮或鋁及氮濃度分佈在該第一層之該上部部分與該下部部分之間的界面處實質上重疊。
根據一實施例，在步驟b)處，該固相再結晶退火在介於300至1,200℃之範圍內的一溫度下進行。
根據一實施例，在步驟a)及b)期間，該第一層擱置在一絕緣層上，該絕緣層擱置在一支撐基板上。
根據一實施例，步驟a)包含：一第一步驟，將銦或鋁離子植入在該第一層之該表面的第一及第二部分；接著為一第二步驟，將銦或鋁僅離子植入在該第一層之該表面的該第二部分上。
根據一實施例，步驟c)在該第一層之該表面的該第一及第二部分上同時進行。
根據一實施例，該電子元件為一發光元件。
根據一實施例，該電子元件為一光電轉換元件。
根據一實施例，該電子元件為一HEMT電晶體。
將結合附圖，在特定實施例之以下非限制性描述中詳細論述前述及其他特徵及優點。
在不同圖式中，相同元件由相同元件符號表示。確切言之，不同實施例共同的結構及/或功能元件可由相同元件符號表示，並且可具有相同的結構、尺寸及材料性質。
為清楚起見，僅展示且詳述對於理解所描述實施例有用的彼等步驟及元件。確切言之，未詳述製造所描述發光元件之主動層的確切組成及方法，所描述實施例與基於InGaN或基於AlGaN之發光元件的此類主動層之常見實施例相容，用於進行在熟習此項技術者之能力內的可為必要的調整。此外，未詳述發光單元之陽極及陰極半導體層上接觸鍍金屬之形成以及分離相鄰發光單元之可能周邊絕緣結構之形成，所描述實施例與該等元件之常見形成相容。
在本發明中，使用術語「連接(connected)」來表示電路元件之間除導體外無中間元件的直接電連接，而使用術語「耦接(coupled)」來表示電路元件之間可為直接或可經由一或多個其他元件的電連接。
在以下描述中，除非另外指定，否則當提及限定絕對位置之術語(諸如術語「前面」、「後面」、「頂部」、「底部」、「左」、「右」等)或限定相對位置之術語(諸如術語「在…上方」、「在…下方」、「上部」、「下部」等)或提及限定方向之術語(諸如術語「水平」、「垂直」等)時，係參考圖式之定向，應理解，在實踐中，所描述元件可以其他方式定向。
術語「約」、「大致上」、「實質上」及「大約」在本文中用於表示所論述值之正負10%、較佳正負5%的容許度。
第1圖至第6圖為圖示根據第一實施例之發光元件製造方法之一實例的連續步驟的橫截面視圖。
第1圖圖示一初始結構，該初始結構包含：支撐基板101，該支撐基板例如由藍寶石或矽形成；絕緣層103，該絕緣層例如由氧化矽形成，該絕緣層覆蓋支撐基板101之上表面；及單晶氮化鎵(GaN)層105，該單晶氮化鎵層覆蓋層103之上表面。絕緣層103之下表面及上表面例如分別與基板101之上表面及GaN層105之下表面接觸。
第1圖之堆疊可藉由轉移方法獲得，該方法包含以下步驟： - 藉由例如氣相磊晶在生長基板(未圖示)之一表面上形成單晶GaN層105； - 在GaN層105的與生長基板相反的表面(第1圖中層105之下表面)上形成氧化矽層103a； - 在支撐基板101之一表面(第1圖中之上表面)上形成氧化矽層103b； - 將包含生長基板、GaN層105及氧化矽層103a之總成轉移至包含支撐基板101及氧化矽層103b之總成上，以藉由直接膠合或分子鍵結而使層103a的與GaN層105相反的表面與層103b的與支撐基板101相反的表面接觸且黏合；以及 - 移除生長基板，使得能夠接近GaN層105的與層103a相反的表面。
較佳地，用於形成第1圖之堆疊的轉移方法是SMART CUT (商標名稱)類型方法，其中： - 初始形成於生長基板(未圖示)上的GaN層的厚度大於層105的厚度； - 自GaN層的與生長基板相反的表面將氫埋層植入GaN層；以及 - 生長基板之移除是藉由在氫埋層之位準分裂初始GaN層來進行，從而僅將GaN層配置在氫埋層的與生長基板相反的一側的部分(對應於第1圖之結構的層105)保留在支撐基板上。
使用SMART CUT類型方法之優點是能夠將具有高結晶品質及相對較輕應變的相對較薄GaN層105轉移至基板101之上表面上。
作為一實例，第1圖之堆疊是藉由與Amélie Dussaigne及David Sotta的標題為「利用新的基礎橋接綠色缺口(Bridging the green gap with a new foundation)」(www.compoundsemiconductor.net – 2017年7月)的文章中所描述的方法類似的方法獲得，修改之處為用單晶GaN供體基板代替文章中所提供的單晶InGaN供體基板。
在上述實例中，中間絕緣層103由層103a及103b之堆疊形成。作為一實例，層103之厚度介於100 nm至1 µm之範圍內，例如約500 nm。GaN層105之厚度例如介於10至500 nm之範圍內，並且較佳介於20至100 nm之範圍內。層103及層105例如實質上在支撐基板101之整個上表面上連續延伸。
第2圖圖示在GaN層105之上表面上沉積保護層107之步驟。層107例如與GaN層105之上表面接觸。層107例如實質上在GaN層105之整個上表面上延伸。層107之功能尤其為在層105之後續再結晶退火步驟(第4圖)期間防止或限制氮自GaN層105之外擴散，並且由此防止或限制層105之GaN的破裂。作為一實例，層107由氮化矽形成，例如由Sin N4 形成。層107之厚度例如介於5至500 nm之範圍內，並且較佳介於10至50 nm之範圍內。
第3圖圖示穿過保護層107將銦或鋁離子植入GaN層105中之步驟。第3圖之離子植入步驟能夠將銦或鋁引入GaN層105中，以修改該GaN層之組成，從而獲得InGaN層或AlGaN層。植入能量及植入劑量能夠界定新合金之濃度分佈。在此步驟期間，可提供氮之互補離子植入，以補償銦或鋁輸入且在新形成的合金之深度內保持化學計量比。植入能量及劑量經選擇，以獲得層105之上部部分105a之完全非晶化，並且保持層105之下部部分105b中的原始晶體基準。較佳地，下部基準單晶層105b之厚度相對較小，以允許在層105a之後續再結晶退火步驟期間消除可能的差排或其他晶體缺陷。作為一實例，下部基準單晶層105b的厚度小於原始層105的厚度的一半，例如小於原始層105的厚度的五分之一。作為一實例，下部基準單晶層105b的厚度介於2至100 nm之範圍內，較佳介於2至10 nm之範圍內。作為一實例，植入能量經選擇，使得氮及銦或氮及鋁濃度分佈在層105之下部單晶部分105b與上部非晶質部分105a之間的界面處實質上重疊，以界定晶體層105b與非晶質層105a之間的清晰界面。
第4圖圖示對在第1圖至第3圖之步驟結束時獲得的結構進行退火，以獲得層105之上部部分105a之固相再結晶的步驟。舉例而言，退火在介於300至1,200℃之範圍內，例如介於400至1,000℃之範圍內的溫度下進行。再結晶退火之持續時間例如介於1分鐘至10小時之範圍內。作為一實例，退火在大約400℃下進行大約1小時。在此步驟期間，獲得InGaN或AlGaN層105a之再結晶。晶體基準由下方單晶GaN層105b提供。新晶體層105a之銦或鋁的比例由前一步驟提供之離子植入劑量界定。
第5圖圖示移除保護層107以使得能夠接近結晶質InGaN或AlGaN層105a之上表面之步驟。
第6圖圖示例如藉由氣相磊晶自層105a之上表面恢復生長以形成實際發光結構之步驟。作為一實例，第6圖之步驟包含使具有第一導電類型(例如N型)之第一摻雜半導體層109在層105a之上表面上磊晶生長的步驟，接著為使發光主動層111在層105a之上表面上磊晶生長的步驟，接著為使具有第二導電類型(例如P型)之摻雜半導體層113在主動層111之上表面上磊晶生長的步驟。層109例如與層105a之上表面接觸。主動層111例如與層109之上表面接觸。電子障壁層(第6圖中未展示)可形成主動層111與層113之間的界面。層109例如由與層105a具有相同組成但非N型摻雜的InGaN合金或AlGaN合金形成。主動層111例如包含對應於多個量子井的限制構件。作為一實例，主動層111由交替的具有第一材料的半導體層與具有第二材料的半導體層形成，具有第一材料的每一層夾在具有第二材料的兩個層之間，第一材料之能帶間隙比第二材料之能帶間隙更窄，以界定多個量子井。在層105a由InGaN形成的情況下，第一材料可為InGaN，並且第二材料可為GaN或銦濃度小於第一材料之銦濃度的InGaN。在層105a由AlGaN形成的情況下，第一材料可為AlGaN，並且第二材料可為鋁濃度大於第一材料之鋁濃度的AlGaN。舉例而言，層113在層105a由InGaN形成的情況下為P型摻雜InGaN層，或在層105a由AlGaN形成的情況下為P型摻雜AlGaN層。
根據需要形成的發光元件的類型(獨立可控的多單元影像顯示元件、具有多個串聯或並聯連接的單元的照明元件、單一單元照明元件等)，可提供下一步驟(未展示)：尤其穿過第6圖之結構的層113及111蝕刻發光單元之垂直單體化溝槽。作為一變化形式，元件之基本單元的單體化可在第6圖的使發光結構磊晶生長之步驟之前達成。出於此目的，例如可在對層105之上部部分105a進行再結晶退火之後且在第6圖之沈積步驟之前，在層105中蝕刻垂直單體化溝槽。
關於第1圖至第6圖所描述的方法的優勢是：離子植入之步驟(第3圖)及固相再結晶退火之步驟(第4圖)使得能夠調整用作用於磊晶生長實際發光結構(亦即，包含層109、111及113之堆疊)之基底的層105a中的銦或鋁濃度。確切言之，此方法使得能夠自單晶GaN層105開始獲得具有相對較高銦濃度(例如大於10%)的結晶質InGaN層105a或具有相對較高鋁濃度(例如大於50%)的結晶質AlGaN層105a。基底晶體層105a之銦或鋁濃度可特定經選擇為接近主動層111之InGaN或AlGaN層的銦或鋁濃度。此情形使得能夠在實際發光結構之磊晶生長之後續步驟期間獲得所沉積層且尤其主動層111之良好晶體品質，包括當發光結構之各層的銦或鋁濃度較高時亦如此。
確切言之，在製造基於InGaN之發光元件的情況下，相較於上文所提及的文章「利用新的基礎橋接綠色缺口」及A. Even等人之標題為「增強鬆弛InGaN偽基板上生長之全InGaN異質結構之併入(Enhanced In incorporation in full InGaN heterostructure grown on relaxed InGaN pseudo-substrate)」(Applied Physics Letters 110, 262103 (2017))的文章中所描述之方法，此為一顯著優點，其中發光結構之磊晶生長自藉由氣相磊晶形成的銦濃度維持較低(大約4%)的單晶InGaN基板進行。
上述方法之另一優點為，由於基底層105a之組成藉由植入及固相再結晶而在事後進行調整，因此基底層105a具有不同銦或鋁濃度的發光單元可自同一原始單晶層105形成，此情形在上文所提及的文章中所描述的方法的情況下是不可能的。
第7圖至第12圖為圖示根據第二實施例之製造發光元件之方法的一實例的連續步驟之橫截面視圖。
在第二實施例中，需要形成包含複數個能夠在不同波長範圍內發光的發光單元的發光元件。下文將更具體地描述基於InGaN之元件的一實施例，該元件包含：第一單元B，能夠主要發射藍光，例如波長介於400至490 nm之範圍內的光；第二單元G，能夠主要發射綠光，例如波長介於490至570 nm之範圍內的光；及第三單元R，能夠主要發射紅光，例如波長介於570至710 nm之範圍內的光。修改此方法以形成包含至少兩個能夠在不同波長範圍內發光的單元的基於InGaN或基於AlGaN之任何發光元件將在熟習此項技術者之能力內。
第7圖圖示與第3圖之植入步驟相同或類似的第一植入步驟。此步驟之前為與第1圖及第2圖之步驟相同或類似的步驟(未再次展示)。在第7圖之步驟期間，所植入的銦對應於形成具有最小銦濃度之單元(亦即本實例中之單元B)所需的劑量。作為一實例，所植入的銦劑量經選擇，以在層105之上部部分105a中獲得大約5%的銦濃度。在元件之實質上整個表面上植入第一銦劑量，亦即不僅植入在單元B中，而且亦植入在單元G及R中。
第8圖圖示例如藉由沈積及蝕刻在保護層107之上表面上形成第一植入光罩201的步驟。光罩201之功能是在將銦植入單元G及R中之第二步驟期間保護單元B。作為一實例，光罩201實質上覆蓋單元B之整個上表面，並且並未覆蓋單元G及R之上表面。光罩201例如由包含與單元G及R相反的局部開口的氧化矽層形成，該氧化矽層之厚度例如介於500 nm至1 µm之範圍內，例如大約600 nm。
第8圖進一步圖示第二銦植入步驟，其與第7圖之步驟類似，但在該步驟期間僅向元件之單元G及R中植入，單元B由光罩201保護。考慮在第7圖之步驟期間已經植入的劑量，在此步驟期間，所植入的銦劑量對應於形成具有第二最低銦濃度之單元(亦即本實例中之單元G)所需的劑量。作為一實例，在第8圖之步驟期間植入的銦劑量經選擇，以在單元G及R中之層105之上部部分105a中獲得大約10%的銦濃度。作為一實例，在第8圖之植入步驟期間所涉及的植入劑量及能量實質上與第7圖之植入步驟期間所涉及的植入劑量及能量相同。
第9圖圖示例如藉由沈積及蝕刻在第7圖及第8圖之步驟結束時獲得的結構的上表面上形成第二植入光罩203之步驟。光罩203之功能是在銦植入單元R中之第三步驟期間保護單元G。作為一實例，光罩203實質上覆蓋單元B及G之整個上表面，並且並未覆蓋單元R之上表面。光罩203例如由與光罩201相同的材料形成，並且實質上具有與光罩201相同的厚度。
第9圖進一步圖示第三銦植入步驟，其類似於第7圖及第8圖之植入步驟，但在僅向元件之單元R中植入的期間，由光罩201及203保護單元B及G。考慮在第7圖及第8圖之植入步驟期間已經植入的劑量，在此步驟期間，所植入的銦劑量對應於形成具有最高銦濃度之單元(亦即本實例中之單元R)所需的劑量。作為一實例，在第9圖之步驟期間植入的銦劑量經選擇，以在單元R中之層105之上部部分105a中獲得大約15%的銦濃度。作為一實例，在第9圖之植入步驟期間所涉及的植入劑量及能量實質上與第7圖及第8圖之植入步驟期間所涉及的植入劑量及能量相同。
第10圖圖示對在第7圖至第9圖之步驟結束時獲得的結構進行退火，以獲得層105之上部部分105a之固相再結晶的步驟。舉例而言，該退火在與上文關於第4圖所描述的條件相同或類似的條件中進行。在此步驟期間，獲得InGaN層105a之再結晶。晶體基準由下方單晶GaN層105b提供。新晶體層105a之銦或鋁的比例由先前步驟期間提供之離子植入劑量界定。因此，層105a中之銦濃度在單元R中高於在單元G中，並且在單元G中高於在單元B中。
第11圖圖示例如藉由蝕刻移除植入光罩201及203以及保護層107，以允許接近實質上在元件之整個表面上的結晶質InGaN層105a之上表面的步驟。
第11圖進一步圖示自層105a之上表面蝕刻垂直溝槽205之步驟，該等垂直溝槽對元件之單元B、G及R橫向定界且使該等單元彼此隔離。在所展示實例中，溝槽205完全穿過層105，並且在層103之上表面上停止。
第12圖圖示例如藉由氣相磊晶自層105a之上表面恢復生長以形成單元B、G及R之發光結構的步驟。作為一實例，如在第6圖之實例中，發光結構之形成包含：使具有第一導電類型(例如N型)之第一摻雜半導體層109在層105a之上表面上磊晶生長的步驟；接著為使發射主動層111在層105a之上表面上磊晶生長的步驟；接著為使具有第二導電類型(例如P型)之摻雜半導體層113在主動層111之上表面上磊晶生長的步驟。
在此實例中，單元B、G及R之發光結構在相同氣相磊晶生長條件下同時形成。事實上，種子層105a中之銦濃度在元件之不同單元中不同的唯一事實使得能夠在不同單元之主動層中獲得不同銦濃度，並且由此在不同單元中獲得不同發射波長。
作為一變化形式(未展示)，發光堆疊可在元件之整個表面上持續生長，並且隨後可僅在發光堆疊生長之後，蝕刻穿過層113、111且可能穿過層109及105之垂直溝槽，該等垂直溝槽對元件之單元B、G及R橫向定界且使該等單元彼此隔離，而非如上文所描述在發光結構生長之前形成不同單元之單體化溝槽205。
已描述各種實施例及變化形式。熟習此項技術者應理解，此等各種實施例及變化形式的某些特徵可組合，並且熟習此項技術者將想到其他變化形式。確切言之，所描述實施例不限於作為描述中之實例所提及的數值。
此外，儘管在本文中僅描述發光元件之實施例，但所描述方法可用於形成光電二極體、HEMT (「高電子移動性電晶體」)或更一般而言基於氮化銦鎵或基於氮化鋁鎵之任何電子組件。
101:支撐基板 103:絕緣層 103a:氧化矽層 103b:氧化矽層 105:單晶氮化鎵層 105a:單晶氮化鎵層之上部部分 105b:單晶氮化鎵層之下部部分 107:保護層 109:第一摻雜半導體層 111:發光主動層 113:摻雜半導體層 201:第一植入光罩 203:第二植入光罩 205:垂直溝槽 B:單元 G:單元 R:單元
第1圖展示根據第一實施例之發光元件製造方法之一實例的一步驟；
第2圖展示根據第一實施例之發光元件製造方法之一實例的另一步驟；
第3圖展示根據第一實施例之發光元件製造方法之一實例的另一步驟；
第4圖展示根據第一實施例之發光元件製造方法之一實例的另一步驟；
第5圖展示根據第一實施例之發光元件製造方法之一實例的另一步驟；
第6圖展示根據第一實施例之發光元件製造方法之一實例的另一步驟；
第7圖展示根據第二實施例之發光元件製造方法之一實例的一步驟；
第8圖展示根據第二實施例之發光元件製造方法之一實例的另一步驟；
第9圖展示根據第二實施例之發光元件製造方法之一實例的另一步驟；
第10圖展示根據第二實施例之發光元件製造方法之一實例的另一步驟；
第11圖展示根據第二實施例之發光元件製造方法之一實例的另一步驟；以及
第12圖展示根據第二實施例之發光元件製造方法之一實例的另一步驟。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
101:支撐基板
103:絕緣層
105:單晶氮化鎵層
105a:單晶氮化鎵層之上部部分
105b:單晶氮化鎵層之下部部分
107:保護層

Claims (15)

  1. 一種製造一電子元件之方法，該方法包含以下連續步驟：a)將銦或鋁離子植入一第一單晶氮化鎵層(105)之一上部部分(105a)中，使得該第一單晶氮化鎵層(105)之該上部部分(105a)成非晶形且維持該第一單晶氮化鎵層(105)之一下部部分(105b)的晶體結構；以及b)對該第一單晶氮化鎵層(105)之該上部部分(105a)進行一固相再結晶退火，從而將該第一單晶氮化鎵層(105)之該上部部分(105a)轉變成一結晶質氮化銦鎵或氮化鋁鎵層。
  2. 如請求項1所述之方法，在步驟b)之後進一步包含一步驟c)：藉由氣相磊晶在該第一單晶氮化鎵層(105)之上表面上沉積一發光結構，該發光結構包含：- 具有一第一導電類型的一摻雜半導體層(109)，覆蓋該第一單晶氮化鎵層(105)之上表面；- 一主動層(111)，覆蓋具有該第一導電類型的該摻雜半導體層(109)之上表面；以及- 具有一第二導電類型的一摻雜半導體層(113)，覆蓋該主動層(111)之上表面。
  3. 如請求項1或2所述之方法，其中在步驟a) 及b)期間，一保護層(107)覆蓋該第一單晶氮化鎵層(105)之上表面。
  4. 如請求項1所述之方法，其中在步驟a)處，植入條件經選擇，使得該第一單晶氮化鎵層(105)之該下部部分(105b)具有小於該第一單晶氮化鎵層之厚度的五分之一的一厚度。
  5. 如請求項1所述之方法，其中在步驟a)期間，植入條件經選擇，使得該第一單晶氮化鎵層(105)之該下部部分(105b)具有介於2至10nm之範圍內的一厚度。
  6. 如請求項1所述之方法，其中在步驟a)期間，進行氮之一互補植入，以補償該第一單晶氮化鎵層(105)之上部部分(105a)中的銦或鋁輸入。
  7. 如請求項6所述之方法，其中植入能量經選擇，使得銦及氮或鋁及氮濃度分佈在該第一單晶氮化鎵層(105)之該上部部分(105a)與該下部部分(105b)之間的界面處重疊。
  8. 如請求項1所述之方法，其中在步驟b)處，該固相再結晶退火在介於300至1,200℃之範圍內的一溫度下進行。
  9. 如請求項1所述之方法，其中該固相再結晶退火在大約400℃下進行大約1小時。
  10. 如請求項1所述之方法，其中在步驟a)及b)期間，該第一單晶氮化鎵層(105)擱置在一絕緣層(103)上，該絕緣層擱置在一支撐基板(101)上。
  11. 如請求項1所述之方法，其中步驟a)包含：一第一步驟，將銦或鋁離子植入在該第一單晶氮化鎵層(105)之表面的第一及第二部分上；接著為一第二步驟，將銦或鋁僅離子植入在該第一單晶氮化鎵層(105)之表面的該第二部分上。
  12. 如請求項11所述之方法，在步驟b)之後進一步包含一步驟c)：藉由氣相磊晶在該第一單晶氮化鎵層(105)之上表面上沉積一發光結構，該發光結構包含：- 具有一第一導電類型的一摻雜半導體層(109)，覆蓋該第一單晶氮化鎵層(105)之上表面；- 一主動層(111)，覆蓋具有該第一導電類型的該摻雜半導體層(109)之上表面；以及- 具有一第二導電類型的一摻雜半導體層(113)，覆蓋該主動層(111)之上表面，其中步驟c)在該第一單晶氮化鎵層(105)之表面的該第一及第二部分上同時進行。
  13. 如請求項1所述之方法，其中該電子元件為一發光元件。
  14. 如請求項1所述之方法，其中該電子元件為一光電轉換元件。
  15. 如請求項1所述之方法，其中該電子元件為一HEMT電晶體。
TW108133567A 2018-09-18 2019-09-18 發光元件之製造方法 TWI825175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1858391A FR3086097B1 (fr) 2018-09-18 2018-09-18 Procede de fabrication d'un dispositif electroluminescent
FR1858391 2018-09-18

Publications (2)

Publication Number Publication Date
TW202032813A TW202032813A (zh) 2020-09-01
TWI825175B true TWI825175B (zh) 2023-12-11

Family

ID=65443941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133567A TWI825175B (zh) 2018-09-18 2019-09-18 發光元件之製造方法

Country Status (6)

Country Link
US (1) US11923477B2 (zh)
EP (1) EP3853882B1 (zh)
CN (1) CN112740363B (zh)
FR (1) FR3086097B1 (zh)
TW (1) TWI825175B (zh)
WO (1) WO2020058256A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0871208A2 (en) * 1997-04-09 1998-10-14 Hewlett-Packard Company Reduction threading dislocations by amorphization and recrystalization
JP2003347234A (ja) * 2002-05-27 2003-12-05 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物膜の製造方法
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
TW201521228A (zh) * 2013-11-07 2015-06-01 Epilight Technology Co Ltd 一種用於ｉｉｉ－ｖ族氮化物生長的襯底及其製備方法
TW201812921A (zh) * 2007-11-08 2018-04-01 美商應用材料股份有限公司 脈衝序列退火方法及其設備

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
US4494997A (en) * 1983-06-15 1985-01-22 Westinghouse Electric Corp. Ion implant mask and cap for gallium arsenide structures
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US20030180980A1 (en) * 2001-12-21 2003-09-25 Tal Margalith Implantation for current confinement in nitride-based vertical optoelectronics
US7341628B2 (en) * 2003-12-19 2008-03-11 Melas Andreas A Method to reduce crystal defects particularly in group III-nitride layers and substrates
JP2009239315A (ja) * 2009-07-17 2009-10-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
CN103329273B (zh) * 2011-01-17 2016-03-09 富士通株式会社 半导体装置及其制造方法
US9773898B2 (en) * 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
WO2018034840A1 (en) * 2016-08-18 2018-02-22 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0871208A2 (en) * 1997-04-09 1998-10-14 Hewlett-Packard Company Reduction threading dislocations by amorphization and recrystalization
JP2003347234A (ja) * 2002-05-27 2003-12-05 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物膜の製造方法
TW201812921A (zh) * 2007-11-08 2018-04-01 美商應用材料股份有限公司 脈衝序列退火方法及其設備
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
TW201521228A (zh) * 2013-11-07 2015-06-01 Epilight Technology Co Ltd 一種用於ｉｉｉ－ｖ族氮化物生長的襯底及其製備方法

Also Published As

Publication number Publication date
FR3086097A1 (fr) 2020-03-20
CN112740363B (zh) 2022-05-24
US11923477B2 (en) 2024-03-05
US20210320221A1 (en) 2021-10-14
EP3853882B1 (fr) 2022-10-26
FR3086097B1 (fr) 2020-12-04
WO2020058256A1 (fr) 2020-03-26
TW202032813A (zh) 2020-09-01
CN112740363A (zh) 2021-04-30
EP3853882A1 (fr) 2021-07-28

Similar Documents

Publication Publication Date Title
JP6224625B2 (ja) 異種基板を有するｉｉｉ族窒化物デバイスに適するバッファ層構造
JP5670700B2 (ja) 集積半導体基板構造およびその製造方法
JP5807015B2 (ja) 発光素子の製造方法
US7728338B2 (en) Nitride semiconductor light emitting device and fabricating method thereof
US10312360B2 (en) Method for producing trench high electron mobility devices
US7138291B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
US20080173895A1 (en) Gallium nitride on silicon with a thermal expansion transition buffer layer
US10573516B2 (en) Methods for integrated devices on an engineered substrate
US6211095B1 (en) Method for relieving lattice mismatch stress in semiconductor devices
TW201125162A (en) Photonic device and method of making the same
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
KR20140021482A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
TWI825175B (zh) 發光元件之製造方法
KR20090131838A (ko) 발광 소자 및 그 제조 방법
JPWO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2999591B2 (ja) 高純度の真性層を有するＧａＡｓ素子の製造方法
JP7382804B2 (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
TWI250667B (en) Method for the production of a number of optoelectronic semiconductor-chips and optoelectronic semiconductor-chips
US20080061302A1 (en) Light emitting diode and method of fabricating the same
KR101730368B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR20070096265A (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 질화물 반도체 발광소자
KR20120029703A (ko) 질화물계 반도체 소자 및 그 제조 방법