JP2012074544A - 半導体素子および半導体素子の作製方法 - Google Patents

Abstract

【課題】ノーマリーオフ動作型の半導体素子を複雑な工程を経ることなく作製する方法を提供する。
【解決手段】半導体素子の作製方法が、下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層を形成する工程と、チャネル層の上に、少なくともＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を形成する工程と、障壁層の表面の、ソース電極およびドレイン電極の形成予定個所に対し、ソース電極およびドレイン電極を形成する工程と、障壁層の表面の、ゲート電極の形成予定個所に対し、アルゴンプラズマ処理または酸素プラズマ処理を施す工程と、プラズマ処理工程を経たゲート電極の形成予定個所にゲート電極を形成する工程と、を備えるようにする。
【選択図】図１

Description

本発明は、III族窒化物半導体により構成される多層構造エピタキシャル基板を用いた半導体素子、およびその作製方法に関する。

III族窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。

ＨＥＭＴ素子用基板の下地基板として、例えばシリコンやＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、二次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。

このようなＨＥＭＴ素子あるいはその作製に用いる多層構造体であるＨＥＭＴ素子用基板を実用化するには、電力密度の増大、高効率化などといった性能向上に関連する課題、ノーマリーオフ動作化など機能性向上に関連する課題、高信頼性や低価格化といった基本的な課題、など様々な課題を解決する必要がある。各々の課題につき、活発な取組みがなされている。

例えば、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２参照）。二次元電子ガス濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。

また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、非特許文献３参照）。

ノーマリーオフ動作化についていえば、電子デバイス、特に電力制御を担うパワー半導体デバイスは一般に、フェールセーフの観点から、ノーマリーオフ動作、すなわち、外部から電気信号が入力されていない状態で導通阻止状態となる動作を行うことが望ましい。一方で、III族窒化物半導体からなるＨＥＭＴ素子は、前述のようにヘテロ界面に生成する二次元電子ガスを利用するデバイスであるので、元来、ノーマリーオフ動作よりもむしろノーマリーオン動作においてこそ優れた導通特性、つまりは低いオン抵抗を示すものである。III族窒化物半導体からなるＨＥＭＴ素子のノーマリーオフ動作を実現させる手法としては、以下のものが公知である。

例えば、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成したショットキーゲート構造型の窒化物ＨＥＭＴ素子について、（１）ＡｌＧａＮ障壁層の厚さを薄くすることによりゲート閾値電圧（以下、単に閾値電圧ともいう）を正方向の値へシフトさせ、ひいてはノーマリーオフ動作化を達成する方法（例えば非特許文献４参照）や、（２）ゲート電極の直下のみにリセスエッチングを施す方法（例えば非特許文献５参照）などが公知である。

あるいは、（３）リセスゲート構造型のＨＥＭＴ素子においてショットキー接合に代えて絶縁層を介したＭＩＳ（金属−絶縁体−半導体）構造を採用する態様（例えば非特許文献６および非特許文献７参照）や、（４）ＭＩＳ型のゲート構造を用いた反転チャネル構造のＨＥＭＴ素子を作製する態様なども公知である（例えば非特許文献８参照）。

また、（５）障壁層表面のゲート電極形成位置へのフッ素プラズマ処理と、ゲート電極形成後の５００℃以下でのアニール処理とを施すことによってノーマリーオフ動作化を実現する態様（例えば、非特許文献９参照）や、（６）フッ素プラズマ処理とゲートリセス構造の形成とを組み合わせることによってノーマリーオフ動作化を実現する態様（例えば、非特許文献１０参照）も公知である。このようなフッ素プラズマ処理によるノーマリーオフ動作化は、プラズマ処理によって電気陰性度が高いフッ素イオンを障壁層に存在させた結果、チャネル層内の二次元電子ガスが枯渇することで、実現されるものと考えられている。

さらには、（７）チャネル層を、全III族元素におけるＡｌのモル分率を０．３以下としたＡｌＧａＮにて形成するとともに、障壁層を所定の組成範囲内のＩｎＡｌＧａＮにて形成することで、二次元電子ガス濃度が２×１０¹³／ｃｍ²以上であり、ノーマリーオフ動作が可能なＨＥＭＴ素子を実現する態様も公知である（例えば、特許文献１参照）。

国際公開第２００９／１１９３５７号

"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005), pp.4896-4901. "Gallium Nitride Based High Power Heterojuncion Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), pp.552-559. "Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, pp.673-676. "Non-Recessed-Gate Enhancement-Mode AlGaN/GaN High Electron Mobility Transistors with High RF Performance", Akira ENDOH, Yoshimi YAMASHITA, Keiji IKEDA, Masataka HIGASHIWAKI, Kohki HIKOSAKA, Toshiaki MATSUI, Satoshi HIYAMIZU and Takachi MIMURA, Japanese Journal of Applied Physics Vol. 43, No. 4B, 2004, pp.2255-2258. "Recessed-Gate Structure Approach Toward Normally Off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications", Wataru Saito, Yoshiharu Takada, Masahiko Kuraguchi, Kunio Tsuda, and Ichiro Omura, IEEE Trans. Electron Devices, 53, (2006), pp.356-362. "Enhancement-Mode GaN MIS-HEMTs With n-GaN/i-AlN/n-GaN Triple Cap Layer and High-κ Gate Dielectrics", Masahiro Kanamura, Toshihiro Ohki, Toshihide Kikkawa, Kenji Imanishi, Tadahiro Imada, Atsushi Yamada, and Naoki Hara, IEEE Electron Device Lett., 31,(2010), pp.189-191. "A Normally-off GaN FET with High Threshold Voltage Uniformity Using A Novel Piezo Neutralization Technique", K. Ota, K. Endo, Y. Okamoto, Y. Ando, H. Miyamoto, and H. Shimawaki, IEEE IEDM2009 Tech. Digest, pp.1-4. "Over 100A Operation normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate with high-breakdown voltage", Hiroshi Kambayashi, Yoshihiro Satoh, Shinya Oomoto, Takuya Kokawa, Takehiro Nomura, Sadahiro Kato, Tat-sing Pawl Chow, Solid-State Electronics 54, (2010), pp.660-664. "High-Performance Enhancemen-Mode AlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment", Yong Cai, Yuang Zhou, Kevin J. Chen, and Kei May Lau, IEEE ELECTRON DEVICE LETTERS, VOL.26, NO.7, JULY 2005, pp.435-437. "High-Performance E-Mode AlGaN/GaN HEMTs", T. Palacios, C.-S. Suh, A. Chakraborty, S. Keller S. P. DenBaars, and U. K. Mishra, IEEE ELECTRON DEVICE LETTERS, VOL.27, NO.6, JUNE 2006, pp.428-430.

上述した、ＨＥＭＴ素子をノーマリーオフ動作化するための態様のうち、（１）〜（６）については、製造プロセスが煩雑であったり、十分に低いオン抵抗が得られない、という問題がある。

例えば、（１）の場合、障壁層の薄層化に伴い二次元電子ガス濃度が低下するため、窒化物ＨＥＭＴ素子の本来的な特長である低いオン抵抗を得ることができなくなる。これは、障壁層を薄くするに伴って障壁層の表面とチャネル部との距離が近づいた結果として、表面準位ポテンシャルが電荷生成に寄与するようになるためや、ピエゾ分極の効果が小さくなるためであると考えられる。

（２）の方法については、リセス加工のプロセスが追加されるため工程が煩雑化する。デバイス製造プロセスにおける再現性を確保する（一定品質のデバイスを安定的に製造できるようにする）ためには、リセス加工に高い精度が要求される。

（３）および（６）の態様については、リセス加工や絶縁膜形成のプロセスが追加されるため工程が煩雑化する。デバイス製造プロセスにおける再現性を確保する（一定品質のデバイスを安定的に製造できるようにする）ためには、リセス加工に高い精度が要求される。

（４）の態様については、ＭＩＳゲート構造を形成する工程が必要となる。また、反転ＭＩＳチャネル構造における電子の移動度は２００ｃｍ²／Ｖｓ以下と低いため、ノーマリーオフ動作化が実現されたとしても、ＨＥＭＴ素子の性能自体は劣化してしまう。

（５）および（６）の態様については、フッ素を取り扱うために、排ガス処理のための特殊な除外装置が必要であり、設備コストが高くなるという問題がある。また、（５）および（６）の態様は、プラズマ処理と他の処理とを組み合わせることによって初めてノーマリーオフ動作化が実現されるのでプロセスが煩雑である、という点で共通する。

本発明は、上記課題に鑑みてなされたものであり、ノーマリーオフ動作型の半導体素子、および当該半導体素子を複雑な工程を経ることなく作製する方法を提供することを目的とする。

上記課題を解決するため、請求項１の発明は、半導体素子の作製方法であって、下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、前記チャネル層の上に、少なくともＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、前記障壁層の表面の、ソース電極およびドレイン電極の形成予定個所に対し、ソース電極およびドレイン電極を形成する第１電極形成工程と、前記障壁層の表面の、ゲート電極の形成予定個所に対し、アルゴンプラズマ処理または酸素プラズマ処理を施すプラズマ処理工程と、前記プラズマ処理工程を経た前記ゲート電極の形成予定個所にゲート電極を形成する第２電極形成工程と、を備えることを特徴とする。

請求項２の発明は、請求項１に記載の半導体素子の作製方法であって、前記プラズマ処理における出力が１．５ｋＷ以上であり、真空度が４００ｍｔｏｒｒ以下であり、処理時間が１０分以上である、ことを特徴とする。

請求項３の発明は、半導体素子であって、下地基板と、前記下地基板の上に形成されてなり、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、前記チャネル層の上に形成されてなり、少なくともＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、を備え、前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、アルゴン原子または酸素原子が導入されてなることにより、閾値電圧が正となっている、ことを特徴とする。

請求項４の発明は、請求項３に記載の半導体素子であり、前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、アルゴン原子が導入されてなり、前記界面におけるアルゴン原子の濃度が６．０×１０¹⁹atoms/cc以上である、ことを特徴とする。

請求項５の発明は、請求項３に記載の半導体素子であり、前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、酸素原子が導入されてなり、前記界面における酸素原子の濃度が１．０×１０²¹atoms/cc以上である、ことを特徴とする。

請求項１ないし請求項５の発明によれば、フッ素プラズマ処理を行う態様よりも容易に、しかも当該態様によって得られるものよりも特性の優れたノーマリーオフ動作型のＨＥＭＴ素子を、実現することができる。

本発明の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。 界面ＩにおけるＡｒ原子あるいはＯ原子の濃度と、ＨＥＭＴ素子１０の閾値電圧と評価した結果を示す図である。

＜ＨＥＭＴ素子の構成＞
図１は、本発明の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。ＨＥＭＴ素子１０は、基板１と、バッファ層２と、チャネル層３と、障壁層５とが積層形成された構成を有する。バッファ層２と、チャネル層３と、障壁層５とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される（詳細は後述）のが好適な一例である。以降においては、基板１と、バッファ層２と、チャネル層３と、障壁層５とが積層形成された積層構造体を、エピタキシャル基板１０Ａとも称することとする。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。

以降においては、各層の形成にＭＯＣＶＤ法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、ＭＢＥ、ＨＶＰＥ、ＬＰＥなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。

基板１は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶６Ｈ−ＳｉＣ基板を用いるのが好適な一例であるが、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどからなる基板を用いる態様であってもよい。

また、バッファ層２は、その上に形成されるチャネル層３と障壁層５との結晶品質を良好なものとするべく、ＡｌＮにて数百ｎｍ程度の厚みに形成される層である。例えば、２００ｎｍの厚みに形成するのが好適な一例である。

チャネル層３は、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物にて、数μｍ程度の厚みに形成される層である。好ましくは、チャネル層３は、ｘ１＝０、０≦ｙ１≦０．３なる組成範囲をみたすように形成される。０．３＜ｙ１≦１とした場合には、チャネル層３自身の結晶性の劣化が顕著となり、電気特性が良好なエピタキシャル基板１０ＡさらにはＨＥＭＴ素子１０を得ることが困難となる。

一方、障壁層５は、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ただし、ｘ２＋ｙ２＋ｚ２＝１）なる組成のIII族窒化物にて、数十ｎｍ以下の厚みに形成される層である。好ましくは、障壁層５は、ｘ２＝０、０≦ｙ２≦１なる組成範囲をみたすように形成される。

また、ＨＥＭＴ素子１０においては、障壁層５の上にさらに、ソース電極６と、ドレイン電極７と、ゲート電極８とが設けられてなる。ソース電極６とドレイン電極７とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＴｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極である。ソース電極６およびドレイン電極７は、障壁層５との間にオーミック性接触を有してなる。一方、ゲート電極８は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＮｉ／Ａｕからなる多層金属電極である。ゲート電極８は、障壁層５との間にショットキー性接触を有してなる。なお、ソース電極６およびドレイン電極７に用いる金属は、本発明における半導体エピタキシャル基板に対し良好なオーミック性接触が得られる限り、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属に限定されるものではない。また、ゲート電極８に用いられる金属についても、本発明における半導体エピタキシャル基板に対し良好なショットキー性接触が得られる限り、Ｎｉ／Ａｕに限定されるものではない。

このような層構成を有するＨＥＭＴ素子１０においては（エピタキシャル基板１０Ａにおいては）、チャネル層３と障壁層５の界面がヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。なお、係る二次元電子ガスを生成させるために、当該界面は、平均粗さが０．１ｎｍ〜３ｎｍの範囲にあり、これを形成するための障壁層５の表面の二乗平均粗さが０．１ｎｍ〜３ｎｍの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。係る場合、ソース電極６およびドレイン電極７と障壁層５との間において、より良好なオーミック特性が得られるとともに、ゲート電極８と障壁層５との間において、より良好なショットキー特性が得られる。加えて、二次元電子ガスの閉じこめ効果がさらに高められ、より高濃度の二次元電子ガスが生成する。

また、本実施の形態に係るＨＥＭＴ素子１０においては、ゲート電極８の直下であって、障壁層５の表面から少なくともチャネル層３と障壁層５との界面Ｉにかけての範囲に、Ａｒ（アルゴン）原子またはＯ（酸素）原子が意図的に導入されてなる。具体的には、界面Ｉにおいて、Ａｒ原子の濃度が６．０×１０¹⁹atoms/cc以上となるように、あるいは、Ｏ原子の濃度が１．０×１０²¹atoms/cc以上となるように、Ａｒ原子またはＯ原子が導入されてなる。係るＡｒ原子あるいはＯ原子の導入は、エピタキシャル基板１０Ａの作製後、ゲート電極８の形成に先立って、障壁層５の表面のゲート電極８の形成予定箇所に対して、アルゴンプラズマ処理または酸素プラズマ処理を施すことによって実現される。

係るＡｒ原子またはＯ原子の導入の手法および技術的意義については後述する。

なお、チャネル層３と障壁層５との間に、図示しないスペーサ層を備える態様であってもよい。係る場合、ＨＥＭＴ素子１０においては、チャネル層３とスペーサ層の界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。スペーサ層の形成は、ＨＥＭＴ素子１０の移動度をより高める効果がある。

＜ＨＥＭＴ素子の作製方法＞
次に、上述のような構成を有するエピタキシャル基板１０ＡさらにはＨＥＭＴ素子１０を作製する方法を説明する。

なお、以下においては、１つの基板１から、多数個のＨＥＭＴ素子１０を同時に作製する場合（多数個取りする場合）を対象に説明する。

エピタキシャル基板１０Ａの作製は、公知のＭＯＣＶＤ炉を用いて行うことができる。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるＭＯＣＶＤ炉を用いる。

まず、例えば（０００１）面方位の２インチ径の６Ｈ−ＳｉＣ基板などを基板１として用意し、該基板１を、ＭＯＣＶＤ炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を５ｋＰａ〜５０ｋＰａの間の所定の値（例えば３０ｋＰａ）に保ちつつ、水素／窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。

サセプタ温度が所定のバッファ層形成温度である９５０℃〜１２５０℃の間の所定温度Ｔ１（℃）に達すると、Ａｌ原料ガスとＮＨ₃ガスをリアクタ内に導入し、バッファ層２としてのＡｌＮ層を形成する。

ＡｌＮ層が形成されると、サセプタ温度を所定のチャネル層形成温度である９５０℃〜１２５０℃の間の所定温度Ｔ２（℃）に保ち、チャネル層３の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層３としてのＩｎ_x1Ａｌ_y1Ｇａ_z1Ｎ層（ただし、ｘ１＝０、０≦ｙ１≦０．３）を形成する。なお、チャネル層３形成時のリアクタ圧力には特に限定はなく、１０ｋＰａから大気圧（１００ｋＰａ）の範囲から適宜選ぶことができる。

Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度である９５０℃〜１２５０℃の間の所定温度Ｔ３（℃）に保ち、リアクタ内に窒素ガス雰囲気を形成する。続いて、アンモニアガスと、障壁層５の組成に応じた流量比の有機金属原料ガスとをリアクタ内に導入し、障壁層５としてのＩｎ_x2Ａｌ_y2Ｇａ_z2Ｎ層を所定の厚みに形成する。なお、障壁層５の好ましい成長レートの範囲は０．０１〜０．１μｍ／ｈである。温度Ｔ１〜Ｔ３は、同じ温度としてもよく、またそれぞれ異なる温度としてもよい。

障壁層５が形成されると、エピタキシャル基板１０Ａが作製されたことになる。

エピタキシャル基板１０Ａが得られると、これを用いてＨＥＭＴ素子１０を作製する。

まず、フォトリソグラフィプロセスとＲＩＥ法を用いて個々の素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去する素子分離工程を行う。係る素子分離工程は、１つのエピタキシャル基板１０Ａから多数個のＨＥＭＴ素子１０を得るために必要な工程であって、本発明にとって本質的に必要な工程ではない。

素子分離工程を行った後、エピタキシャル基板１０Ａの上にＳｉＯ₂膜を所定の厚み（例えば１０ｎｍ）に形成し、続いてフォトリソグラフィプロセスによりソース電極６およびドレイン電極７の形成予定箇所のＳｉＯ₂膜のみをエッチング除去してＳｉＯ₂パターン層を形成する。

ＳｉＯ₂パターン層を形成した後、真空蒸着法とフォトリソグラフィプロセスとにより、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるソース電極６とドレイン電極７とをそれぞれの形成予定箇所に形成する。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするため、６５０℃〜１０００℃の間の所定温度（例えば８２５℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施す。

係る熱処理の後、フォトリソグラフィプロセスにより、ＳｉＯ₂パターン層から、ゲート電極８の形成予定箇所のＳｉＯ₂膜を除去する。

次に、障壁層５の表面の、ゲート電極８の形成予定箇所に対して、アルゴンプラズマ処理もしくは酸素プラズマ処理を行う。プラズマ処理条件は、出力を１．０ｋＷ以上、真空度を４００ｍｔｏｒｒ以下、処理時間を１０分以上とする。係る場合、チャネル層３と障壁層５との界面Ｉにおいて、Ａｒ原子の濃度は６．０×１０¹⁹atoms/cc以上となり、Ｏ原子の濃度は１．０×１０²¹atoms/cc以上となる。

係るプラズマ処理の後、真空蒸着法とフォトリソグラフィプロセスとにより、該形成予定箇所に、Ｎｉ／Ａｕからなるゲート電極８を形成する。ゲート電極８は、ショットキー性金属パターンとして形成される。

フォトリソグラフィプロセスにより、残ったＳｉＯ₂パターン層を除去することにより、ＨＥＭＴ素子１０が得られる。

＜Ａｒ原子あるいはＯ原子導入の作用効果＞
上述したように、本実施の形態に係るＨＥＭＴ素子１０は、ゲート電極８の形成に先立って、アルゴンプラズマ処理または酸素プラズマ処理を施すことにより、ゲート電極８の直下に対してＡｒ原子またはＯ原子が導入されてなる。以下、その作用効果について説明する。

図２は、アルゴンプラズマ処理または酸素プラズマ処理の条件を違えることによって種々ＨＥＭＴ素子１０を作製し、それぞれのチャネル層３と障壁層５との界面ＩにおけるＡｒ原子あるいはＯ原子の濃度と、ＨＥＭＴ素子１０の閾値電圧と評価した結果を示す図である。図２に示すように、Ａｒ原子の濃度が６．０×１０¹⁹atoms/cc以上である場合、あるいは、Ｏ原子の濃度が１．０×１０²¹atoms/cc以上である場合に、ＨＥＭＴ素子１０の閾値電圧の値が正となっている。すなわち、ノーマリーオフ動作が実現されたものとなっている。このことは、上述した処理条件にてアルゴンプラズマ処理または酸素プラズマ処理を行うことで、ＨＥＭＴ素子１０のノーマリーオフ動作化が実現されることを意味している。なお、このノーマリーオフ動作が実現されたＨＥＭＴ素子１０については、ゲート電圧２Ｖ印加時のドレイン電流が約０．２Ａ／ｍｍ以上となることが、確認されている。

プラズマ処理を行うことによってノーマリーオフ動作化を実現する態様は、非特許文献９および非特許文献１０にも開示されている。しかしながら、これらの文献に開示の技術は、専用の除却設備が必要なフッ素ガスによるプラズマ処理を施すものである。そして、非特許文献９において採用されているフッ素プラズマ処理の条件は、出力が１５０Ｗ、処理時間が１５０秒であり、本実施の形態のアルゴンプラズマ処理または酸素プラズマ処理の条件とは著しく異なっている。非特許文献１０においても、非特許文献９と同様のプロセスにてフッ素プラズマ処理が行われるに留まっている。かつ、両文献に開示されている技術ともに、フッ素プラズマ処理に付随する処理（加熱処理あるいはゲートリセス構造の形成）が必要である点で、取り扱いが安全なアルゴンプラズマ処理または酸素プラズマ処理のみを行うことによってノーマリーオフ動作化を実現する本実施の形態とは実質的に相違する。すなわち、本実施の形態に係るＨＥＭＴ素子の製法は、プロセスの安全性および簡潔性の点で従来技術に比して顕著に有利な作用効果を奏するものということができる。

さらにいえば、本願と同様にゲートリセス構造を採用していない、非特許文献９に開示されたＨＥＭＴ素子の、ゲート電圧２Ｖ印加時のドレイン電流は、約０．２Ａ／ｍｍに留まっている。このことは、本実施の形態において行う、アルゴンプラズマ処理または酸素プラズマ処理のみを行う手法の方が、非特許文献９に開示された手法よりも、特性の優れたノーマリーオフ動作型のＨＥＭＴ素子を実現できることを意味している。

以上、説明したように、本実施の形態によれば、ゲート電極の形成に先立ち、ゲート電極の形成予定箇所の直下にアルゴンプラズマ処理または酸素プラズマ処理を行うことによって、Ａｒ原子またＯ原子を導入し、チャネル層と障壁層との界面ＩにおけるＡｒ原子の濃度が６．０×１０¹⁹atoms/cc以上、もしくはＯ原子の濃度が１．０×１０²¹atoms/cc以上となるようにすることで、ノーマリーオフ動作可能なＨＥＭＴ素子が実現される。しかも、本実施の形態によれば、フッ素プラズマ処理を行う態様よりも簡潔なプロセスにて、しかも当該態様によって得られるものよりも特性の優れたノーマリーオフ動作型のＨＥＭＴ素子を、実現することができる。

（実施例１）
本実施例では、障壁層５の表面の、ゲート電極８の形成予定箇所に対するアルゴンプラズマ処理の条件が異なる計１１種類のＨＥＭＴ素子１０を作製した。具体的には、アルゴンプラズマ処理の際の出力、真空度、および処理時間の組合せを種々に違えた１０種類の試料と、アルゴンプラズマ処理を行わない１種類の試料とを作製した。

エピタキシャル基板１０Ａの作製にあたっては、まず、基板１として（０００１）面方位の２インチ径６Ｈ−ＳｉＣ基板を複数枚用意した。それぞれの基板１について、ＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。

サセプタ温度がバッファ層形成温度Ｔ１（℃）である１０５０℃に達すると、Ａｌ原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層２として厚さ２００ｎｍのＡｌＮ層を形成した。

続いて、サセプタ温度を、チャネル層形成温度Ｔ２（℃）である１１００℃に保ち、有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、チャネル層３としてのＧａＮ層を２μｍの厚みに形成した。

チャネル層３が得られると、サセプタ温度を、障壁層形成温度Ｔ３（℃）である１１５０℃に保ち、リアクタ内に窒素雰囲気を形成した後、有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、障壁層５としてのＡｌ_0.2Ｇａ_0.8Ｎ層を２５ｎｍの厚みを有するように形成した。

障壁層５が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板１０Ａを取り出した。

次に、このエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１ｍｍ、ソース−ゲート間隔が０．５μｍ、ゲート−ドレイン間隔が７．５μｍ、ゲート長が１．５μｍとなるように設計した。

まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去した。

次に、エピタキシャル基板１０Ａ上に厚さ１０ｎｍのＳｉＯ₂膜を形成し、続いてフォトリソグラフィを用いてソース電極６、ドレイン電極７の形成予定箇所のＳｉＯ₂膜をエッチング除去することで、ＳｉＯ₂パターン層を得た。

次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極６、ドレイン電極７の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／２０００／２００／１０００ｎｍ）からなる金属パターンを形成することで、ソース電極６およびドレイン電極７を形成した。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするために、８２５℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。

その後、フォトリソグラフィプロセスを用いて、ＳｉＯ₂パターン層から、ゲート電極８の形成予定箇所のＳｉＯ₂膜を除去した。

次に、１種類の試料を除き、障壁層５の表面のゲート電極８の形成予定箇所に対して、アルゴンプラズマ処理を行った。プラズマ処理に際しては、出力、真空度、および処理時間の組合せを試料ごとに違えた。出力は、０．５ｋＷ、１．０ｋＷ、１．５ｋＷ、１．７５ｋＷ、２．０ｋＷの５水準に違えた。真空度は、４００ｍｔｏｒｒ、８００ｍｔｏｒｒ、１２００ｍｔｏｒｒの３水準に違えた。処理時間は、１分、１０分、２０分、６０分の４水準に違えた。

アルゴンプラズマ処理の終了後、さらに真空蒸着法とフォトリソグラフィとを用いて、ゲート電極８の形成予定箇所に、Ｎｉ／Ａｕ（それぞれの膜厚は２０／１００ｎｍ）からなるショットキー性金属パターンとしてゲート電極８を形成した。

以上のプロセスにより、ＨＥＭＴ素子１０が得られた。

得られた複数のＨＥＭＴ素子１０について、ＳＩＭＳ（二次イオン質量分析法）により深さ方向の元素分析を行い、チャネル層３と障壁層５との界面ＩにおけるＡｒ原子の濃度を調べた。また、半導体パラメーターアナライザーを用いて、閾値電圧と、ゲート電圧２Ｖ印加時のドレイン電流とを測定した。それぞれの試料についてのアルゴンプラズマ処理条件と、評価結果とを表１に示す。

表１に示すように、チャネル層３と障壁層５との界面ＩにおけるＡｒ原子の濃度が６．０×１０¹⁹atoms/cc以上である試料については、閾値電圧が正の値となった。そして、その際のアルゴンプラズマ処理は、出力が１．５ｋＷ以上で、４００ｍｔｏｒｒ以下で、かつ、処理時間が１０分以上であった。係る結果は、このような条件にてアルゴンプラズマ処理を行うことで、ノーマリーオフ動作可能なＨＥＭＴ素子１０が実現されることを示している。なお、閾値電圧が正の場合のゲート電圧２Ｖ印加時のドレイン電流は、約０．２Ａ／ｍｍ以上であり、閾値電圧が大きいほどドレイン電流が小さくなる傾向がみられた。

（実施例２）
本実施例では、アルゴンプラズマ処理に代えて、酸素プラズマ処理を行った他は、同様の条件にて、計１１種類のＨＥＭＴ素子１０を作製した。なお、酸素プラズマ処理の際の出力、真空度、および処理時間の組合せも全て、実施例１と同様とした。

得られた複数のＨＥＭＴ素子１０について、ＳＩＭＳ（二次イオン質量分析法）により深さ方向の元素分析を行い、チャネル層３と障壁層５との界面ＩにおけるＯ原子の濃度を調べた。また、半導体パラメーターアナライザーを用いて、閾値電圧と、ゲート電圧２Ｖ印加時のドレイン電流とを測定した。それぞれの試料についての酸素プラズマ処理条件と、評価結果とを表２に示す。

表２に示すように、チャネル層３と障壁層５との界面ＩにおけるＯ原子の濃度が１．０×１０²¹atoms/cc以上である試料については、閾値電圧が正の値となった。そして、その際の酸素プラズマ処理は、出力が１．５ｋＷ以上で、４００ｍｔｏｒｒ以下で、かつ、処理時間が１０分以上であった。係る結果は、このような条件にて酸素プラズマ処理を行うことで、ノーマリーオフ動作可能なＨＥＭＴ素子１０が実現されることを示している。

また、実施例１および実施例２の結果により、アルゴンプラズマ処理および酸素プラズマ処理のいずれを行う場合でも、出力が１．５ｋＷ以上で、４００ｍｔｏｒｒ以下で、かつ、処理時間が１０分以上であるようにすることで、閾値電圧が正でノーマリーオフ動作可能なＨＥＭＴ素子１０が実現されることが確認された。なお、閾値電圧が正の場合のゲート電圧２Ｖ印加時のドレイン電流は、実施例１と同様に約０．２Ａ／ｍｍ以上であり、やはり実施例１と同様に、閾値電圧が大きいほどドレイン電流が小さくなる傾向がみられた。

１ 基板
２ バッファ層
３ チャネル層
５ 障壁層
６ ソース電極
７ ドレイン電極
８ ゲート電極
Ｉ 界面
１０ ＨＥＭＴ素子
１０Ａ エピタキシャル基板

Claims (5)

1. 半導体素子の作製方法であって、
   下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、
   前記チャネル層の上に、少なくともＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、
   前記障壁層の表面の、ソース電極およびドレイン電極の形成予定個所に対し、ソース電極およびドレイン電極を形成する第１電極形成工程と、
   前記障壁層の表面の、ゲート電極の形成予定個所に対し、アルゴンプラズマ処理または酸素プラズマ処理を施すプラズマ処理工程と、
   前記プラズマ処理工程を経た前記ゲート電極の形成予定個所にゲート電極を形成する第２電極形成工程と、
   を備えることを特徴とする半導体素子の作製方法。
2. 請求項１に記載の半導体素子の作製方法であって、
   前記プラズマ処理における出力が１．５ｋＷ以上であり、真空度が４００ｍｔｏｒｒ以下であり、処理時間が１０分以上である、
   ことを特徴とする半導体素子の作製方法。
3. 半導体素子であって、
   下地基板と、
   前記下地基板の上に形成されてなり、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、
   前記チャネル層の上に形成されてなり、少なくともＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、
   前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、
   を備え、
   前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、アルゴン原子または酸素原子が導入されてなることにより、閾値電圧が正となっている、
   ことを特徴とする半導体素子。
4. 請求項３に記載の半導体素子であり、
   前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、アルゴン原子が導入されてなり、
   前記界面におけるアルゴン原子の濃度が６．０×１０¹⁹atoms/cc以上である、
   ことを特徴とする半導体素子。
5. 請求項３に記載の半導体素子であり、
   前記ゲート電極の直下の、前記障壁層表面から少なくとも前記障壁層と前記チャネル層との界面までの範囲に、酸素原子が導入されてなり、
   前記界面における酸素原子の濃度が１．０×１０²¹atoms/cc以上である、
   ことを特徴とする半導体素子。

Images