CN102544088A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102544088A
CN102544088A CN2011103426021A CN201110342602A CN102544088A CN 102544088 A CN102544088 A CN 102544088A CN 2011103426021 A CN2011103426021 A CN 2011103426021A CN 201110342602 A CN201110342602 A CN 201110342602A CN 102544088 A CN102544088 A CN 102544088A
Authority
CN
China
Prior art keywords
compound semiconductor
gate insulating
film
insulating film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103426021A
Other languages
English (en)
Other versions
CN102544088B (zh
Inventor
牧山刚三
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102544088A publication Critical patent/CN102544088A/zh
Application granted granted Critical
Publication of CN102544088B publication Critical patent/CN102544088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

公开了一种化合物半导体器件及其制造方法，其中该器件设置有：化合物半导体层；以及栅电极，经栅极绝缘膜而形成在该化合物半导体层上；其中，该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。采用本发明的器件及方法，制造出了高度可靠的化合物半导体器件，其中，栅极绝缘膜中的电荷陷阱显著减少，并且电特性的改变受到抑制。

Description

化合物半导体器件及其制造方法
技术领域
本发明实施例涉及一种化合物半导体器件及其制造方法。
背景技术
氮化物半导体器件通过利用其高饱和电子速度、宽带隙等特性，已被积极发展为高耐受电压和高输出的半导体器件。关于氮化物半导体器件，已经对场效应晶体管尤其是高电子迁移率晶体管(High Electron MobilityTransistor：HEMT)进行了许多报道。特别地，已经对AlGaN/GaN-HEMT予以关注，其中GaN用作电子渡越层(electron transit layer)，AlGaN用作电子供应层。在AlGaN/GaN-HEMT中，在AlGaN中出现可归因于GaN与AlGaN之间的晶格常数差的畸变(distortion)。通过由畸变引起的AlGaN的压电极化和自发极化，得到高浓度二维电子气(2DEG)。因而，实现了高耐受电压和高输出。
[专利文献]
[专利文献1]日本特开专利公布号2009-76845
然而，高电压应用中所使用的氮化物半导体器件很可能受到存在于器件的绝缘膜中、半导体的前表面上、晶体的内部中等处的电荷陷阱的影响，从而具有电特性(电流-电压特性、增益特性、输出特性、崩塌(collapse)等等)根据其工作状态而改变的问题。
将详细说明上述问题。
存在于半导体器件的结构中的电荷陷阱通过电场的激活(起电)或通过捕获电子和空穴，来改变陷阱周围的电势分布。结果是，电特性发生改变，从而影响半导体器件的稳定工作。在实际的半导体器件中，出现了其工作期间阈值电压的变化、伴随上述变化发生的电流量的变化以及增益的变化。作为具有稳定电特性的半导体器件，必须建立一种机制，其中电特性的改变受到抑制，即，在器件内部减轻陷阱现象等。尤其是，电荷陷阱的减少或者电场集中且易于受到陷阱影响的栅电极周围和栅极绝缘膜中的去活化(inactivation)是重要的问题。
此外，必须建立一种器件结构及其制造方法，在该器件结构中，成为电特性改变原因的电荷陷阱本身被减少。电荷陷阱的存在导致了半导体器件中的缺陷，因而从长期可靠性的观点来看，减少半导体器件中的电荷陷阱也是至关重要的问题。
发明内容
本发明的实施例是鉴于上述问题而作出的，并且目的在于提供一种高度可靠的化合物半导体器件及其制造方法，其中，栅极绝缘膜中和栅极绝缘膜周围的电荷陷阱被显著减少，并且电特性的改变受到抑制。
化合物半导体器件的一个方案包括：化合物半导体层；以及栅电极，经栅极绝缘膜而形成在该化合物半导体层上；其中，该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
化合物半导体器件的一个方案包括：化合物半导体层；以及栅电极，经栅极绝缘膜而形成在该化合物半导体层上；其中，该栅极绝缘膜是包含SixOyNz作为绝缘材料的一种膜；该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
化合物半导体器件的制造方法的一个方案包括：在化合物半导体层上形成栅极绝缘膜；以及在该化合物半导体层上经该栅极绝缘膜而形成栅电极；其中，该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
化合物半导体器件的制造方法的一个方案包括：在化合物半导体层上形成栅极绝缘膜；以及在该化合物半导体层上经该栅极绝缘膜而形成栅电极；其中，该栅极绝缘膜是包含SixOyNz作为绝缘材料的一种膜；该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
电源装置的一个方案包括：
变压器；以及
高压电路和低压电路，它们之间插入有该变压器；其中
该高压电路包括晶体管；
该晶体管包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；以及
该栅极绝缘膜是包含SixNy或SixOyNz作为材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，
或者，该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
该SixNy或该SixOyNz的氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
高频放大器的一个方案包括：其为对输入的高频电压进行放大以输出放大电压的高频放大器，该高频放大器包括：
晶体管，其中
该晶体管包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；以及
该栅极绝缘膜是包含SixNy或SixOyNz作为材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，
或者，该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
该SixNy或该SixOyNz的氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
根据本发明的各种方案，制造出了高度可靠的化合物半导体器件，其中，栅极绝缘膜中的电荷陷阱显著减少，并且电特性的改变受到抑制。
附图说明
图1A至图1C为按照工艺次序示出根据第一实施例的MIS型AlGaN/GaN-HEMT的制造方法的示意剖面图；
图2A和图2B为继图1A至图1C之后按照工艺次序示出根据第一实施例的MIS型AlGaN/GaN-HEMT的制造方法的示意剖面图；
图3A和图3B为继图2A和图2B之后按照工艺次序示出根据第一实施例的MIS型AlGaN/GaN-HEMT的制造方法的示意剖面图；
图4为示出根据第一实施例形成的栅极绝缘膜的SiN的成键态的示意图；
图5A至图5C为特性曲线图，示出用于确定第一实施例的SiN中的氢终端基团浓度(hydrogen-terminated group concentration)的良好应用范围的各种试验的结果；
图6A和图6B为特性曲线图，示出用于确定第一实施例的SiN中的原子间氢浓度(interatomic hydrogen concentration)的良好应用范围的各种试验的结果；
图7A至图7C为示出根据第一实施例的改型实例1的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图8A至图8C为示出根据第一实施例的改型实例2的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图9A和图9B为示出根据第一实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图10A和图10B为继图9A和图9B之后示出根据第一实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图11A和图11B为示出根据第二实施例的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图12A至图12C为示出根据第二实施例的改型实例1的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图13A至图13C为示出根据第二实施例的改型实例2的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图14A和图14B为示出根据第二实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图15A和图15B为继图14A和图14B之后示出根据第二实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图；
图16为示出根据第四实施例的电源装置的示意结构的连接图；以及
图17为示出根据第五实施例的高频放大器的示意结构的连接图。
具体实施方式
在下文中，将参照附图详细说明各实施例。在下述各实施例中，连同制造方法一起来说明化合物半导体器件的结构。
顺便提及，在下述附图中，为方便图示起见，有一些组成部件的尺寸和厚度并不是相对准确地绘制的。
(第一实施例)
在该实施例中，公开了一种MIS型AlGaN/GaN-HEMT作为化合物半导体器件。
图1A至图1C到图3A和图3B为按照工艺次序示出根据第一实施例的MIS型AlGaN/GaN-HEMT的制造方法的示意剖面图。
首先，如图1A所示，例如在作为生长衬底的半绝缘SiC衬底1上形成化合物半导体层2。化合物半导体层2被构造为包括：缓冲层2a；电子渡越层2b；中间层2c；电子供应层2d；以及覆盖层2e。在该AlGaN/GaN-HEMT中，在电子渡越层2b与电子供应层2d的界面(准确地说，中间层2c)附近产生二维电子气(2DEG)。
更具体而言，例如，下述化合物半导体均是通过金属有机气相外延(MOVPE：Metal Organic Vapor Phase Epitaxy)方法生长在SiC衬底1上的。替代MOVPE方法，也可以使用分子束外延(MBE：Molecular Beam Epitaxy)方法等。
在SiC衬底1上，顺序沉积AlN、i(有意未掺杂的)-GaN、i-AlGaN、n-AlGaN和n-GaN，从而层叠并形成缓冲层2a、电子渡越层2b、中间层2c、电子供应层2d以及覆盖层2e。关于AlN、GaN、AlGaN和GaN的生长条件，三甲基铝气、三甲基镓气和氨气的混合气体被用作源气体。根据正在生长的化合物半导体层，适当地设定是否供应作为Al源的三甲基铝气和作为Ga源的三甲基镓气以及它们的流速(flow rate)。作为共用原材料的氨气的流速被设定为100ccm至10LM左右。此外，生长压强被设定为50托(Torr)至300托左右，且生长温度被设定为1000℃至1200℃左右。
当GaN和AlGaN生长为n型时，作为n型杂质，例如，含有例如Si的SiH4气体被以预定流速添加到源气体中，从而Si被掺杂到GaN和AlGaN中。Si的掺杂浓度被设定为1×1018/cm3左右至1×1020/cm3左右，并且被设定为例如5×1018/cm3左右。
这里，缓冲层2a被形成为具有0.1μm左右的膜厚，电子渡越层2b被形成为具有3μm左右的膜厚，中间层2c被形成为具有5nm左右的膜厚，电子供应层2d被形成为具有20nm左右的膜厚并具有例如0.2至0.3左右的Al比率，覆盖层2e被形成为具有10nm左右的膜厚。
接着，如图1B所示，形成元件隔离结构3。
更具体而言，例如，氩(Ar)被注入到化合物半导体层2的元件隔离区域中。从而，在化合物半导体层2和SiC衬底1的部分表面层中形成元件隔离结构3。通过元件隔离结构3，在化合物半导体层2上界定出有源区。
顺便提及，例如，也可利用STI(浅沟槽隔离)方法代替上述注入方法来进行元件隔离。
接着，如图1C所示，形成源电极4和漏电极5。
更具体而言，首先，在作为化合物半导体层2的前表面上用于形成源电极和漏电极的形成计划位置的覆盖层2e中形成电极槽2A、2B。
形成抗蚀剂掩模，该抗蚀剂掩模在化合物半导体层2的前表面上用于形成源电极和漏电极的形成计划位置处开口。利用上述抗蚀剂掩模，覆盖层2e被干蚀刻并被移除。从而，形成电极槽2A、2B。在干蚀刻中，惰性气体(如Ar)和基于氯的气体(如Cl2)被用作蚀刻气体。这里，还可以以将干蚀刻经覆盖层2e进行到电子供应层2d的表面层部分的方式来形成电极槽。
例如，使用Ta/Al作为电极材料。在电极形成中，例如，使用适于气相沉积方法和剥离法(lift-off)的檐口(eaves)结构的双层抗蚀剂。将上述抗蚀剂涂覆在化合物半导体层2上，并形成在电极槽2A、2B处开口的抗蚀剂掩模。利用上述抗蚀剂掩模，沉积Ta/Al。Ta的厚度被设定为20nm左右，Al的厚度被设定为200nm左右。通过剥离法，移除檐口结构的抗蚀剂掩模及其上沉积的Ta/Al。之后，例如在氮气气氛中对SiC衬底1进行550℃左右的热处理，并使剩余的Ta/Al与电子供应层2d形成欧姆接触。这样，形成源电极4和漏电极5，其中电极槽2A、2B被Ta/Al下部所填充。
接着，如图2A所示，形成抗蚀剂掩模10，该抗蚀剂掩模10用于形成栅电极的电极槽。
更具体而言，将抗蚀剂涂覆在化合物半导体层2上。通过光刻(lithography)来处理抗蚀剂，并在用于形成栅电极的形成计划位置处形成开口10a。这样，形成抗蚀剂掩模10，其中待成为用于形成栅电极的形成计划位置的覆盖层2e的前表面从开口10a暴露出来。
接着，如图2B所示，在用于形成栅电极的形成计划位置处形成电极槽2C。
利用抗蚀剂掩模10，进行干蚀刻以穿过覆盖层2e而留下一部分电子供应层2d，并移除覆盖层2e。在干蚀刻中，惰性气体(如Ar)和基于氯的气体(如Cl2)被用作蚀刻气体。此时，电子供应层2d的剩余部分的厚度被设定为0nm至20nm左右，并且例如被设定为1nm左右。从而，形成电极槽2C。顺便提及，在用于栅电极的电极槽的形成中，例如湿蚀刻、离子研磨(ionmilling)等方法也可被用来代替上述干蚀刻。
通过灰化(ashing)处理来移除抗蚀剂掩模10。
接着，如图3A所示，形成栅极绝缘膜6。
更具体而言，例如通过等离子体CVD方法(等离子体增强型化学气相沉积：PECVD方法)，将氮化硅膜(SiN膜)沉积为具有2nm至200nm范围内的膜厚，例如为20nm左右，以覆盖包括源电极4的顶部和漏电极5的顶部的化合物半导体层2的整个表面。从而，形成栅极绝缘膜6。
PECVD的具体的膜形成条件包括源气体种类、源气体种类的流速、压强、RF功率以及RF功率的频率。
使用SiH4、NH3、N2及He的混合气体作为源气体，并且将SiH4的流速设定为3sccm，将NH3的流速设定为1sccm，将N2的流速设定为150sccm，将He的流速设定为1000sccm。
在该实施例中，为了通过向SiN供应大量的氢来确保足够的氢终端基团浓度，PECVD中的RF功率在允许等离子体生成的限制内被设定为相对低。在过量源气体的状态(反应速率确定状态)下，在PECVD中的压强与RF功率之间展现出基本上成比例的关系。可以认为，如果应用气体的上述各流速，则SiN处于反应速率确定状态。
当考虑到前述内容时，压强P与RF功率PRF被设定如下。
20W≤PRF≤200W，并且PRF/P＝α(α：常数)
因此，当RF功率PRF被确定为上述范围内的预定值时，利用常数α来唯一地确定压强。这里，压强被设定为例如1500毫托左右，RF功率被设定为例如80W左右，RF功率的频率被设定为13.56MHz。
图4示出根据该实施例形成的栅极绝缘膜6的SiN的成键态(bondingstate)。
在栅极绝缘膜6的SiN中，由不可避免地包含在SiN中的Si和N的键合缺陷导致的未键合键充分地以氢(H)为终端(在下文中，Si和N的键合缺陷被简称为悬空键)。换句话说，以氢为终端的未键合键与全部悬空键的比率可被评估为足以减少栅极绝缘膜6中的电荷陷阱。此外，由于热变化而导致的终端氢键合基团的断裂预期会发生，从而使得在SiN中包含具有足以补偿断裂的浓度的过量原子间氢。高浓度原子间氢的布置使得即使在通过加热进行脱氢反应、然后氢被从SiN释放到外部的情况下，也能够再次引发氢终端(hydrogen termination)。
关于在上述形成条件下形成的SiN膜，在SiN膜的SiN被表示为SixNy的情况下，Si/N的成分比率x/y被设定为：
(3/4)-15％≤x/y≤(3/4)+15％，
即，被设定为0.638≤x/y≤0.863范围内的值。此外，氢终端基团浓度CH1被设定为以下范围内的值：
2×1022/cm3≤CH1≤5×1022/cm3
此外，原子间氢浓度CH2被设定为以下范围内的值：
2×1021/cm3≤CH2≤6×1021/cm3
使Si/N的成分比率x/y落入(3/4)±15％的范围内意味着，SiN被允许轻微地偏离Si3N4的成分，并且其指示出SiN的悬空键被氢所补偿。
当氢终端基团浓度CH1小于2×1022/cm3时，变得难以充分地使得上述悬空键以氢为终端。当氢终端基团浓度CH1大于5×1022/cm3时，该氢终端基团浓度CH1作为SiN已不现实，变得不可能确保作为栅极绝缘膜的足够的绝缘性能。因此，将氢终端基团浓度CH1设定为上述范围内的值，使得能够充分地使得悬空键以氢为终端，同时保持作为栅极绝缘膜的优秀特性。
为了确定该实施例中SiN中的氢终端基团浓度CH1的良好应用范围，进行了各种试验。
在试验1中，检查氢终端基团浓度CH1与泄漏电流之间的关系。在试验1中，使用了这样一种电容器，其中氢终端基团浓度CH1不同的SiN被形成为具有50nm的膜厚并且被构造为电容器膜。
在试验2中，检查氢终端基团浓度CH1与对应于不成对电子的浓度(即SiN中的悬空键的量)之间的关系。
在试验3中，检查氢终端基团浓度CH1与电流崩塌比率之间的关系。在利用预定范围内的栅电压Vg，漏电压Vd被施加到SiN成为最大值的情况下，预定漏电压Vd(例如，5V)中的漏电压Id被设定为Id1。在利用预定范围内的栅电压Vg，漏电压Vd被施加到SiN成为比上述情况下小的值的情况下，预定漏电压Vd(例如，5V)中的漏电压Id被设定为Id2。电流崩塌比率被定义为(Id1/Id2)×100(％)。
分别地，试验1的结果示出于图5A中，试验2的结果示出于图5B中，试验3的结果示出于图5C中。
如图5A所示，当氢终端基团浓度CH1的值为5×1022/cm3或更小时，泄漏电流变为基本上恒定的较低值。当氢终端基团浓度CH1的值超过5×1022/cm3时，泄漏电流的值急剧增大。由上述结果，根据该实施例的SiN的氢终端基团浓度CH1的上限值可被估计为5×1022/cm3左右，以便将泄漏电流抑制为较低值。
如图5B所示，当氢终端基团浓度CH1的值为2×1022/cm3或更大时，对应于不成对电子的浓度变为基本上恒定的较低值。当氢终端基团浓度CH1的值不足2×1022/cm3时，对应于不成对电子的浓度值急剧增大。由上述结果，根据该实施例的SiN的氢终端基团浓度CH1的下限值可被估计为2×1022/cm3左右，以便充分地使得SiN的悬空键以氢为终端。
如图5C所示，当氢终端基团浓度CH1的值为2×1022/cm3或更大时，保持95％左右或更大的高电流崩塌比率。当氢终端基团浓度CH1的值不足2×1022/cm3时，电流崩塌比率急剧减小。由上述结果，根据该实施例的SiN的氢终端基团浓度CH1的下限值可被估计为2×1022/cm3左右，以便保持高电流崩塌比率。
由试验1至3的结果，该实施例中的SiN中的氢终端基团浓度CH1被规定为不小于2×1022/cm3且不大于5×1022/cm3，从而确定获得了泄漏电流量减小且悬空键减少的优秀栅极绝缘膜。
当原子间氢浓度CH2小于2×1021/cm3时，变得难以充分地补偿终端氢键合基团的断裂。当原子间氢浓度CH2大于6×1021/cm3时，变得不可能确保作为栅极绝缘膜的充分的绝缘性能。因此，将原子间氢浓度CH2设置为上述范围内的值，使得能够充分地补偿终端氢键合基团的断裂，而在使用栅极绝缘膜时也不会导致问题。
为了确定该实施例中的SiN中的原子间氢浓度CH2的良好应用范围，进行了各种试验。在试验4中，检查原子间氢浓度CH2与泄漏电流之间的关系。在试验4中，使用了这样一种电容器，其中原子间氢浓度CH2不同的SiN被形成为具有50nm的膜厚并且被构造为电容器膜。在试验5中，检查原子间氢浓度CH2与氢终端基团浓度CH1的改变量之间的关系。在试验5中，SiN的氢终端基团浓度CH1的初始值被设定为3×1022/cm3。SiN在温度处于500℃且时间持续5分钟的条件下经受热处理。分别地，试验4的结果示出于图6A中，试验5的结果示出于图6B中。
如图6A所示，当原子间氢浓度CH2的值为6×1021/cm3或更小时，泄漏电流变为基本上恒定的较低值。当原子间氢浓度CH2的值超过6×1021/cm3时，泄漏电流的值急剧增大。由上述结果，根据该实施例的SiN的原子间氢浓度CH2的上限值可被估计为6×1021/cm3左右，以便将泄漏电流抑制为较低值。
如图6B所示，当原子间氢浓度CH2的值为2×1021/cm3或更大时，氢终端基团浓度CH1的改变量变为非常低的值。当原子间氢浓度CH2的值不足2×1021/cm3时，氢终端基团浓度CH1的改变量急剧增大。可以认为这是由于以下机制。当以氢为终端的SiN经受热处理时，氢通过脱氢反应而被从SiN释放。在原子间氢浓度CH2的值不足2×1021/cm3的SiN中，无法通过原子间氢来充分地补偿释放到外部的氢，因而氢终端基团浓度CH1的改变量非常大。与上述相反，当原子间氢浓度CH2的值为2×1021/cm3或更大时，能够通过原子间氢来充分地补偿释放到外部的氢，因而氢终端基团浓度CH1的改变量小。由上述结果，根据该实施例的SiN的原子间氢浓度CH2的下限值可被估计为2×1021/cm3左右。
由试验4和5中的结果，该实施例的SiN中的原子间氢浓度CH2被规定为不小于2×1021/cm3且不大于6×1021/cm3，从而确定获得了优秀栅极绝缘膜，在该栅极绝缘膜中，即使出现了由于热变化而导致的氢键合基团的断裂，也能够维持减少悬空键。
通过X射线光电子能谱法(X-ray Photoelectron Spectroscopy：XPS)来测量Si/N的成分比率x/y。通过红外吸收法来测量氢终端基团浓度CH1。通过氢前向散射法(Hydrogen Forward Scattering：HFS)和卢瑟福背散射光谱测定法(Rutherford Backscattering Spectrometry：RBS)来测量原子间氢浓度CH2。
在该实施例的SiN膜中，Si/N的成分比率x/y例如被设定为0.84左右，氢终端基团浓度CH1例如被设定为2.1×1022/cm3左右，原子间氢浓度CH2例如被设定为3×1021/cm3左右。此时，通过电子自旋共振法(Electron SpinResonance：ESR)来测量对应于剩余的不成对电子的浓度(剩余的悬空键的浓度)，并且得出为2.6×1018/cm3左右。
由上述SiN膜形成的栅极绝缘膜6是这样一种膜，其中，其成分接近于Si3N4，悬空键充分地以氢(H)为终端，并且所含的原子间氢的浓度足以补偿氢键合基团的断裂。在悬空键极度减少且电荷陷阱显著减少的状态下形成了上述栅极绝缘膜6。
接着，如图3B所示，形成栅电极7。
更具体而言，首先，例如通过旋转涂覆方法，将下层抗蚀剂(例如，商标名称PMGI：由美国MicroChem公司制造)和上层抗蚀剂(例如，商标名称PF132-A8：由Sumitomo Chemical有限公司制造)分别涂覆并形成在栅极绝缘膜6上。通过紫外线曝光将直径例如为1.5μm左右的开口形成在上层抗蚀剂中。接着，将上层抗蚀剂用作掩模，并且利用碱性显影溶液对下层抗蚀剂进行湿蚀刻。接着，将上层抗蚀剂和下层抗蚀剂用作掩模，并且将栅极金属(Ni：膜厚为10nm左右/Au：膜厚为300nm左右)气相沉积在包括开口内部的整个表面上。之后，将SiC衬底1浸入加热到80℃的N-甲基-吡咯烷酮(N-methyl-pyrrolidinone)中，并且通过剥离法移除下层抗蚀剂和上层抗蚀剂以及不必要的栅极金属。这样，形成了栅电极7，其中电极槽2C经栅极绝缘膜6而填充有部分栅极金属。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实施例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜6中的电荷陷阱(尤其是，栅极绝缘膜6与栅电极7的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜6与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)显著减少，并且电特性的改变受到抑制。
改型实例
在下文中，说明第一实施例的各改型实例。
在下述各改型实例中，与第一实施例类似，公开了一种MIS型AlGaN/GaN-HEMT作为化合物半导体器件，但与第一实施例不同之处在于栅极绝缘膜的结构略有不同。
(改型实例1)
图7A至图7C为示出根据第一实施例的改型实例1的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图7A和图7B所示，形成栅极绝缘膜11。
首先，如图7A所示，形成第一绝缘膜11a。
更具体而言，在与第一实施例中图3A所示的栅极绝缘膜6的SiN膜的形成条件相同的形成条件下，通过PECVD方法将SiN膜沉积为具有5nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的化合物半导体层2上的整个表面。从而，形成第一绝缘膜11a。除了膜厚不同之外，第一绝缘膜11a被形成为具有与第一实施例的栅极绝缘膜6相同的成分和特性。
接着，如图7B所示，形成第二绝缘膜11b。
作为第二绝缘膜11b的绝缘材料，使用带隙比第一绝缘膜11a的SiN的带隙高的材料。作为第二绝缘膜11b的绝缘材料，例如为氧化铝(Al2O3)、氮化铝(AlN)、氧化钽(TaO)等。这里，描述使用Al2O3的情况作为实例。
在第一绝缘膜11a上，例如通过原子层沉积法(Atomic Layer Deposition：ALD法)将Al2O3沉积至具有15nm左右的膜厚。从而，形成第二绝缘膜11b。顺便提及，也可通过例如CVD法等来代替ALD法进行Al2O3的沉积。这样，就形成了其中依次层叠有第一绝缘膜11a和第二绝缘膜11b的栅极绝缘膜11，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。
栅极绝缘膜11包括第一绝缘膜11a，使得悬空键极度减少且电荷陷阱显著减少。此外，栅极绝缘膜11包括第二绝缘膜11b，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜11的应用使得能够实现电荷陷阱密度的显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图7C所示，类似于第一实施例，经由图3B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜11中的电荷陷阱(尤其是，栅极绝缘膜11与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
(改型实例2)
图8A至图8C为示出根据第一实施例的改型实例2的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图8A和图8B所示，形成栅极绝缘膜21。
更具体而言，首先，如图8A所示，类似于改型实例1中说明的图7B中的第二绝缘膜11b的形成，通过ALD法将Al2O3沉积至具有45nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的化合物半导体层2上的整个表面。从而，形成第一绝缘膜21a。
这里，也可以对SiC衬底1进行热处理。
具体而言，SiC衬底1例如在400℃至1200℃的范围内被加热5分钟左右。从而，改善了第一绝缘膜21a的成键态。通过引入上述热处理，栅极绝缘膜21的氢终端断裂受到抑制，并且保持了对应于不成对电子的稳定和低浓度的状态。此外，采用了成键态通过热处理而得以提高的Al2O3，从而进一步稳定了栅极耐受电压。
接着，如图8B所示，类似于改型实例1中说明的图7A中的第一绝缘膜11a的形成，通过PECVD法将SiN沉积在第一绝缘膜21a上以具有5nm左右的膜厚。从而，形成第二绝缘膜21b。除了膜厚不同之外，第二绝缘膜21b被形成为具有与第一实施例中的栅极绝缘膜6相同的成分和特性。
这样，就形成了其中依次层叠有第一绝缘膜21a和第二绝缘膜21b的栅极绝缘膜21，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。
栅极绝缘膜21包括第二绝缘膜21b，使得悬空键极度减少且电荷陷阱显著减少。此外，栅极绝缘膜21包括第一绝缘膜21a，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜21的应用使得能够实现电荷陷阱密度的显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图8C所示，类似于第一实施例，经由图3B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜21中的电荷陷阱(尤其是，栅极绝缘膜21与栅电极7的界面上以及该界面附近区域中的电荷陷阱)显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
(改型实例3)
图9A和图9B及图10A和图10B为示出根据第一实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图9A、图9B及图10A所示，形成栅极绝缘膜31。
更具体而言，首先，如图9A所示，类似于改型实例1中说明的图7A中的第一绝缘膜11a的形成，通过PECVD法将SiN沉积至具有5nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的SiC衬底1的整个表面。从而，形成第一绝缘膜31a。除了膜厚不同之外，第一绝缘膜31a被形成为具有与第一实施例中的栅极绝缘膜6相同的成分和特性。
接着，如图9B所示，类似于改型实例1中说明的图7B中的第二绝缘膜11b的形成，通过ALD法将Al2O3沉积在第一绝缘膜31a上以具有10nm左右的膜厚。从而，形成第二绝缘膜31b。
接着，如图10A所示，类似于第一绝缘膜31a的形成，通过PECVD法将SiN沉积在第二绝缘膜31b上以具有5nm左右的膜厚。从而，形成第三绝缘膜31c。除了膜厚不同之外，第三绝缘膜31c被形成为具有与第一实施例中的栅极绝缘膜6相同的成分和特性。
这样，就形成了其中依次层叠有第一绝缘膜31a、第二绝缘膜31b和第三绝缘膜31c的栅极绝缘膜31，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。
栅极绝缘膜31包括第一绝缘膜31a和第三绝缘膜31c，使得悬空键极度减少且电荷陷阱显著减少。此外，在上述情形中，形成了第二绝缘膜31b夹在第一绝缘膜31a与第三绝缘膜31c之间的结构，从而形成了栅极绝缘膜31的前表面和后表面上的悬空键极度减少且电荷陷阱显著减少的状态。此外，栅极绝缘膜31包括第二绝缘膜31b，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜31的应用使得能够实现电荷陷阱密度的进一步显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图10B所示，类似于第一实施例，经由图3B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜31中的电荷陷阱(尤其是，栅极绝缘膜31与栅电极7的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜31与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
(第二实施例)
在该实施例中，类似于第一实施例，公开了MIS型AlGaN/GaN-HEMT作为化合物半导体器件，但与第一实施例的不同之处在于栅极绝缘膜的结构不同。
图11A和图11B为示出根据第二实施例的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图11A所示，形成栅极绝缘膜41。
更具体而言，例如通过PECVD法，将氮氧化硅膜(SiON膜)沉积至具有2nm至200nm范围内的膜厚，例如为20nm左右，以覆盖包括源电极4的顶部和漏电极5的顶部的SiC衬底1上的整个表面。从而，形成栅极绝缘膜41。
PECVD的具体的膜形成条件包括源气体种类、源气体种类的流速、压强、RF功率以及RF功率的频率。
使用SiH4、NH3、N2O及N2的混合气体作为源气体，并且分别将SiH4的流速设定为3sccm，将NH3的流速设定为3sccm，将N2O的流速设定为5sccm，将N2的流速设定为1000sccm。
在该实施例中，为了通过向SiON供应大量的氢来确保足够的氢终端基团浓度，PECVD中的RF功率在允许等离子体生成的限制内被设定为相对低。在过量源气体的状态(反应速率确定状态)下，在PECVD中的压强与RF功率之间展现出基本上成比例的关系。可以认为，如果应用气体的上述各流速，则SiON处于反应速率确定状态。
当考虑到前述内容时，压强P与RF功率PRF被设定如下。
20W≤PRF≤200W，并且PRF/P＝α(α：常数)
因此，当RF功率PRF被确定为上述范围内的预定值时，利用常数α来唯一地确定压强。这里，压强被设定为例如1500毫托左右，RF功率被设定为例如50W左右，RF功率的频率被设定为13.56MHz。
SiON具有在产生原子键合时，减小键畸变(bond distortion)的效果增强和不容易出现成键缺陷的特性。此外，如上所述沉积的SiON不具有由不可避免地包含在SiON中的Si、O和N的键合缺陷导致的许多未键合键(在下文中，Si、O和N的键合缺陷被简称为悬空键)。此外，剩余的未键合键以氢(H)为终端。换句话说，以氢为终端的未键合键与全部悬空键的比率可被评估为足以减少栅极绝缘膜41中的电荷陷阱。此外，由于热变化而导致的终端氢键合基团的断裂预期会发生，从而使得SiON包含具有足以补偿断裂的浓度的过量原子间氢。高浓度原子间氢的布置使得即使在通过加热进行脱氢反应、然后氢被从SiON释放到外部的情况下，也能够再次引发氢终端。
关于在上述形成条件下形成的SiON膜，在SiON膜的SiON被表示为SixOyNz的情况下，Si∶O∶N的成分比率x∶y∶z被设定为：
x∶y∶z＝0.32±20％∶0.30±20％∶0.38±20％，
即被设定为x∶y∶z＝0.256～0.384∶0.240～0.360∶0.304～0.456且x+y+z＝1范围内的值。此外，氢终端基团浓度CH1被设定为以下范围内的值：
2×1022/cm3≤CH1≤5×1022/cm3。此外，原子间氢浓度CH2被设定为以下范围内的值：
2×1021/cm3≤CH2≤6×1021/cm3
将Si∶O∶N的成分比率x∶y∶z应用至上述应用范围意味着，其指示出悬空键被氢所补偿。
当氢终端基团浓度CH1小于2×1022/cm3时，变得难以充分地使得上述悬空键以氢为终端。当氢终端基团浓度CH1大于5×1022/cm3时，该氢终端基团浓度CH1作为SiON绝缘膜已不现实，变得不可能确保作为栅极绝缘膜的足够的绝缘性能。因此，将氢终端基团浓度CH1设定为上述范围内的值，使得能够充分地使得悬空键以氢为终端，同时保持作为栅极绝缘膜的优秀特性。
当原子间氢浓度CH2小于2×1021/cm3时，变得难以充分地补偿终端氢键合基团的断裂。当原子间氢浓度CH2大于6×1021/cm3时，变得不可能确保作为栅极绝缘膜的充分的绝缘性能。因此，将原子间氢浓度CH2设置为上述范围内的值，使得能够充分地补偿终端氢键合基团的断裂，而在使用栅极绝缘膜时也不会导致问题。
顺便提及，关于该实施例中的SiON，也得到了与图5A至图5C及图6A和图6B所示的关于第一实施例中的SiN的各试验中基本上相等同的结果。
也就是说，该实施例中的SiON中的氢终端基团浓度CH1被规定为不小于2×1022/cm3且不大于5×1022/cm3，从而获得了泄漏电流量减小且悬空键减少的优秀栅极绝缘膜。
此外，该实施例的SiON中的原子间氢浓度CH2被规定为不小于2×1021/cm3且不大于6×1021/cm3，从而获得了优秀栅极绝缘膜，在该栅极绝缘膜中，即使出现了由于热变化而导致的氢键合基团的断裂，也能够维持减少悬空键。
通过XPS来测量Si∶O∶N的成分比率x∶y∶z。通过红外吸收法来测量氢终端基团浓度CH1。通过HFS和RBS来测量原子间氢浓度CH2。
在该实施例的SiON膜中，Si∶O∶N的成分比率x∶y∶z被设定为例如0.32∶0.3∶0.38左右，氢终端基团浓度CH1被设定为例如3×1022/cm3左右，原子间氢浓度CH2被设定为例如3×1021/cm3左右。此时，通过ESR来测量对应于剩余不成对电子的浓度，并且得出为1.8×1018/cm3左右。
由上述SiON膜形成的栅极绝缘膜41是这样一种膜，其中，悬空键实质上减少，剩余的悬空键充分地以氢(H)为终端，并且所含的原子间氢的浓度足以补偿氢键合基团的断裂。在悬空键极度减少且电荷陷阱显著减少的状态下形成了上述栅极绝缘膜41。
接着，如图11B所示，与第一实施例相类似，经由图3B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实施例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜41中的电荷陷阱(尤其是，栅极绝缘膜41与栅电极7的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜41与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
改型实例
在下文中，说明第二实施例的各改型实例。
在下述各改型实例中，与第二实施例类似，公开了一种MIS型AlGaN/GaN-HEMT作为化合物半导体器件，但与第二实施例不同之处在于栅极绝缘膜的结构略有不同。
(改型实例1)
图12A至图12C为示出根据第二实施例的改型实例1的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图12A和图12B所示，形成栅极绝缘膜51。
首先，如图12A所示，形成第一绝缘膜51a。
更具体而言，在与第二实施例中图11A所示的栅极绝缘膜41的SiON膜的形成条件相同的形成条件下，通过PECVD方法将SiON膜沉积为具有5nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的SiC衬底1上的整个表面。从而，形成第一绝缘膜51a。除了膜厚不同之外，第一绝缘膜51a被形成为具有与第二实施例的栅极绝缘膜41相同的成分和特性。
接着，如图12B所示，形成第二绝缘膜51b。
作为第二绝缘膜51b的绝缘材料，使用带隙比第一绝缘膜51a的SiON的带隙高的材料。作为第二绝缘膜51b的绝缘材料，例如为Al2O3、AlN、TaO等。这里，描述使用Al2O3的情况作为实例。
在第一绝缘膜51a上，例如通过原子层沉积法(Atomic Layer Deposition：ALD法)将Al2O3沉积至具有15nm左右的膜厚。从而，形成第二绝缘膜51b。顺便提及，也可通过例如CVD法等来代替ALD法进行Al2O3的沉积。这样，就形成了其中依次层叠有第一绝缘膜51a和第二绝缘膜51b的栅极绝缘膜51，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。
栅极绝缘膜51包括第一绝缘膜51a，使得悬空键极度减少且电荷陷阱显著减少。此外，栅极绝缘膜51包括第二绝缘膜51b，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜51的应用使得能够实现电荷陷阱密度的显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图12C所示，类似于第二实施例，经由图11B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜51中的电荷陷阱(尤其是，栅极绝缘膜51与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
(改型实例2)
图13A至图13C为示出根据第二实施例的改型实例2的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图13A和图13B所示，形成栅极绝缘膜61。
更具体而言，首先，如图13A所示，类似于改型实例1中说明的图12B中的第二绝缘膜51b的形成，通过ALD法将Al2O3沉积至具有15nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的化合物半导体层2上的整个表面。从而，形成第一绝缘膜61a。
这里，也可以对SiC衬底1进行热处理。
具体而言，SiC衬底1例如在400℃至1200℃的范围内被加热5分钟左右。从而，改善了第一绝缘膜61a的成键态。通过提前引入热处理，栅极绝缘膜61的氢终端断裂受到抑制，并且保持了对应于不成对电子的稳定和低浓度的状态。此外，采用了成键态通过热处理而得以提高的Al2O3，从而进一步稳定了栅极耐受电压。
接着，如图13B所示，类似于改型实例1中说明的图12A中的第一绝缘膜51a的形成，通过PECVD法将SiON沉积在第一绝缘膜61a上以具有5nm左右的膜厚。从而，形成第二绝缘膜61b。除了膜厚不同之外，第二绝缘膜61b被形成为具有与第二实施例中的栅极绝缘膜41相同的成分和特性。
这样，就形成了其中依次层叠有第一绝缘膜61a和第二绝缘膜61b的栅极绝缘膜61，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。
栅极绝缘膜61包括第二绝缘膜61b，使得悬空键极度减少且电荷陷阱显著减少。此外，栅极绝缘膜61包括第一绝缘膜61a，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜61的应用使得能够实现电荷陷阱密度的显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图13C所示，类似于第二实施例，经由图9B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜61中的电荷陷阱(尤其是，栅极绝缘膜61与栅电极7的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
(改型实例3)
图14A和图14B及图15A和图15B为示出根据第二实施例的改型实例3的MIS型AlGaN/GaN-HEMT的主要工艺的示意剖面图。
首先，与第一实施例类似，对该MIS型AlGaN/GaN-HEMT进行图1A至图2B中的各种工艺。在化合物半导体层2中形成用于栅电极的电极槽2C。
接着，如图14A、图14B及图15A所示，形成栅极绝缘膜71。
更具体而言，首先，如图14A所示，类似于改型实例1中说明的图12A中的第一绝缘膜51a的形成，通过PECVD法将SiON沉积至具有5nm左右的膜厚，以覆盖包括源电极4的顶部和漏电极5的顶部的化合物半导体层2上的整个表面。从而，形成第一绝缘膜71a。除了膜厚不同之外，第一绝缘膜71a被形成为具有与第二实施例中的栅极绝缘膜41相同的成分和特性。
接着，如图14B所示，类似于改型实例1中说明的图12B中的第二绝缘膜51b的形成，通过ALD法将Al2O3沉积在第一绝缘膜71a上以具有10nm左右的膜厚。从而，形成第二绝缘膜71b。
接着，如图15A所示，类似于第一绝缘膜71a的形成，通过PECVD法将SiON沉积在第二绝缘膜71b上以具有5nm左右的膜厚。从而，形成第三绝缘膜71c。
这样，就形成了其中依次层叠有第一绝缘膜71a、第二绝缘膜71b和第三绝缘膜71c的栅极绝缘膜71，以便覆盖包括电极槽2C内表面的化合物半导体层2的顶部。除了膜厚不同之外，第三绝缘膜71c被形成为具有与第二实施例中的栅极绝缘膜41相同的成分和特性。
栅极绝缘膜71包括第一绝缘膜71a和第三绝缘膜71c，使得悬空键极度减少且电荷陷阱显著减少。此外，在上述情形中，形成了第二绝缘膜71b夹在第一绝缘膜71a与第三绝缘膜71c之间的结构，从而形成了栅极绝缘膜71的前表面和后表面上的悬空键极度减少且电荷陷阱显著减少的状态。此外，栅极绝缘膜71包括第二绝缘膜71b，使得栅电极的栅极耐受电压提高。也就是说，栅极绝缘膜71的应用使得能够实现电荷陷阱密度的进一步显著减少，同时实现栅电极的高栅极耐受电压。
接着，如图15B所示，类似于第一实施例，经由图3B中的工艺形成栅电极7。
之后，经由形成保护膜、形成源电极4、漏电极5及栅电极7的接触等各种工艺，就形成了MIS型AlGaN/GaN-HEMT。
如上所述，根据该实例，制造出高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜71中的电荷陷阱(尤其是，栅极绝缘膜71与栅电极7的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜71与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极7的高栅极耐受电压。
顺便提及，在第一和第二实施例以及它们的各改型实例中，SiC衬底1被用作衬底，但是衬底不限于SiC衬底1。只要氮化物半导体被用在具有场效应晶体管功能的外延结构的一部分中，那么即使使用由蓝宝石、Si、GaAs等制成的其它衬底也没关系。此外，关于衬底的导电性，其是半绝缘的还是导电的不在考虑范围之内。此外，在第一和第二实施例以及它们的各改型实例中源电极4、漏电极5及栅电极7中每一个的层结构都是一个实例，即使采用不管是单层还是多层的其它层结构也没关系。此外，形成各个电极的方法也是一个实例，即使采用任何一种其它形成方法也没关系。此外，在第一和第二实施例以及它们的各改型实例中，在形成源电极4和漏电极5时进行热处理，但是热处理并不是必须进行，只要获得欧姆特性即可，另外，在形成栅电极7之后还可进一步进行热处理。此外，在第一和第二实施例以及它们的各改型实例中，覆盖层2e被描述为单层，但是也可采用由多层化合物半导体层构成的覆盖层。此外，在第一和第二实施例以及它们的改型实例中。形成了在其中形成栅电极7的电极槽2C，但是也可形成不使用电极槽2C的结构。
(第四实施例)
在该实施例中，公开了一种电源装置，其设置有从第一和第二实施例以及它们的各改型实例中选择的一种类型的AlGaN/GaN-HEMT。
图16为示出根据第四实施例的电源装置的示意结构的连接图。
该实施例中的电源装置被构成为包括：高压初级侧电路81；低压次级侧电路82；以及设置在初级侧电路81与次级侧电路82之间的变压器83。
初级侧电路81被配置为包括：AC电源84；所谓的桥式整流电路85；以及多个(这里为四个)开关元件86a、86b、86c及86d。此外，桥式整流电路85具有开关元件86e。
次级侧电路82被配置为包括多个(这里为三个)开关元件87a、87b及87c。
在该实施例中，初级侧电路81中的每个开关元件86a、86b、86c、86d及86e都是从第一和第二实施例以及它们的各改型实例中选择的一种类型的AlGaN/GaN-HEMT。另一方面，次级侧电路82中的每个开关元件87a、87b及87c都是使用硅的普通MIS-FET。
在该实施例中，对高压电路应用了高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜中的电荷陷阱(尤其是，栅极绝缘膜与栅电极的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极的高栅极耐受电压。从而，制造出高度可靠的具有高功率的电源装置。
(第五实施例)
在该实施例中，公开了一种高频放大器，其设置有从第一和第二实施例以及它们的各改型实例中选择的一种类型的AlGaN/GaN-HEMT。
图17为示出根据第五实施例的高频放大器的示意结构的连接图。
该实施例中的高频放大器被构造为包括：数字预失真电路91；混合器(mixer)92a和92b；以及功率放大器93。
数字预失真电路91用于补偿输入信号的非线性失真。混合器92a用于将补偿了非线性失真的输入信号与AC信号进行混合。功率放大器93用于对混合有AC信号的输入信号进行放大，并具有从第一和第二实施例以及它们的各改型实例中选择的一种类型的AlGaN/GaN-HEMT。顺便提及，在图17中，高频放大器被构造为使得例如通过切换一个开关，输出侧的信号在混合器92b中与AC信号相混合，并且混合后的信号被允许传输至数字预失真电路91。
在该实施例中，对高频放大器应用了高度可靠的AlGaN/GaN-HEMT，其中，栅极绝缘膜中的电荷陷阱(尤其是，栅极绝缘膜与栅电极的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极的高栅极耐受电压。从而，制造出高度可靠的具有高耐受电压的高频放大器。
(其它实施例)
在第一至第五实施例以及各改型实例中，作为化合物半导体器件，描述了AlGaN/GaN-HEMT作为实例。作为化合物半导体器件，除了AlGaN/GaN-HEMT之外，还可采用下述的HEMT。
其它HEMT实例1
在该实例中，作为化合物半导体器件，公开了一种InAlN/GaN-HEMT。
InAlN和GaN是其晶格常数根据其成分而被允许相互接近的化合物半导体。在以上情形中，在上述第一至第五实施例及各改型实例中，电子渡越层由i-GaN形成，中间层由i-InAlN形成，电子供应层由n-InAlN形成，覆盖层由n-GaN形成。此外，在以上情形中，压电极化几乎不会发生，从而二维电子气主要是通过InAlN的自发极化而出现的。
根据该实例，类似于上述AlGaN/GaN-HEMT，制造出高度可靠的InAlN/GaN-HEMT，其中，栅极绝缘膜中的电荷陷阱(尤其是，栅极绝缘膜与栅电极的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极的高栅极耐受电压。
其它HEMT实例2
在该实例中，作为化合物半导体器件，公开了一种InAlGaN/GaN-HEMT。
GaN和InAlGaN是这样的化合物半导体，其中，后一化合物半导体的晶格常数小于前一化合物半导体的晶格常数。在以上情形中，在上述第一至第五实施例及各改型实例中，电子渡越层由i-GaN形成，中间层由i-InAlGaN形成，电子供应层由n-InAlGaN形成，覆盖层由n+-GaN形成。
根据该实例，类似于上述AlGaN/GaN-HEMT，制造出高度可靠的InAlGaN/GaN-HEMT，其中，栅极绝缘膜中的电荷陷阱(尤其是，栅极绝缘膜与栅电极的界面上以及该界面附近区域中的电荷陷阱，或者栅极绝缘膜与化合物半导体层2的界面上以及该界面附近区域中的电荷陷阱)进一步显著减少，并且电特性的改变受到抑制，同时实现了栅电极的高栅极耐受电压。
根据上述各个方案，制造出了高度可靠的化合物半导体器件，其中，栅极绝缘膜中的电荷陷阱显著减少，并且电特性的改变受到抑制。
此处叙述的全部实例和条件性语言都是作为教导目的，用于帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不受限于这些具体叙述的实例和条件，说明书中这些实例的安排也不涉及显示发明的优劣。尽管已经详细地描述了本发明的实施例，但是应当理解，在不脱离本发明的精神和范围的情况下，可对本发明进行各种变化、替代和更改。

Claims (20)

1.一种化合物半导体器件，包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；
其中
该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
2.一种化合物半导体器件，包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；
其中
该栅极绝缘膜是包含SixOyNz作为绝缘材料的一种膜；
该SixOyNz满足
x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
3.如权利要求1所述的化合物半导体器件，其中
该栅极绝缘膜是该绝缘材料的原子间氢浓度不小于2×1021/cm3且不大于6×1021/cm3的一种膜。
4.如权利要求1所述的化合物半导体器件，其中
该栅极绝缘膜包括第一绝缘膜和第二绝缘膜的层叠结构，其中：
该第一绝缘膜由该绝缘材料形成；以及
该第二绝缘膜由带隙比该绝缘材料大的材料制成。
5.如权利要求4所述的化合物半导体器件，其中
该第二绝缘膜比该第一绝缘膜厚。
6.如权利要求4所述的化合物半导体器件，其中
该栅极绝缘膜是通过在该第一绝缘膜上层叠该第二绝缘膜而形成的。
7.如权利要求4所述的化合物半导体器件，其中
该栅极绝缘膜是通过在该第二绝缘膜上层叠该第一绝缘膜而形成的。
8.如权利要求4所述的化合物半导体器件，其中
该第二绝缘膜包括选自Al2O3、AlN及TaO中的至少一种。
9.如权利要求1所述的化合物半导体器件，其中
该栅极绝缘膜包括第一绝缘膜、第二绝缘膜和第三绝缘膜的层叠结构，其中：
该第一绝缘膜由该绝缘材料形成；
该第二绝缘膜由带隙比该绝缘材料大的材料制成；以及
该第三绝缘膜由该绝缘材料形成。
10.一种化合物半导体器件的制造方法，包括如下步骤：
在化合物半导体层上形成栅极绝缘膜；以及
在该化合物半导体层上经该栅极绝缘膜而形成栅电极；
其中
该栅极绝缘膜是包含SixNy作为绝缘材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，并且氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
11.一种化合物半导体器件的制造方法，包括如下步骤：
在化合物半导体层上形成栅极绝缘膜；以及
在该化合物半导体层上经该栅极绝缘膜而形成栅电极；
其中
该栅极绝缘膜是包含SixOyNz作为绝缘材料的一种膜；
该SixOyNz满足
x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
12.如权利要求10所述的化合物半导体器件的制造方法，其中
通过等离子体CVD方法来沉积该绝缘材料，以将RF功率设定为不小于20W且不大于200W的范围内的值。
13.如权利要求10所述的化合物半导体器件的制造方法，其中
该栅极绝缘膜是该绝缘材料的原子间氢浓度不小于2×1021/cm3且不大于6×1021/cm3的一种膜。
14.如权利要求10所述的化合物半导体器件的制造方法，其中
该栅极绝缘膜包括第一绝缘膜和第二绝缘膜的层叠结构，其中：
该第一绝缘膜由该绝缘材料形成；以及
该第二绝缘膜由带隙比该绝缘材料大的材料制成。
15.如权利要求14所述的化合物半导体器件的制造方法，其中
该第二绝缘膜比该第一绝缘膜厚。
16.如权利要求14所述的化合物半导体器件的制造方法，其中
该栅极绝缘膜是通过在该第一绝缘膜上层叠该第二绝缘膜而形成的。
17.如权利要求14所述的化合物半导体器件的制造方法，其中
该栅极绝缘膜是通过在该第二绝缘膜上层叠该第一绝缘膜而形成的。
18.如权利要求14所述的化合物半导体器件的制造方法，其中
该第二绝缘膜包括选自Al2O3、AlN及TaO中的至少一种。
19.一种电源装置，包括：
变压器；以及
高压电路和低压电路，它们之间插入有该变压器；其中
该高压电路包括晶体管；
该晶体管包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；以及
该栅极绝缘膜是包含SixNy或SixOyNz作为材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，
或者，该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
该SixNy或该SixOyNz的氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
20.一种高频放大器，其为对输入的高频电压进行放大以输出放大电压的高频放大器，该高频放大器包括：
晶体管，其中
该晶体管包括：
化合物半导体层；以及
栅电极，经栅极绝缘膜而形成在该化合物半导体层上；以及
该栅极绝缘膜是包含SixNy或SixOyNz作为材料的一种膜；
该SixNy满足0.638≤x/y≤0.863，
或者，该SixOyNz满足x∶y∶z＝0.256至0.384∶0.240至0.360∶0.304至0.456，且x+y+z＝1；并且
该SixNy或该SixOyNz的氢终端基团浓度被设定为不小于2×1022/cm3且不大于5×1022/cm3的范围内的值。
CN201110342602.1A 2010-12-10 2011-10-28 化合物半导体器件及其制造方法 Active CN102544088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-276294 2010-12-10
JP2010276294A JP6035007B2 (ja) 2010-12-10 2010-12-10 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法

Publications (2)

Publication Number Publication Date
CN102544088A true CN102544088A (zh) 2012-07-04
CN102544088B CN102544088B (zh) 2016-02-17

Family

ID=46198755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342602.1A Active CN102544088B (zh) 2010-12-10 2011-10-28 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20120146728A1 (zh)
JP (1) JP6035007B2 (zh)
CN (1) CN102544088B (zh)
TW (1) TWI450342B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346165A (zh) * 2013-05-08 2013-10-09 友达光电股份有限公司 半导体元件
CN103943676A (zh) * 2013-01-17 2014-07-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN104022104B (zh) * 2013-03-01 2017-04-12 英飞凌科技奥地利有限公司 用于iii族氮化物器件的电荷保护
CN110663105A (zh) * 2017-05-31 2020-01-07 三菱电机株式会社 半导体装置的制造方法
CN111883589A (zh) * 2014-04-30 2020-11-03 台湾积体电路制造股份有限公司 用于hemt器件的侧壁钝化

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680987B2 (ja) * 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014017423A (ja) 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014192493A (ja) 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JPWO2014185034A1 (ja) * 2013-05-13 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
JP2016066641A (ja) 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6591169B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6536318B2 (ja) * 2015-09-24 2019-07-03 三菱電機株式会社 半導体装置及びその製造方法
JP6649586B2 (ja) * 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2018157141A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6767411B2 (ja) 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6930010B2 (ja) * 2018-03-06 2021-09-01 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP7033498B2 (ja) * 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JP2021114496A (ja) * 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置
JP7450446B2 (ja) 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048957A1 (en) * 2005-08-31 2007-03-01 Samsung Electronics Co., Ltd. Method of manufacturing a charge-trapping dielectric and method of manufacturing a sonos-type non-volatile semiconductor device
US20070212804A1 (en) * 2006-03-13 2007-09-13 Kabushiki Kaisha Toshiba Solid-state imaging device and method for manufacturing thereof
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
CN101548383A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用氧化物半导体的显示设备及其制造方法
US20100117126A1 (en) * 2008-11-07 2010-05-13 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP4455381B2 (ja) * 2005-03-28 2010-04-21 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
JP4823671B2 (ja) * 2005-12-13 2011-11-24 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP2009176930A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5212414B2 (ja) * 2010-04-05 2013-06-19 富士通株式会社 半導体装置及びその製造方法
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
US8835246B2 (en) * 2011-02-25 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with resistors and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048957A1 (en) * 2005-08-31 2007-03-01 Samsung Electronics Co., Ltd. Method of manufacturing a charge-trapping dielectric and method of manufacturing a sonos-type non-volatile semiconductor device
US20070212804A1 (en) * 2006-03-13 2007-09-13 Kabushiki Kaisha Toshiba Solid-state imaging device and method for manufacturing thereof
CN101548383A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用氧化物半导体的显示设备及其制造方法
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
US20100117126A1 (en) * 2008-11-07 2010-05-13 Sony Corporation Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943676A (zh) * 2013-01-17 2014-07-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN103943676B (zh) * 2013-01-17 2017-06-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN104022104B (zh) * 2013-03-01 2017-04-12 英飞凌科技奥地利有限公司 用于iii族氮化物器件的电荷保护
CN103346165A (zh) * 2013-05-08 2013-10-09 友达光电股份有限公司 半导体元件
US9153601B2 (en) 2013-05-08 2015-10-06 Au Optronics Corporation Semiconductor device
CN111883589A (zh) * 2014-04-30 2020-11-03 台湾积体电路制造股份有限公司 用于hemt器件的侧壁钝化
CN110663105A (zh) * 2017-05-31 2020-01-07 三菱电机株式会社 半导体装置的制造方法
CN110663105B (zh) * 2017-05-31 2023-06-06 三菱电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
CN102544088B (zh) 2016-02-17
TW201234495A (en) 2012-08-16
TWI450342B (zh) 2014-08-21
US20120146728A1 (en) 2012-06-14
JP6035007B2 (ja) 2016-11-30
JP2012124436A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102544088B (zh) 化合物半导体器件及其制造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN104377239B (zh) 半导体器件及其制造方法
CN103545361B (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103367423B (zh) 半导体器件和用于制造半导体器件的方法
US8912571B2 (en) Compound semiconductor device including first film on compound semiconductor layer and second film on first film and method of manufacturing the same
CN103367426B (zh) 化合物半导体器件及其制造方法
JP5573941B2 (ja) 化合物半導体装置及びその製造方法
CN102651385B (zh) 化合物半导体器件及其制造方法
Huang et al. Low-Leakage-Current AlN/GaN MOSHFETs Using $\hbox {Al} _ {2}\hbox {O} _ {3} $ for Increased 2DEG
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
CN102569380A (zh) 化合物半导体器件及其制造方法
CN103035683A (zh) 化合物半导体器件及其制造方法
JP2012523702A (ja) ＧａＮバッファ層におけるドーパント拡散変調
CN103545362B (zh) 化合物半导体器件及其制造方法
CN103000685A (zh) 半导体器件及其制造方法、电源装置以及高频放大单元
CN102832231A (zh) 化合物半导体器件及其制造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant