JP5212414B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5212414B2
JP5212414B2 JP2010086796A JP2010086796A JP5212414B2 JP 5212414 B2 JP5212414 B2 JP 5212414B2 JP 2010086796 A JP2010086796 A JP 2010086796A JP 2010086796 A JP2010086796 A JP 2010086796A JP 5212414 B2 JP5212414 B2 JP 5212414B2
Authority
JP
Japan
Prior art keywords
insulating film
film
compound semiconductor
semiconductor device
stoichiometric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010086796A
Other languages
English (en)
Other versions
JP2010166084A (ja
Inventor
剛三 牧山
俊裕 多木
雅仁 金村
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010086796A priority Critical patent/JP5212414B2/ja
Publication of JP2010166084A publication Critical patent/JP2010166084A/ja
Application granted granted Critical
Publication of JP5212414B2 publication Critical patent/JP5212414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、高出力用途の化合物半導体装置であって、化合物半導体表面に絶縁膜[例えばシリコン窒化(SiN)膜]を備えるものに用いて好適の半導体装置及びその製造方法に関する。
半導体装置、特に高出力用途に使用される化合物半導体装置(ショットキーゲートFET)では、図11に示すように、例えばイオン注入等の手法によって注入領域100を設けて活性領域を確定された化合物半導体積層構造101の表面上に、一対のオーミック電極102及びゲート電極103が形成されている。そして、化合物半導体積層構造101の表面及びオーミック電極102を覆うように絶縁膜(例えばシリコン窒化膜など)104が形成されている。
このような高出力用途の化合物半導体装置の性能(信頼性を含む)は、化合物半導体積層構造101の表面と絶縁膜104との界面(半導体表面/絶縁膜接触界面)の状態や化合物半導体積層構造101の表面を覆う絶縁膜104自体の性質に大きく左右される。
例えば、高出力用途の化合物半導体装置では、化合物半導体積層構造101の表面を覆う絶縁膜104はゲート電極103に接しているため、絶縁膜104に高電界が印加され、絶縁膜104を介してゲート電極103から化合物半導体積層構造101内へリーク電流が流れてしまい、デバイスの寿命(信頼性)に影響を与えている。これまで、各研究機関等において、良質な表面保護用絶縁膜とデバイスの寿命(信頼性)について多くの検討がなされ、且つ、現在も続けられている。
なお、先行技術調査を行なった結果、以下の特許文献1が得られた。
特開2001−77127号公報
ところで、化合物半導体表面を保護する化合物半導体装置用絶縁膜(例えばシリコン窒化膜)に要求される性能としては、化合物半導体表面に対する安定化作用、及び、絶縁膜自体の良好な絶縁特性の2点がある。
ここで、化合物半導体表面に対する安定化作用とは、化合物半導体表面に絶縁膜を形成することによって、化合物半導体表面の化学的変化現象の抑制及びこれに伴う表面電位の変化を抑制する作用を言う。
例えば、化合物半導体表面に対する安定化作用に優れた絶縁膜とは、絶縁膜内部に水素(H)終端されたボンド等を多く含む絶縁膜を言う。このような絶縁膜は化合物半導体表面に対する化学的作用が大きく、場合によっては、化合物半導体表面に存在する不安定な原子結合状態を正常に戻す作用が期待される。
一方、絶縁膜自体の良好な絶縁特性とは、高電界印加時であっても絶縁膜中を流れるリーク電流が少ない特性を言う。特に、SiN膜においては、珪素(Si)及び窒素(N)原子の化学結合状態によって膜中リーク電流が大きく変化する。
例えば、それ自体が良好な絶縁特性を有する絶縁膜とは、絶縁膜内部の結合手に空きが無い状態の絶縁膜を言う。このような絶縁膜は、絶縁膜内部を流れる電流が微小であるため、絶縁膜を通してのリーク電流が抑制され、膜中通電による膜質の変化を緩和できることになる。
しかしながら、絶縁膜の化合物半導体表面に対する安定化作用が十分でないと、デバイス動作時の電流変動などデバイス特性に影響を与えることになる。
また、絶縁膜自体の良好な絶縁特性が得られないと、リーク電流が流れてしまい、化合物半導体装置の性能を低下させることになる。
このような絶縁膜の化合物半導体表面に対する安定化作用を向上させることと絶縁膜自体の良好な絶縁特性が得られるようにすることは、絶縁膜の化学結合の観点から本質的に両立が難しい。
本発明は、このような課題に鑑み創案されたもので、デバイス特性の向上及び性能変動を抑制させることができるようにした、半導体装置及びその製造方法を提供することを目的とする。
このため、本半導体装置は、半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、少なくとも前記化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分を覆う第1絶縁膜と、第1絶縁膜上に形成された第2絶縁膜とを備え、第1絶縁膜は、ストイキオメトリ絶縁膜であり、引張応力が作用するシリコン窒化膜であり、第2絶縁膜は、第1絶縁膜よりも水素を多く含んでおり、引張応力が作用するシリコン窒化膜であることを要件とする。
また、本半導体装置の製造方法は、半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、少なくとも化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分が覆われるように第1絶縁膜を形成し、第1絶縁膜上に前記第1絶縁膜よりも含有水素量の大きい第2絶縁膜を形成する工程を含み、第1絶縁膜を形成する工程において、NをN原料ガスとして供給してシリコン窒化膜であり、ストイキオメトリ絶縁膜である第1絶縁膜を形成し、第2絶縁膜を形成する工程において、少なくともNHをN原料ガスとして供給してシリコン窒化膜である第2絶縁膜を形成することを要件とする。
したがって、本半導体装置及びその製造方法によれば、デバイス特性の向上及びデバイス性能変動を抑制させることができるという利点がある。
本発明の第1実施形態にかかる半導体装置(ショットキーゲートFET)の構成を示す模式的断面図である。 高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されたSiN膜に含まれるSi−H結合濃度及びN−H結合濃度(個/cm3)と屈折率との関係を示す図である。 (A),(B)は、本発明の第1実施形態にかかる半導体装置(ショットキーゲートFET)の課題を説明するための模式的断面図である。 (A)〜(H)は、本発明の第1実施形態にかかる半導体装置(ショットキーゲートFET)の製造方法を説明するための模式的断面図である。 高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されたSiN膜の屈折率とストレスとの関係を示す図である。 本発明の第2実施形態にかかる半導体装置(ショットキーゲートFET)の構成を示す模式的断面図である。 本発明の第3実施形態にかかる半導体装置(ショットキーゲートFET)の構成を示す模式的断面図である。 (A)〜(C)は、本発明の各実施形態の変形例にかかる半導体装置(ショットキーゲートFET)の構成を示す模式的断面図である。 (A),(B)は、本発明の第1実施形態の変形例にかかる半導体装置(ショットキーゲートFET)の製造方法を説明するための模式的断面図であり、(C)はこの第1実施形態の変形例にかかる半導体装置(ショットキーゲートFET)の他の構成例を示す模式的断面図である。 (A),(B)は、本発明の第1実施形態の変形例にかかる半導体装置(MISゲートFET)の構成を示す模式的断面図である。 従来の半導体装置(ショットキーゲートFET)の構成を示す模式的断面図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について説明する。
[第1実施形態]
まず、本発明の第1実施形態にかかる半導体装置及びその製造方法について、図1〜図5を参照しながら説明する。
本実施形態にかかる半導体装置は、化合物半導体からなる化合物半導体装置[ここでは、ショットキー型の電界効果トランジスタ(FET;Field Effect Transistor)(ショットキーゲートFET)]であって、例えば図1に示すように、半導体基板6上に積層された複数の化合物半導体層7〜10からなる化合物半導体積層構造1と、化合物半導体積層構造1にショットキー接触しているゲート電極2と、化合物半導体積層構造1にオーミック接触しているオーミック電極3と、少なくとも化合物半導体積層構造1の表面に露出している部分を覆う第1絶縁膜4と、第1絶縁膜4上に形成された第2絶縁膜5とを備える。
ここで、化合物半導体積層構造1は、例えば図1に示すように、半絶縁性のSiC基板(半導体基板)6上に、バッファ層7、GaN電子走行層8、AlGaN電子供給層9、GaN表面層(キャップ層)10を順に積層させた構造になっている。そして、GaN表面層10上にゲート電極2が形成されており、AlGaN電子供給層9上にソース電極/ドレイン電極として機能する一対のオーミック電極3が形成されている。なお、図1中、符号11は素子分離領域を示している。
第1絶縁膜4は、図1に示すように、絶縁性に優れた絶縁膜であり、少なくとも化合物半導体積層構造1を構成する化合物半導体層(ここではGaN表面層10)の表面に露出している部分に接するように形成されている。
ここでは、第1絶縁膜4は、例えばシリコン窒化膜(SiN膜)である。
本実施形態では、第1絶縁膜4としてのSiN膜(第1SiN膜)は、絶縁性に優れた絶縁膜、即ち、Si−H結合の数とN−H結合の数を足した合計が少なく(Si−H結合の濃度とN−H結合の濃度を足した合計濃度が低く)、かつ、化学的量性比の正しい(N/Si比が4/3になっている)ストイキオメトリ絶縁膜として構成されている。
この第1SiN膜4の屈折率(波長633nmの光に対する屈折率)は、2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)になっている。つまり、第1SiN膜4は、屈折率としてはほぼストイキオメトリに位置する絶縁膜として構成されている。
ここで、図2は、高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されたSiN膜に含まれるSi−H結合濃度及びN−H結合濃度(個/cm3)と屈折率との関係を示す図である。
本実施形態では、第1SiN膜4をストイキオメトリ絶縁膜として構成すべく、第1SiN膜4の屈折率(波長633nmの光に対する屈折率)が1.9よりも大きく2.1よりも小さい範囲内になるようにしている。このため、図2に示すように、第1SiN膜4に含まれるSi−H結合の濃度は、1.1×1022個/cm3又はその近傍の範囲内(ここでは、7.0×1021個/cm3よりも大きく1.3×1022個/cm3よりも小さい範囲内)になっている。また、第1SiN膜4に含まれるN−H結合の濃度は、6.0×1021個/cm3又はその近傍の範囲内(ここでは5.0×1021個/cm3よりも大きく1.0×1022個/cm3よりも小さい範囲内)になっている。
また、第1SiN膜4は、これに含まれるSi−H結合の濃度とN−H結合の濃度を足した合計濃度(図2中、Si−H+N−H)が、1.7×1022個/cm3又はその近傍の範囲になっている。つまり、第1SiN膜4は、Si−H結合濃度とN−H結合濃度を足した合計濃度が低く、水素が少ししか含まれていない低水素含有絶縁膜になっている。なお、SiN膜に含まれるSi−H結合の濃度とN−H結合の濃度を足した合計濃度は、屈折率が2.0の場合に最小値となる。
このようにストイキオメトリ絶縁膜として構成される第1SiN膜4は、結合状態が脆弱な結合が少なく、電気伝導に寄与するイオンの量が少ないため、優れた絶縁性を有する。このため、第1SiN膜4によって、ゲート電極2から化合物半導体積層構造1へのリーク電流経路が遮断されることになる。
第2絶縁膜5は、図1に示すように、化合物半導体表面に対する安定化作用に優れた絶縁膜であり、第1絶縁膜4の表面に接するように形成されている。
ここでは、第2絶縁膜5は、シリコン窒化膜(SiN膜)である。
本実施形態では、この第2絶縁膜5としてのSiN膜(第2SiN膜)は、化合物半導体表面に対する安定化作用に優れた絶縁膜、即ち、Si−H結合の数とN−H結合の数を足した合計が多く(Si−H結合の濃度とN−H結合の濃度を足した合計濃度が高く)、かつ、化学的量性比がずれている(N/Si比が4/3からずれている)非ストイキオメトリ絶縁膜として構成されている。
この第2SiN膜5の屈折率(波長633nmの光に対する屈折率)は、2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)外になっている。つまり、第2SiN膜5は、屈折率としてはストイキオメトリからずれた絶縁膜として構成されている。
この場合、第2SiN膜5の屈折率を2.0又はその近傍の範囲外にするには、屈折率を2.0又はその近傍の範囲よりも高めにする方法と、屈折率を2.0又はその近傍の範囲よりも低めにする方法とがある。
屈折率を2.0又はその近傍の範囲よりも高めにすると、第2SiN膜5中に含まれるSi−H結合が増大し、第2SiN膜5は、化合物半導体表面に対して化学的作用を生じさせうる水素を多く含むものとなる。
一方、屈折率を2.0又はその近傍の範囲よりも低めにすると、第2SiN膜5中に含まれるN−H結合が増大し、第2SiN膜5は、化合物半導体表面に対して化学的作用を生じさせうる水素を多く含むものとなる。
このように、第2SiN膜5の屈折率が2.0又はその近傍の範囲外になっていれば、第2SiN膜5は、化合物半導体表面に対して化学的作用を生じさせうる水素を多く含むものとなる。
しかしながら、N−H結合の結合エネルギはSi−H結合の結合エネルギよりも大きいため、反応性の観点からは、Si−H結合を多く含む方が有利である。
このため、第2SiN膜5の屈折率は2.0又はその近傍の範囲よりも高めにするのが好ましい。
本実施形態では、第2SiN膜5を非ストイキオメトリ絶縁膜として構成すべく、第2SiN膜5の屈折率(波長633nmの光に対する屈折率)が1.9よりも大きく2.1よりも小さい範囲外(ここでは2.1以上)になるようにしている。このため、図2に示すように、第2SiN膜5に含まれるSi−H結合の濃度は、1.1×1022個/cm3又はその近傍の範囲外(ここでは1.3×1022個/cm3以上)になっている。また、第2SiN膜5に含まれるN−H結合の濃度は、6.0×1021個/cm3又はその近傍の範囲外(ここでは5.0×1021個/cm3以下)になっている。
また、第2SiN膜5は、これに含まれるSi−H結合の濃度とN−H結合の濃度を足した合計濃度(図2中、Si−H+N−H)が、1.8×1022個/cm3以上(好ましくは2.0×1022個/cm3以上)になっている。つまり、第2絶縁膜5は、Si−H結合の濃度とN−H結合の濃度を足した合計濃度が高く、水素を多く含む高水素含有絶縁膜になっている。このように、第2絶縁膜5は、第1絶縁膜4よりも水素を多く含む含有水素量の大きい絶縁膜として構成されている。
このように構成される第2SiN膜5は、多くの水素を含有し、これらの水素がSi又はNと結合しており、また、N/Si比が4/3のストイキオメトリSiN膜(Si34膜)と比較して、化学的安定性が低下したものとなる。
なお、ここでは、上述の考察に基づいて、第2SiN膜5の屈折率を2.0又はその近傍の範囲よりも高めにするようにしているが、これに限られるものではなく、屈折率を2.0又はその近傍の範囲よりも低めにする(即ち、1.9以下にする)ようにしても良い。この場合、第2SiN膜5に含まれるN−H結合の濃度は、1.0×1022個/cm3以上(6.0×1021個/cm3又はその近傍の範囲外)になる。また、Si−H結合の濃度は、7.0×1021個/cm3以下(1.1×1022個/cm3又はその近傍の範囲外)になる。さらに、Si−H結合の濃度とN−H結合の濃度を足した合計濃度(図2中、Si−H+N−H)は、1.7×1022個/cm3又はその近傍よりも大きくなる(好ましくは2.0×1022個/cm3以上になる)。
ところで、化合物半導体表面には、結晶構成元素の酸化物や水素終端及び水酸基終端されたボンドが多く存在する。
このような化合物半導体表面上に、上述の第1SiN膜4を介して、上述のように構成される第2SiN膜5を設けると、第1SiN膜上に形成された第2SiN膜中に含まれる水素が、成膜中の熱エネルギ等によって化合物半導体表面に拡散し、あるいは、成膜時に反応炉内部に存在するラジカル水素が第1絶縁膜を透過して化合物半導体表面に拡散し、例えば化合物半導体表面の酸素と反応して脱水反応を起こしたり、化合物半導体表面の水素又は水酸基と反応を起こしたりする。
このような反応が進行することで、化合物半導体表面に存在する不安定な原子結合状態が安定化されるため、第2SiN膜5を設けない場合(即ち酸化物やボンドが多く存在する場合)と比較して、化合物半導体表面の化学的変化現象及びこれに伴うデバイス動作中の表面電位の変化が抑制され、デバイス特性を向上させることができる。
なお、第2SiN膜5の膜厚が厚くなると膜内をリーク電流が流れてしまうおそれがあるため、2層構造絶縁膜全体の絶縁性能を維持するために、第2絶縁膜5は、化合物半導体表面の改質を成し遂げることができる程度に薄い膜厚にするのが好ましい。この膜厚は、半導体材料及び変性の度合いで異なる。
このように、本実施形態では、化合物半導体積層構造1の表面を覆う保護膜として、性質の異なる絶縁膜を積層させた2層構造の絶縁膜(複層絶縁膜;積層構造絶縁膜)が設けられている。つまり、図1に示すように、化合物半導体側に、第1絶縁膜4として、絶縁性に優れたストイキオメトリ絶縁膜を設け、表面側に、第2絶縁膜5として、化合物半導体表面に対する安定化作用に優れた非ストイキオメトリ絶縁膜を設けている。これにより、絶縁膜の絶縁性向上(低ゲートリーク電流化)と化合物半導体表面の化学的安定性の向上の両立を可能とし、デバイス特性の向上及びデバイス性能変動が抑制させた高性能な半導体装置を実現している。
このような構成は、以下のような考察に基づいて見出されたものである。
化合物半導体装置の化合物半導体表面には、トラップ等に代表される結合状態の不安定なボンドが存在する。
例えば、結晶種に依存するが、多くの場合、化合物半導体表面は結晶構成元素の酸化物で覆われている。この酸化物は、電子に対してトラップとして働くことがあり、デバイス特性を低下させる。
また、例えば、化合物半導体表面が酸化することなく、結合手が切れた状態、もしくは、水素(H)で終端された状態になっていることも想定される。この場合も、酸化物が形成されている場合と同様に、電子に対するトラップとして作用することがあり、デバイス特性を低下させる。
この場合、不安定状態を解消してデバイス特性を向上させるために、化合物半導体表面上に成膜する絶縁膜として、非ストイキオメトリ絶縁膜(例えばSi−H結合及びN−H結合を多く含むSiN膜)を使用することが考えられる。
非ストイキオメトリ絶縁膜を使用することによって、結合手が完全に結ばれていない系では、空いた結合手がエネルギ的に安定な状態に遷移しようとする。この遷移が、化合物半導体表面を安定な状態に変化させると考えられる。また、このような非ストイキオメトリ絶縁膜に多く含まれる水素(H)や成膜中のラジカル水素(ラジカルH)が化合物半導体表面に到達し、化合物半導体表面を安定な状態に変化させると考えられる。
この結果、化合物半導体表面の化学的変化現象及びこれに伴うデバイス動作中の表面電位の変化が抑制され、デバイス特性が向上する。
しかしながら、このような非ストイキオメトリ絶縁膜(SiN膜)は、原子の結合手が安定な状態で結ばれていないため、絶縁性能が低く、リーク電流が流れてしまう。例えば、このような絶縁膜(SiN膜)を用いてMIMキャパシタを形成した場合、絶縁膜を介して電流が流れてしまう。
ここで、ショットキーゲート型の化合物半導体装置(ショットキーゲートFET)では、ゲート電極は化合物半導体積層構造の表面にショットキー接合されている(例えば図3参照)。なお、一定のゲート印加電圧以下では、ショットキー接合を通じて流れる電流は微小である。
しかしながら、例えば絶縁膜に高い電圧が印加されると、絶縁膜を介してゲート電極から化合物半導体積層構造へリーク電流経路が形成される場合がある。
このリーク電流経路を流れるゲートリーク電流量は、デバイスの信頼性に影響を与える。
このような点を考慮すると、ゲートリーク電流を抑制して信頼性を向上させるために、化学的量性比の正しい絶縁膜(ストイキオメトリ絶縁膜)を使用することが考えられる。
しかしながら、ストイキオメトリ絶縁膜は、化学的に極めて安定であり、上述のような化合物半導体表面の安定化作用(改質作用)はほとんど期待できない。
そこで、化合物半導体表面に対する安定化作用(改質作用)によるデバイス特性の向上と、低ゲートリーク電流化を両立させるべく、図3(A),(B)に示すように、非ストイキオメトリ絶縁膜(SiN膜)とストイキオメトリ絶縁膜(SiN膜)の2層構造にすることが考えられる。
しかしながら、例えば図3(A)に示すように、ストイキオメトリSiN膜を表面側に配置し、非ストイキオメトリSiN膜を化合物半導体側に配置すると、図3(A)中、矢印で示すように、リーク電流経路が形成されてしまう。一般に、この部分には大きな電界が集中し、電流が流れやすい状態になっており、この部分に電流が流れると、絶縁膜内部及び絶縁膜と化合物半導体との接触部が破壊されてしまうおそれがあり、ひいてはデバイスの破壊につながるおそれがある。
これに対し、図3(B)に示すように、非ストイキオメトリSiN膜を表面側に配置し、ストイキオメトリSiN膜を化合物半導体側に配置した場合、リーク電流経路は形成されない。
このような点を考慮して、上述のように、化合物半導体側に、第1絶縁膜4として、絶縁性に優れたストイキオメトリ絶縁膜を設け、表面側に、第2絶縁膜5として、化合物半導体表面に対する安定化作用に優れた非ストイキオメトリ絶縁膜を設けている。
次に、本実施形態の半導体装置の製造方法について、図4を参照しながら説明する。
まず、図4(A)に示すように、半絶縁性のSiC基板(半導体基板)6上に、バッファ層7、GaNからなる電子走行層8、AlGaNからなる電子供給層9、GaNからなる表面層10を、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法によって、順にエピタキシャル成長させ、複数の化合物半導体層7〜10を積層してなる化合物半導体積層構造1を形成する。なお、バッファ層7は、SiC基板1の表面の格子欠陥が電子走行層8に伝播するのを防ぐ役割がある。
次に、図4(B)に示すように、素子を形成しない領域(素子分離領域;注入領域)11を不活性化する目的で、この領域11に例えばArを注入し、素子間分離を行なう。これにより、活性領域が確定される。
次いで、図4(C)に示すように、例えばフォトリソグラフィによってオーミック電極形成領域を規定し、例えばドライエッチングによって表面層10を除去する。
そして、図4(C)に示すように、例えば真空蒸着法によって、Ti(例えば厚さ20nm)、Al(例えば厚さ200nm)を順に蒸着させた後、リフトオフして、電子供給層9上に一対のオーミック電極3を形成する。その後、熱処理を加えることによって、電子供給層9とオーミック電極3との間でオーミックコンタクトを形成する。
次に、図4(D)に示すように、オーミック電極3が形成された化合物半導体積層構造1の表面全体を覆うように、第1絶縁膜(第1SiN膜)4、第2絶縁膜(第2SiN膜)5を順に形成する。
具体的には、まず、図4(D)に示すように、例えばプラズマCVD(PCVD)法を用いて、オーミック電極3が形成された化合物半導体積層構造1の表面上に第1絶縁膜4を成膜する。
ここでは、第1絶縁膜4として、絶縁性に優れたストイキオメトリ絶縁膜を形成すべく、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/N2/He=2sccm/150sccm/1000sccmとして、例えば20nmのシリコン窒化膜(第1SiN膜)を成膜する。
このようにして形成された第1SiN膜4に含有されるSi−H結合濃度は1.1×1022個/cm3となり、N−H結合濃度は6.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は、1.7×1022個/cm3となった。
また、第1SiN膜4の屈折率(波長633nmの光に対する屈折率)は2.0となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、SiN膜は、屈折率が2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)で、概ね、ストイキオメトリ、即ち、N/Si比が4/3になって化学的量性比の正しい膜となるため、ストイキオメトリ絶縁膜としての第1SiN膜4が形成されたことになる。
次に、図4(D)に示すように、例えばプラズマCVD(PCVD)法を用いて、第1絶縁膜4上に第2絶縁膜5を成膜する。
ここでは、第2絶縁膜5として、化合物半導体表面に対する安定化作用に優れた非ストイキオメトリ絶縁膜を形成すべく、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/N2/He=3sccm/150sccm/1000sccmとして、例えば20nmのシリコン窒化膜(第2SiN膜)を成膜する。
このようにして形成された第2SiN膜5に含有されるSi−H結合濃度は1.6×1022個/cm3となり、N−H結合濃度は4.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は2.0×1022個/cm3となった。
また、第2SiN膜5の屈折率(波長633nmの光に対する屈折率)は2.3となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、SiN膜は、屈折率が2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)外になった場合、N/Si比が4/3からずれて化学的量性比の正しい膜にならないため、非ストイキオメトリ絶縁膜としての第2SiN膜5が形成されたことになる。
このように、本実施形態では、所望の原料ガス流量等の成膜条件でストイキオメトリ絶縁膜(第1絶縁膜)4を形成し、原料ガス流量等の成膜条件を変化させて非ストイキオメトリ絶縁膜(第2絶縁膜)5を形成している。
つまり、第1絶縁膜4としてのストイキオメトリ絶縁膜を形成する工程において、SiH4をSi原料ガスとして供給して、N/Si比が4/3の第1SiN膜(化学的量性比の正しいSiN膜;ストイキオメトリ絶縁膜)4を形成し、第2絶縁膜5としての非ストイキオメトリ絶縁膜を形成する工程において、Si原料ガスであるSiH4の流量を増加させて、N/Si比が4/3よりも小さい第2SiN膜(非ストイキオメトリ絶縁膜)5を形成している。
ここで、非ストイキオメトリSiN膜を成膜するには、ストイキオメトリSiN膜が成膜される原料ガス流量に対して、Si原料ガスであるSiH4の流量を変化させたり、N原料ガスであるN2の流量を変化させたりすれば良い。例えば、Si原料ガスであるSiH4の流量を増加させると、屈折率が大きくなり、N/Si比が小さくなった非ストイキオメトリSiN膜が成膜される。また、N原料ガスであるN2の流量を増加させると、屈折率が小さくなり、N/Si比が大きくなった非ストイキオメトリSiN膜が成膜される。
なお、本実施形態では、図4(D)に示すように、オーミック電極3が形成された化合物半導体積層構造1の表面全体を覆うように、第1絶縁膜(ストイキオメトリ絶縁膜)4及び第2絶縁膜(非ストイキオメトリ絶縁膜)5を形成しているが、これに限られるものではなく、少なくとも化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分が覆われるように、第1絶縁膜(ストイキオメトリ絶縁膜)及び第2絶縁膜(非ストイキオメトリ絶縁膜)を形成すれば良い。
次に、図4(E)に示すように、全面にレジスト12を塗布し、例えばリソグラフィによって、レジスト12にゲート電極形成領域に相当するレジスト開口12Aを形成する。
そして、図4(F)に示すように、レジスト12をマスクとして、例えばSF6をエッチングガスとして用いて、第1絶縁膜4及び第2絶縁膜5をドライエッチングし、第1絶縁膜4及び第2絶縁膜5に開口13を形成する。
次いで、レジストを除去した後、図4(G)に示すように、下層レジスト(商品名PMGI:米国マイクロケム社製)14A及び上層レジスト(商品名PFI32−A8:住友化学社製)14Bからなる多層レジスト(庇形成用多層レジスト)14を例えばスピンコート法によって塗布し、例えば紫外線露光によって例えば0.8μm幅の開口15を上層レジスト14Aに形成する。
次に、上層レジスト14Aをマスクとして、下層レジスト14Bを例えばアルカリ現像液でウェットエッチングする。このエッチングによって、下層レジスト14Bに開口16が形成され、図4(G)に示すような庇構造が形成される。
次いで、図4(G)に示すように、上層レジスト14A及び下層レジスト14Bをマスクとして、全面にゲートメタル(Ni:例えば厚さ10nm程度/Au:例えば厚さ300nm程度)を蒸着する。なお、ここでは、図示の便宜上、上層レジスト上に堆積されるゲートメタルの図示を省略している。
そして、加温した有機溶剤を用いてリフトオフを行ない、図4(H)に示すように、電子供給層9上にゲート電極2を形成する。
その後、層間絶縁膜やコンタクト孔、各種配線等の形成工程を経て、本半導体装置を完成させる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、デバイス特性及び信頼性を向上させることができるという利点がある。
実際に、上述のような方法及び条件によって形成した第1絶縁膜4及び第2絶縁膜5を備える化合物半導体装置(ショットキーゲートFET)では、化合物半導体表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れるゲートリーク電流量も著しく低下し、この結果、デバイスの故障率が大幅に向上した。
ところで、上述の実施形態では、図1に示すように、第1絶縁膜4と第2絶縁膜5とを積層させた積層構造絶縁膜とし、第1絶縁膜4をストイキオメトリ絶縁膜(第1SiN膜)とし、第2絶縁膜5を非ストイキオメトリ膜(第2SiN膜)とすることで、絶縁膜全体の絶縁性向上(低ゲートリーク電流化)と化合物半導体表面の化学的安定性の向上の両立を可能としているが、さらに、第1絶縁膜(ストイキオメトリSiN膜)4及び第2絶縁膜(非ストイキオメトリSiN膜)5に作用する応力を制御することで、デバイス性能及び表面改質作用を高めるとともに、応力を緩和し、絶縁膜全体の低応力化を実現することができる。
ここで、図5は、高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されたSiN膜の屈折率とストレスとの関係を示す図である。なお、図5中、縦軸のストレスの値は、プラスが引張応力であり、マイナスが圧縮応力を示している。
図5に示すように、高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されるSiN膜は、屈折率が2.1又はその近傍よりも小さくなっていると(ここでは2.17よりも小さくなっていると)引張応力が作用し、屈折率が2.1又はその近傍よりも大きくなっていると(ここでは2.17以上になっていると)圧縮応力が作用する。
例えば、上述の実施形態では、高周波プラズマCVD法で、N2をN原料ガスとして供給して、図1に示すように、一対のオーミック電極3が形成された化合物半導体積層構造1の表面上に、第1絶縁膜4として、屈折率が2.0又はその近傍の範囲内になっているストイキオメトリSiN膜を形成し、第2絶縁膜5として、屈折率が2.0又はその近傍の範囲外になっている非ストイキオメトリSiN膜を形成している。
このため、上述の実施形態では、第1絶縁膜4として形成されるストイキオメトリSiN膜には、引張応力が作用する。
一方、第2絶縁膜5として形成される非ストイキオメトリSiN膜は、屈折率が2.1又はその近傍よりも大きくなるようにすれば(ここでは2.17以上になるようにすれば)、圧縮応力が作用することになる。
したがって、このような応力が作用する第1絶縁膜4と第2絶縁膜5との組み合わせよる2層構造絶縁膜の場合、第1絶縁膜4及び第2絶縁膜5の厚さを調整することで、応力を緩和し、絶縁膜全体の低応力化を実現することができる。
特に、第1絶縁膜4及び第2絶縁膜5の厚さを適切に選択することで、絶縁膜全体の応力をゼロ(ゼロストレス)にすることができる。例えば図5に示すように、ストイキオメトリ絶縁膜としての第1SiN膜4の屈折率が2.0程度となり、非ストイキオメトリ絶縁膜としての第2SiN膜5の屈折率が2.3程度となるようにし、第1SiN膜4の厚さと第2SiN膜5の厚さを同じにすれば、ゼロストレスを実現できることになる。
このように、絶縁膜全体の低応力化を図った化合物半導体装置(ショットキーゲートFET)では、第1絶縁膜4が、第2絶縁膜5に作用する圧縮応力を緩和しうる厚さを有するものとなっているか、又は、第2絶縁膜5が、第1絶縁膜4に作用する引張応力を緩和しうる厚さを有するものとなっている。なお、第1絶縁膜4と第2絶縁膜5は、同じ厚さになる場合もあるし、異なる厚さになる場合もある。
なお、化合物半導体積層構造1上に形成される第1絶縁膜4及び第2絶縁膜5は、これらに作用する応力が圧縮側又は引張側に大きく偏らないようにすることが望ましい。また、完全応力緩和は必須条件ではなく、第1絶縁膜4と第2絶縁膜5の膜厚比率は適宜選択できる。
[第2実施形態]
次に、本発明の第2実施形態にかかる半導体装置及びその製造方法について、図6を参照しながら説明する。
本実施形態にかかる半導体装置(ショットキーゲートFET)の製造方法は、上述の第1実施形態のものに対し、第2絶縁膜を形成する工程において、少なくともNH3をN原料ガス(窒素原料ガス)として供給してシリコン窒化膜(SiN膜)を形成する点が異なる。
つまり、第1絶縁膜を形成する工程においては、上述の第1実施形態と同様に[図4(D)参照]、N2をN原料ガス(窒素原料ガス)として供給してシリコン窒化膜(第1SiN膜;N2ベースSiN膜)4を形成するのに対し、第2絶縁膜を形成する工程においては、NH3をN原料ガス(窒素原料ガス)として供給してシリコン窒化膜(第2SiN膜;NH3ベースSiN膜)5Aを形成する点が異なる[図6参照]。
具体的には、上述の第1実施形態と同様に[図4(D)参照]、第1絶縁膜4として、絶縁性に優れたストイキオメトリ絶縁膜を形成すべく、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/N2/He=2sccm/150sccm/1000sccmとして、例えば20nmのシリコン窒化膜(第1SiN膜;N2ベース・ストイキオメトリSiN膜)を成膜
する[図6参照]。
このようにして形成された第1SiN膜4に含有されるSi−H結合濃度は1.1×1022個/cm3となり、N−H結合濃度は6.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は1.7×1022個/cm3となった。
また、第1SiN膜4の屈折率(波長633nmの光に対する屈折率)は2.0となった。なお、屈折率は、エリプソメトリ法を用いて計測した。
一方、第2絶縁膜5Aを形成する工程は、上述の第1実施形態と異なり、第2絶縁膜5Aとして、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/NH3/N2/He=5sccm/10sccm/150sccm/1000sccmとして、例えば20nmのシリコン窒化膜(第2SiN膜;NH3ベース・非ストイキオメトリSiN膜)を成膜する[図6参照]。
このようにして形成された第2SiN膜5Aに含有されるSi−H結合濃度は2.4×1022個/cm3となり、N−H結合濃度は6.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は3.0×1022個/cm3となった。
また、第2SiN膜5Aの屈折率(波長633nmの光に対する屈折率)は2.3となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、SiN膜は、屈折率が2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)外になった場合、N/Si比が4/3からずれて化学的量性比の正しい膜にならないため、非ストイキオメトリ絶縁膜としての第2SiN膜5Aが形成されたことになる。
このように、本実施形態では、第1絶縁膜4の成膜時よりも水素(水素終端基;水素プラズマ密度)を増やした状態で第2絶縁膜5Aを形成している。
なお、ここでは、第2絶縁膜5Aを形成する工程において、窒素原料ガスとして、NH3だけでなく、N2も供給しているが、これに限られるものではなく、N2を供給せずに、NH3だけを供給するようにしても良い。
このように、本実施形態では、以下の考察に基づいて、プラズマCVD(PCVD)法を用い、プラズマ中に水素プラズマが過剰な状態で第2絶縁膜5Aの成膜を行なうようにしている。
上述の第1実施形態において説明したように、水素の拡散あるいはラジカル水素の打ち込みによって、結晶構成元素の酸化物や水素終端及び水酸基終端されたボンドを還元又は正常な結合状態に戻す必要がある。
そこで、上述の第1実施形態では、第2絶縁膜5として、水素を多く含み、化学的に不安定な非ストイキオメトリ絶縁膜を用いている。
しかしながら、同様の効果は、例えばプラズマCVDによって第2絶縁膜を成膜する際に、プラズマ中の水素濃度を上昇させることによって実現することができる。つまり、化合物半導体表面の化学的不安定性は、ラジカル水素を多く含む環境下で第2絶縁膜を成膜することによって解消することができる。プラズマ中の水素濃度を上昇させて、ラジカル水素を多く含む環境にするには、窒素材料ガスとしてNH3を用いれば良い。
なお、本実施形態にかかる半導体装置の製造方法の他の工程は、上述の第1実施形態と同様であるため、ここでは説明を省略する。
ところで、上述のような製造方法によって製造された半導体装置(ショットキーゲートFET)は、以下のように構成されることになる。
本実施形態では、図6に示すように、第2絶縁膜5AとしてのSiN膜(第2SiN膜;NH3ベースSiN膜)は、化合物半導体表面に対する安定化作用に優れた絶縁膜、即ち、Si−H結合及びN−H結合の合計が多く(Si−H結合濃度及びN−H結合濃度の合計濃度が高く)、化学的量性比がずれている(N/Si比が4/3からずれている)非ストイキオメトリ絶縁膜(NH3ベース・非ストイキオメトリSiN膜)として構成されている。なお、図6では、上述の第1実施形態(図1参照)と同一のものには同一の符号を付している。
この第2SiN膜5Aの屈折率(波長633nmの光に対する屈折率)は、2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)外になっている。つまり、第2SiN膜5Aは、屈折率としてはストイキオメトリからずれた絶縁膜として構成されている。
本実施形態では、第2SiN膜5Aを非ストイキオメトリ絶縁膜として構成すべく、第2SiN膜5の屈折率(波長633nmの光に対する屈折率)が1.9よりも大きく2.1よりも小さい範囲外(ここでは2.1以上)になるようにしている。
ここで、高周波プラズマCVD法で、NH3をN原料ガスとして供給して形成されたSiN膜に含まれるSi−H結合濃度及びN−H結合濃度と屈折率との関係を示す特性線は、上述の第1実施形態で説明したような、高周波プラズマCVD法で、N2をN原料ガスとして供給して形成されたSiN膜に含まれるSi−H結合濃度及びN−H結合濃度と屈折率との関係を示す特性線(図2参照)に対して、Si−H,N−H結合濃度が高くなる側(図2中、上側)へシフトすることになる。
このため、第2SiN膜5Aに含まれるSi−H結合の濃度は、1.7×1022個/cm3又はその近傍の範囲外(ここでは2.0×1022個/cm3以上)になっている。また、第2SiN膜5Aに含まれるN−H結合の濃度は、9.0×1021個/cm3又はその近傍の範囲外(ここでは8.0×1021個/cm3以下)になっている。
また、第2SiN膜5Aは、これに含まれるSi−H結合の濃度とN−H結合の濃度を足した合計濃度が、2.8×1022個/cm3以上になっている(少なくとも2.0×1022個/cm3以上になっていれば良い)。つまり、第2絶縁膜5Aは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度が高く、水素を多く含む高水素含有絶縁膜になっている。このように、第2絶縁膜5Aは、第1絶縁膜4よりも水素を多く含む含有水素量の大きい絶縁膜として構成されている。
このように構成される第2SiN膜5Aは、多くの水素を含有し、これらの水素がSi又はNと結合しており、また、N/Si比が4/3のストイキオメトリSiN膜(Si34膜)と比較して、化学的安定性が低下したものとなる。
なお、ここでは、第2SiN膜5Aの屈折率を2.0又はその近傍の範囲よりも高めにするようにしているが、これに限られるものではなく、屈折率を2.0又はその近傍の範囲よりも低めにする(即ち、1.9以下にする)ようにしても良い。この場合、第2SiN膜5Aに含まれるN−H結合の濃度は、1.5×1022個/cm3以上(9.0×1021個/cm3又はその近傍の範囲外)になる。また、Si−H結合の濃度は、1.1×1022個/cm3以下(1.7×1022個/cm3又はその近傍の範囲外)になる。さらに、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は、2.7×1022個/cm3以上になる(少なくとも2.0×1022個/cm3以上になれば良い)。
なお、その他の構成は、上述の第1実施形態と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第1実施形態のものと同様に、デバイス特性の向上及び性能変動を抑制させることができるという利点がある。
特に、本実施形態にかかる半導体装置の製造方法によれば、変性した化合物半導体表面に対する改質作用(安定化作用)は、成膜された第2SiN膜5Aに含まれるSi−H結合やN−H結合によってのみ成し遂げられるのではなく、第2SiN膜5Aの成膜中にプラズマ中に存在する水素プラズマによっても実現されることになる。このため、化合物半導体表面の化学的安定性及びデバイス特性を、より向上させることができる。
実際に、上述のような方法及び条件によって形成した第1絶縁膜4及び第2絶縁膜5Aを備える化合物半導体装置(ショットキーゲートFET)では、化合物半導体表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れるゲートリーク電流量も著しく低下し、この結果、デバイスの故障率が大幅に向上した。
なお、上述の実施形態にかかる半導体装置の製造方法を用いる場合、化合物半導体表面に対する改質作用(安定化作用)は、第2SiN膜5Aの成膜中にプラズマ中に存在する水素プラズマによっても実現されるため、上述の実施形態のように、第2絶縁膜5Aとして、水素を多く含み、化合物半導体表面に対する安定化作用に優れた非ストイキオメトリ絶縁膜(屈折率としてはストイキオメトリからずれた絶縁膜)を形成する必要はない。つまり、第2絶縁膜5Aの屈折率に制限はなく、第2絶縁膜5AとしてのSiN膜の屈折率(波長633nmの光に対する屈折率)を2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)になるようにして、第2絶縁膜として、水素を多く含み、屈折率としてはストイキオメトリに位置する絶縁膜(NH3ベース・ストイキオメトリSiN膜;NH3ベースSiN膜)を形成しても良い。
この場合、第2SiN膜としてのNH3ベース・ストイキオメトリSiN膜に含まれるSi−H結合の濃度は、1.7×1022個/cm3又はその近傍の範囲内(ここでは1.1×1022個/cm3よりも大きく2.0×1022個/cm3よりも小さい範囲内)になれば良い。また、N−H結合の濃度は、9.0×1021個/cm3又はその近傍の範囲内(ここでは8.0×1021個/cm3よりも大きく1.5×1022個/cm3よりも小さい範囲内)になれば良い。さらに、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は、2.6×1022個/cm3以上(少なくとも2.0×1022個/cm3以上)になれば良い。
これにより、屈折率としては非ストイキオメトリに位置する絶縁膜として形成する場合と比較して、絶縁膜全体の絶縁性を高めることができ、より絶縁性の優れた絶縁膜を実現できることになる。但し、化合物半導体表面に対する安定化作用がより優れた絶縁膜を実現するには、上述の実施形態のように、屈折率としては非ストイキオメトリに位置する絶縁膜として形成するのが好ましい。
[第3実施形態]
次に、本発明の第3実施形態にかかる半導体装置及びその製造方法について、図7を参照しながら説明する。
本実施形態にかかる半導体装置(ショットキーゲートFET)は、上述の第2実施形態のものに対し、図7に示すように、さらに第2絶縁膜5A上に第3絶縁膜20を備える点が異なる。なお、図7では、上述の第2実施形態(図6参照)と同一のものには同一の符号を付している。
つまり、上述の第2実施形態では、第2絶縁膜(NH3ベース・ストイキオメトリSiN膜)5Aとして、水素を多く含み、屈折率としては非ストイキオメトリに位置する絶縁膜[屈折率(波長633nmの光に対する屈折率)が2.0又はその近傍の範囲(即ち、1.9よりも大きく2.1よりも小さい範囲)外になっているSiN膜]を形成することになる。
この場合、第2絶縁膜5Aは、その物理的性質(高周波プラズマCVD法で、NH3
N原料ガスとして供給して形成されたSiN膜のストレスと屈折率との関係;図5に示す特性よりも全体的に上方(引張側)へシフトしたものとなる)から、引張応力が作用する膜となる。
一方、第1絶縁膜4として形成されるストイキオメトリSiN膜も、その物理的性質(図5参照)から、引張応力が作用する膜となる。
このため、本半導体装置は、絶縁膜全体の応力を緩和し、絶縁膜全体の低応力化を実現するために、図7に示すように、第2絶縁膜5A上に、第1絶縁膜4に作用する引張応力及び第2絶縁膜5Aに作用する引張応力を緩和しうる圧縮応力が作用する第3絶縁膜(ここではシリコン窒化膜;第3SiN膜)20が設けられている。これにより、絶縁膜全体をゼロストレスとすることが可能となる。
このような圧縮応力が作用する第3絶縁膜(SiN膜)20は、例えば低周波RF(380kHz)によって励起されたプラズマによって(即ち、低周波プラズマCVD法によって)成膜することができる。
なお、その他の構成は、上述の第2実施形態及びその変形例と同様であるため、ここでは説明を省略する。
このように構成される半導体装置(ショットキーゲートFET)に備えられる第1絶縁膜4、第2絶縁膜5A及び第3絶縁膜20は、以下の方法で製造することができる。
まず、第1絶縁膜4として、絶縁性に優れたストイキオメトリ絶縁膜を形成すべく、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/N2/He=2sccm/150sccm/1000sccmとして、例えば10nmのシリコン窒化膜(第1SiN膜;N2ベースSiN膜)を成膜する[図7参照]。
このようにして形成された第1SiN膜4に含有されるSi−H結合濃度は1.1×1022個/cm3となり、N−H結合濃度は6.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は1.7×1022個/cm3となった。
また、第1SiN膜4の屈折率(波長633nmの光に対する屈折率)は2.0となった。なお、屈折率は、エリプソメトリ法を用いて計測した。
このようにして、第1絶縁膜4を形成する工程において、波長633nmの光に対する屈折率が1.9よりも大きく2.1よりも小さい範囲(即ち、屈折率が2.0又はその近傍の範囲)で、N/Si比が4/3になって化学的量性比の正しいストイキオメトリ絶縁膜としての第1SiN膜4を形成する。このように、高周波プラズマCVD法で、窒素原料ガスとしてN2を用いて形成された第1絶縁膜(N2ベース・ストイキオメトリSiN膜)4は、引張応力が作用する膜となる。
次に、第1絶縁膜4上に第2絶縁膜5Aを形成すべく、例えば、高周波プラズマCVD法を用い、プラズマ励起周波数13.56MHz、出力(高周波出力)50W、ガス流量SiH4/NH3/N2/He=5sccm/10sccm/150sccm/1000sccmとして、例えば10nmのシリコン窒化膜(第2SiN膜;NH3ベースSiN膜)を成膜する[図7参照]。
このようにして形成された第2SiN膜5Aに含有されるSi−H結合濃度は2.4×1022個/cm3となり、N−H結合濃度は6.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は3.0×1022個/cm3となった。
また、第2SiN膜5Aの屈折率(波長633nmの光に対する屈折率)は2.3となった。なお、屈折率は、エリプソメトリ法を用いて計測した。また、ここでは、第2SiN膜5Aは、高周波プラズマCVD法で、窒素原料ガスとしてNH3を用いて形成されるため、屈折率が2.3でも引張応力が作用することになる。
このようにして、第2絶縁膜5Aを形成する工程において、波長633nmの光に対する屈折率が1.9よりも大きく2.1よりも小さい範囲(即ち、屈折率が2.0又はその近傍の範囲)外で、化学的量性比がずれている(N/Si比が4/3からずれている)非ストイキオメトリ絶縁膜としての第2SiN膜5Aを形成する。このように、高周波プラズマCVD法で、窒素原料ガスとしてNH3を用いて形成された第2絶縁膜(NH3ベース・ストイキオメトリSiN膜)5Aは、引張法力が作用する膜となる。
次いで、第2絶縁膜5A上に第3絶縁膜20を形成すべく、例えば、低周波プラズマCVD法を用い、プラズマ励起周波数380kHz、出力(低周波出力)50W、ガス流量SiH4/N2/He=10sccm/500sccm/1000sccmとして、例えば20nmのシリコン窒化膜(第3SiN膜;低周波SiN膜)を成膜する[図7参照]。
このようにして形成された第3SiN膜20に含有されるSi−H結合濃度は0.8×1022個/cm3となり、N−H結合濃度は3.0×1021個/cm3となった。なお、Si−H結合濃度及びN−H結合濃度は、フーリエ変換赤外分光法(FT−IR)を用いた透過型測定によって計測した。ここでは、Si−H結合の濃度とN−H結合の濃度を足した合計濃度は3.1×1022個/cm3となった。
また、第3SiN膜20の屈折率(波長633nmの光に対する屈折率)は2.0となった。なお、屈折率は、エリプソメトリ法を用いて計測した。
さらに、第3SiN膜20の膜密度は、2.9〜3.0g/cm3となった。つまり、第3SiN膜20は、第1SiN膜4又は第2SiN膜5Aと比較して、膜密度が高くなった(ここでは約10%程度)。
このようにして低周波励起のプラズマCVD法によって成膜された第3絶縁膜20は、圧縮応力が作用する膜となる。
このようにして、低周波プラズマCVD法によって堆積した第3SiN膜20は、成膜時のイオンエネルギーが高いため、緻密で結合欠陥の少ない膜になる。このため、第3SiN膜20は、耐水性に優れ、デバイスの信頼性向上にも大きく寄与することになる。つまり、高周波プラズマCVD法(プラズマ励起周波数13.56MHz)によって成膜された絶縁膜(SiN膜)のみを備える半導体装置(ここではショットキーゲートFET)よりも高い耐水性能を有する半導体装置(ここではショットキーゲートFET)を実現できることになる。
なお、本実施形態にかかる半導体装置の製造方法の他の工程は、上述の第2実施形態及びその変形例と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第2実施形態及びその変形例のものと同様に、デバイス特性及び信頼性を向上させることができるという利点がある。
また、本実施形態にかかる半導体装置の製造方法によれば、上述の第2実施形態及びその変形例のものと同様に、変性した化合物半導体表面に対する改質作用(安定化作用)は、成膜された第2SiN膜5Aに含まれるSi−H結合やN−H結合によってのみ成し遂げられるのではなく、第2SiN膜5Aの成膜中にプラズマ中に存在する水素プラズマによっても実現されることになる。このため、化合物半導体表面の化学的安定性及びデバイス特性を、より向上させることができる。
実際に、上述のような方法及び条件によって形成した第1絶縁膜4、第2絶縁膜5A及び第3絶縁膜20を備える化合物半導体装置(ショットキーゲートFET)では、化合物半導体表面のトラップに起因するドレイン電流の変動が抑制され、また、絶縁膜の内部を流れるゲートリーク電流量も著しく低下し、この結果、デバイスの故障率が大幅に向上した。
特に、本実施形態にかかる半導体装置及びその製造方法によれば、第1絶縁膜4及び第2絶縁膜5Aによって、絶縁膜全体の絶縁性向上(低ゲートリーク電流化)及び化合物半導体表面の化学的安定性の向上を図りながら、第3絶縁膜20によって、絶縁膜全体の低応力化を実現することができる。
[その他]
なお、上述の各実施形態では、ショットキーゲートFETを例に挙げて説明しているが、本発明は、例えばMISゲートFET(MISゲート型FET;例えば図10参照)などの他の半導体装置にも適用することができる。また、上述の各実施形態におけるショットキーゲートFET及びMISゲートFETにおいては、要求される諸特性によって、化合物半導体積層構造を、GaN表面層を備えないものとして構成することもできる。
また、上述の各実施形態及び各変形例の半導体装置(ショットキーゲートFET)に備えられるゲート電極の形状は、上述の各実施形態及び各変形例のものに限られるものではない。例えば図8(A)〜(C)に示すように、上述の各実施形態及び各変形例の半導体装置を、マッシュルーム型のゲート電極2Aを備えるものとして構成することもできる。なお、図8(A)は、上述の第1実施形態(図1参照)の変形例を示しており、図8(B)は、上述の第2実施形態(図6参照)の変形例を示しており、図8(C)は、上述の第3実施形態(図7参照)の変形例を示している。
このようなマッシュルーム型のゲート電極2Aを備える半導体装置(ショットキーゲートFET)は、以下のようにして製造することができる。
なお、ここでは、図8(A)に示す構造の半導体装置を製造する場合を例に挙げて説明するが、図8(B),(C)に示す他の構造の半導体装置も同様の方法で製造することができる。
まず、上述の第1実施形態[図4(A)〜(D)参照]と同様に、化合物半導体積層構造1を形成し、素子間分離を行ない、オーミック電極3を形成し、第1絶縁膜4及び第2絶縁膜5を形成する。
次に、図9(A)に示すように、ポジ型電子線レジスト(商品名ZEP520−A7;日本ゼオン社製)であるファインゲート用レジスト21を、例えば300nm程度の厚さになるように、例えばスピンコート法によって塗布し、例えば180℃で5分間熱処理する。
次に、図9(A)に示すように、下層レジスト22A及び上層レジスト22Bからなる多層レジスト(庇形成用多層レジスト)22を形成する。
つまり、まず、アルカリ可溶性樹脂(商品名PMGI;米国マイクロケム社製)である下層レジスト22Aを、例えば500nm程度の厚さになるように、例えばスピンコート法によって塗布し、例えば180℃で3分間熱処理する。
次いで、下層レジスト22A上に、ポジ型電子線レジスト(商品名ZEP520−A7;日本ゼオン社製)である上層レジスト22Bを、例えば200nm程度の厚さになるように、例えばスピンコート法によって塗布し、例えば180℃で2分間熱処理する。
次に、図9(A)に示すように、例えば電子線描画によって、基板6側から、ファインゲート開口23,リフトオフ用庇状オーバゲート開口24を形成する。
次いで、図9(A)に示すように、ファインゲート開口23を介して第1絶縁膜(SiN膜;表面保護膜)4及び第2絶縁膜(SiN膜;表面保護膜)5をエッチングして、第1絶縁膜4及び第2絶縁膜5に開口(ゲート開口)25を形成した後、上層レジスト22B、下層レジスト22A及びファインゲート用レジスト21をマスクとして、全面にゲートメタル[電極金属;Ni(厚さ10nm)/Au(厚さ300nm)]を蒸着する。なお、ここでは、図示の便宜上、上層レジスト22B上に堆積されるゲートメタルは省略している。
次に、加温した有機溶剤を用いてリフトオフを行ない、図9(B)に示すように、化合物半導体積層構造1上に、マッシュルーム型のゲート電極2Aを形成する。このように、ゲート電極2Aを、その上部(傘部分)に対して下部(柄部分)が狭くなっているマッシュルーム形状にすることによって、高周波特性等に優れた半導体装置(FET)を実現することができる。
さらに、必要に応じて、図9(C)に示すように、ゲート電極2Aを含む化合物半導体積層構造1の表面全体を覆うように、他の絶縁膜(ここではSiN膜)26を形成する。これにより、化合物半導体積層構造1の全体が他の絶縁膜26によって被覆されるため、耐湿性等の信頼性が向上することになる。
その後、層間絶縁膜やコンタクト孔、各種の配線等の形成工程を経て、半導体装置(ショットキーゲートFET)が完成する。
また、上述の各実施形態及び各変形例の半導体装置を構成する化合物半導体積層構造は、GaN系の化合物半導体材料からなるものとして構成しているが、これに限られるものではない。例えば、InP系の化合物半導体材料からなるものとして構成することもできる。この場合、化合物半導体積層構造は、例えば、半絶縁性のInP基板上に、バッファ層、InGaAs電子走行層、InAlAs電子供給層、InPエッチングストッパ層、InGaAs低抵抗層を順に積層させたものとして構成すれば良い。
また、本発明は、上述した各実施形態及び各変形例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
以下、上述の各実施形態及び各変形例に関し、更に、付記を開示する。
(付記1)
半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
少なくとも前記化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分を覆う第1絶縁膜と、
前記第1絶縁膜上に形成された第2絶縁膜とを備え、
前記第2絶縁膜は、前記第1絶縁膜よりも水素を多く含んでいることを特徴とする半導体装置。
(付記2)
前記第1絶縁膜は、ストイキオメトリ絶縁膜であることを特徴とする、付記1記載の半導体装置。
(付記3)
前記第1絶縁膜は、シリコン窒化膜であり、Si−H結合の濃度が1.1×1022個/cm3又はその近傍の範囲内であることを特徴とする、付記1又は2に記載の半導体装置
(付記4)
前記第1絶縁膜は、シリコン窒化膜であり、波長633nmの光に対する屈折率が1.9よりも大きく2.1よりも小さいことを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
前記第2絶縁膜は、非ストイキオメトリ絶縁膜であることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
(付記6)
前記第2絶縁膜は、シリコン窒化膜であって、Si−H結合の濃度が1.1×1022個/cm3又はその近傍の範囲外であることを特徴とする、付記5記載の半導体装置。
(付記7)
前記第2絶縁膜は、シリコン窒化膜であって、Si−H結合の濃度が1.7×1022個/cm3又はその近傍の範囲外であることを特徴とする、付記5記載の半導体装置。
(付記8)
前記第2絶縁膜は、シリコン窒化膜であり、波長633nmの光に対する屈折率が2.1以上であることを特徴とする、付記5〜7のいずれか1項に記載の半導体装置。
(付記9)
前記第2絶縁膜は、シリコン窒化膜であって、N−H結合の濃度が1.0×1022個/cm3以上であることを特徴とする、付記5記載の半導体装置。
(付記10)
前記第2絶縁膜は、シリコン窒化膜であって、N−H結合の濃度が1.5×1022個/cm3以上であることを特徴とする、付記5記載の半導体装置。
(付記11)
前記第2絶縁膜は、シリコン窒化膜であり、波長633nmの光に対する屈折率が1.9以下であることを特徴とする、付記5、9、10のいずれか1項に記載の半導体装置。
(付記12)
前記第2絶縁膜は、ストイキオメトリ絶縁膜であることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
(付記13)
前記第2絶縁膜は、シリコン窒化膜であり、波長633nmの光に対する屈折率が1.9よりも大きく2.1よりも小さいことを特徴とする、付記12記載の半導体装置。
(付記14)
前記第1絶縁膜は、引張応力が作用する膜であり、
前記第2絶縁膜は、圧縮応力が作用する膜であり、
前記第1絶縁膜が前記第2絶縁膜に作用する圧縮応力を緩和しうる厚さを有するか、又は、前記第2絶縁膜が前記第1絶縁膜に作用する引張応力を緩和しうる厚さを有することを特徴とする、付記1〜6、8、9、11のいずれか1項に記載の半導体装置。
(付記15)
前記第2絶縁膜上に形成された第3絶縁膜をさらに備え、
前記第1絶縁膜は、引張応力が作用する膜であり、
前記第2絶縁膜は、引張応力が作用する膜であり、
前記第3絶縁膜は、前記第1絶縁膜に作用する引張応力及び前記第2絶縁膜に作用する引張応力を緩和しうる圧縮応力が作用する膜であることを特徴とする、付記1〜5、7、8、10〜13のいずれか1項に記載の半導体装置。
(付記16)
半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、
少なくとも前記化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分が覆われるように第1絶縁膜を形成し、
前記第1絶縁膜上に前記第1絶縁膜よりも含有水素量の大きい第2絶縁膜を形成することを特徴とする半導体装置の製造方法。
(付記17)
前記第1絶縁膜を形成する工程において、SiH4をSi原料ガスとして供給して、N/Si比が4/3のシリコン窒化膜を形成し、
前記第2絶縁膜を形成する工程において、SiH4の流量を増加させて、N/Si比が4/3よりも小さいシリコン窒化膜を形成することを特徴とする、付記16記載の半導体装置の製造方法。
(付記18)
前記第1絶縁膜を形成する工程において、N2をN原料ガスとして供給してシリコン窒化膜を形成し、
前記第2絶縁膜を形成する工程において、少なくともNH3をN原料ガスとして供給してシリコン窒化膜を形成することを特徴とする、付記16記載の半導体装置の製造方法。
(付記19)
前記第2絶縁膜上に、低周波励起のプラズマCVD法によって第3絶縁膜を形成することを特徴とする、付記18記載の半導体装置の製造方法。
(付記20)
前記第1絶縁膜は、ストイキオメトリ絶縁膜であることを特徴とする、付記16〜19のいずれか1項に記載の半導体装置の製造方法。
1 化合物半導体積層構造
2 ゲート電極
2A マッシュルーム型のゲート電極
3 オーミック電極
4 第1絶縁膜(第1SiN膜;ストイキオメトリ絶縁膜)
5 第2絶縁膜(第2SiN膜;非ストイキオメトリ絶縁膜)
5A 第2絶縁膜(第2SiN膜;NH3ベースSiN膜)
6 SiC基板(半導体基板)
7 バッファ層
8 GaN電子走行層
9 AlGaN電子供給層
10 GaN表面層
11 素子分離領域(注入領域)
12 レジスト
12A レジスト開口
14 多層レジスト
14A 下層レジスト
14B 上層レジスト
15,16 開口
20 第3絶縁膜(第3SiN膜)
21 ファインゲート用レジスト
22 多層レジスト
22A 下層レジスト
22B 上層レジスト
23 ファインゲート開口
24 リフトオフ用庇状オーバゲート開口
25 開口
26 絶縁膜(SiN膜)

Claims (10)

  1. 半導体基板上に積層された複数の化合物半導体層からなる化合物半導体積層構造と、
    少なくとも前記化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分を覆う第1絶縁膜と、
    前記第1絶縁膜上に形成された第2絶縁膜とを備え、
    前記第1絶縁膜は、ストイキオメトリ絶縁膜であり、引張応力が作用するシリコン窒化膜であり、
    前記第2絶縁膜は、前記第1絶縁膜よりも水素を多く含んでおり、引張応力が作用するシリコン窒化膜であることを特徴とする半導体装置
  2. 前記第2絶縁膜は、非ストイキオメトリ絶縁膜であることを特徴とする、請求項1記載の半導体装置。
  3. 前記第2絶縁膜は、ストイキオメトリ絶縁膜であることを特徴とする、請求項1記載の半導体装置。
  4. 前記第2絶縁膜上に形成された第3絶縁膜をさらに備え、
    前記第3絶縁膜は、前記第1絶縁膜に作用する引張応力及び前記第2絶縁膜に作用する引張応力を緩和しうる圧縮応力が作用する膜であることを特徴とする、請求項1〜のいずれか1項に記載の半導体装置。
  5. 半導体基板上に複数の化合物半導体層を積層させて化合物半導体積層構造を形成し、
    少なくとも前記化合物半導体積層構造を構成する化合物半導体層の表面に露出している部分が覆われるように第1絶縁膜を形成し、
    前記第1絶縁膜上に前記第1絶縁膜よりも含有水素量の大きい第2絶縁膜を形成する工程を含み、
    前記第1絶縁膜を形成する工程において、NをN原料ガスとして供給してシリコン窒化膜であり、ストイキオメトリ絶縁膜である前記第1絶縁膜を形成し、
    前記第2絶縁膜を形成する工程において、少なくともNHをN原料ガスとして供給してシリコン窒化膜である前記第2絶縁膜を形成することを特徴とする、半導体装置の製造方法。
  6. 前記第1絶縁膜は、引張応力が作用する膜であり、
    前記第2絶縁膜は、引張応力が作用する膜であることを特徴とする、請求項記載の半導体装置の製造方法
  7. 前記第2絶縁膜は、非ストイキオメトリ絶縁膜であることを特徴とする、請求項5又は6に記載の半導体装置の製造方法。
  8. 前記第2絶縁膜は、ストイキオメトリ絶縁膜であることを特徴とする、請求項5又は6に記載の半導体装置の製造方法。
  9. 前記第1絶縁膜を形成する工程において、高周波励起のプラズマCVD法によって前記シリコン窒化膜を形成し、
    前記第2絶縁膜を形成する工程において、高周波励起のプラズマCVD法によって前記シリコン窒化膜を形成することを特徴とする、請求項5〜8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記第2絶縁膜上に、低周波励起のプラズマCVD法によって第3絶縁膜を形成することを特徴とする、請求項5〜9のいずれか1項に記載の半導体装置の製造方法。
JP2010086796A 2010-04-05 2010-04-05 半導体装置及びその製造方法 Active JP5212414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086796A JP5212414B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086796A JP5212414B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007341176A Division JP4719210B2 (ja) 2007-12-28 2007-12-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010166084A JP2010166084A (ja) 2010-07-29
JP5212414B2 true JP5212414B2 (ja) 2013-06-19

Family

ID=42581949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086796A Active JP5212414B2 (ja) 2010-04-05 2010-04-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5212414B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Mis型の窒化物半導体hemt及びその製造方法
JP6659283B2 (ja) * 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP2017059621A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750450A (en) * 1980-09-11 1982-03-24 Fujitsu Ltd Semiconductor device
JPS6395674A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0685448B2 (ja) * 1988-03-07 1994-10-26 三菱化成株式会社 化合物半導体装置
JPH0658893B2 (ja) * 1988-10-03 1994-08-03 三洋電機株式会社 熱処理方法
JPH056890A (ja) * 1990-10-15 1993-01-14 Seiko Epson Corp パツシベーシヨン多層膜を備えた半導体装置及びその製造方法
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
EP2325871B1 (en) * 2006-02-07 2014-06-04 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP5433922B2 (ja) * 2006-05-17 2014-03-05 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
JP2010166084A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
JP4719210B2 (ja) 半導体装置及びその製造方法
JP5186776B2 (ja) 半導体装置及びその製造方法
JP6035007B2 (ja) Mis型の窒化物半導体hemt及びその製造方法
JP4973504B2 (ja) 半導体装置とその製造方法
JP5531432B2 (ja) 化合物半導体装置及びその製造方法
TWI487102B (zh) 化合物半導體裝置
JP5940481B2 (ja) 半導体装置
US20080237605A1 (en) Semiconductor device and manufacturing method of the same
US8816408B2 (en) Compound semiconductor device and manufacturing method thereof
US10340360B2 (en) Nitride semiconductor device and method for manufacturing the same
JP5309532B2 (ja) 窒化物系化合物半導体装置
JP2011198837A (ja) 半導体装置およびその製造方法
JP2007227884A (ja) 電界効果トランジスタ
JP2014072391A (ja) 化合物半導体装置及びその製造方法
JP5212414B2 (ja) 半導体装置及びその製造方法
JP2007311464A (ja) 化合物半導体装置及びその製造方法
JP7031282B2 (ja) 半導体装置及びその製造方法、高周波増幅器
JP2015213100A (ja) 半導体装置およびその製造方法
JP2018101755A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP6594272B2 (ja) 半導体装置及びその製造方法
JP2018113286A (ja) 半導体装置
US20170271493A1 (en) Semiconductor device
JP7038765B2 (ja) 窒化物半導体装置
JP2019033200A (ja) 半導体装置、及び半導体装置の製造方法
JP5540685B2 (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3