JP5540685B2 - 化合物半導体装置の製造方法 - Google Patents

Description

本発明は、化合物半導体装置の製造方法に関する。

ＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）では、ＡｌＧａＮ層とＧａＮ層とのヘテロ接合を用いられ、ＧａＮ層が電子走行層として機能する。ＧａＮはワイドバンドギャップ、高い破壊電界強度、大きい飽和電子速度を持つ。このため、ＧａＮは、大電流動作、高電圧動作、及び低オン抵抗動作を実現させる材料として極めて有望である。そして、基地局等で用いられる次世代の高効率増幅器、及び電力制御のための高効率スイッチング素子等へのＧａＮ系ＨＥＭＴの適用について種々の研究が行われている。

また、ＧａＮ系ＨＥＭＴでは、Ａｌ膜を主な構成要素としたソース電極及びドレイン電極が用いられている。これは、Ａｌの仕事関数がＧａＮの仕事関数に近く、接触抵抗率の低減及びオン抵抗の低減に寄与するからである。例えば、電極の構造として、下から順に、Ｔｉ膜、Ａｌ膜、Ｎｉ膜及びＡｕ膜が積層された構造が提案されている。

しかし、この従来の構造によっても十分に接触抵抗率を低減することは困難である。

また、Ｔａを用いて電極を構成することも提案されている。例えば、ＧａＮ層上にＴａ膜及びＡｌ膜をこの順で形成し、その後に熱処理を６００℃〜８００℃程度で行う方法も提案されている。

この従来の方法によれば、接触抵抗率を比較的低く抑えることは可能であるが、高い信頼性を得ることが困難である。

特開平１０−１２５６７号公報 特開２００７−１１５９４１号公報

本発明の目的は、高い信頼性を得ることができる化合物半導体装置の製造方法を提供することにある。

化合物半導体装置の製造方法の一態様では、窒化物半導体層上に、Ｔａ又はＴｉを含む第１の導電膜を形成する。第１の熱処理を行うことにより、前記第１の導電膜と前記窒化物半導体層とを反応させてＴａ又はＴｉの窒化物層を形成すると共に、前記窒化物半導体層の表面に窒素空孔を生じさせる。前記第１の熱処理の後に、前記第１の導電膜上に、Ａｌを含有する第２の導電膜を形成する。第２の熱処理を行うことにより、前記第２の導電膜中のＡｌ原子を前記窒化物半導体層の表面まで拡散させる。

上記の化合物半導体装置の製造方法等によれば、第２の導電膜の形成の前に第１の熱処理を行っているので、高い信頼性を得ることができる。

従来技術の問題点を示す断面図である。 第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第２の実施形態の変形例を示す断面図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図６Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図６Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

（従来の電極の形成方法では高い信頼性を低減することが困難な理由）
本願発明者は、従来の電極の形成方法では高い信頼性を低減することが困難な理由について検討した。上述のように、従来の方法では、図１（ａ）に示すように、ＧａＮ層１０１上にＴａ膜１０２を形成し、その上にＡｌ膜１０３を形成した後に熱処理を行っている。この熱処理により、Ａｌ原子がＧａＮ層１０１とＴａ膜１０２との界面まで拡散する。Ａｌの仕事関数がＧａＮの仕事関数とほぼ等しいため、電極とＧａＮ層１０１との間のエネルギ障壁が低くなり、接触抵抗率が低くなる。また、熱処理によって、ＧａＮ層１０１中のＮ原子がＴａ膜１０２に拡散し、ＧａＮ層１０１中に窒素空孔が生じる。窒素空孔はドナーとして機能するため、電極とＧａＮ層１０１との間のエネルギ障壁が薄くなり、接触抵抗率が低くなる。

ところが、接触抵抗率が低くなる一方で、次のような主として２つの機構により信頼性が低下しやすいことが判明した。

一方の機構では、ＧａＮ層１０１中のＮ原子のＴａ膜１０２への拡散の結果、図１（ｂ）に示すように、これらの境界近傍に主に窒化タンタルを含む化合物層１０４が形成される。化合物層１０４そのものが信頼性を低下させるのではないが、化合物層１０４の厚さのばらつきが大きく、電極とＧａＮ層１０１との間では、化合物層１０４のどこを電流が流れるかによって接触抵抗率が大きく相違する。この結果、接触抵抗率が低い部分に電流が集中し、この部分で破壊が生じやすくなる。本願発明者が更に鋭意検討した結果、Ａｌ及びＴａの間に熱処理時の拡散速度の大きな相違があり、この相違が化合物層１０４の厚さのばらつきを引き起こしていることが判明した。Ａｌは軽元素であるため、熱処理時のＡｌの拡散速度はＴａの拡散速度よりも著しく高い。従って、熱処理時にＡｌ及びＴａの拡散は不均一になりやすく、化合物層１０４の成分も不均一になりやすい。例えば、化合物層１０４中に、ＴａＮの他にＡｌＮ及びＡｌ₂Ｔａが不均一に含まれやすい。このため、化合物層１０４の厚さ及び接触抵抗率がばらつきやすいのである。

他方の機構では、窒素空孔を生じさせるための熱処理の結果、電極の形態（モフォロジ）が変化する。即ち、図１（ｂ）に示すように、電極の端面に凹凸が生じる。この結果、電界集中が生じ、破壊が生じやすくなる。本願発明者が更に鋭意検討した結果、Ａｌの融点が６６０℃であるため、熱処理の際にＡｌが融解し、電極の形態が変化していることが判明した。

本願発明者は、このような従来技術の問題点を解消すべく、鋭意検討を行った結果、以下の実施形態に想到した。以下、実施形態について、添付の図面を参照して具体的に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。図２は、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

第１の実施形態では、先ず、図２（ａ）に示すように、ＧａＮ又はＡｌＧａＮ等を含む窒化物半導体層１上にＴａ膜２（第１の導電膜）を形成する。Ｔａ膜２は、例えばリフトオフ法により形成することができる。

次いで、熱処理（第１の熱処理）を行うことにより、図２（ｂ）に示すように、窒化物半導体層１とＴａ膜２との界面に窒化タンタル層４を形成する。本実施形態では、Ｔａ膜２上にＡｌ膜が存在しないため、窒化タンタル層４にＡｌ原子が含まれることはなく、窒化タンタル層４の厚さはばらつきにくい。また、窒化タンタル層４の形成の際には、窒化物半導体層１中のＮ原子がＴａ膜２に拡散し、窒化物半導体層１中に窒素空孔が生じる。

その後、図２（ｃ）に示すように、Ｔａ膜２上にＡｌ膜３（第２の導電膜）を形成する。Ａｌ膜３は、例えばリフトオフ法により形成することができる。

続いて、熱処理（第２の熱処理）を行うことにより、Ａｌ膜３中のＡｌ原子の一部を窒化タンタル層４の窒化物半導体層１との界面まで拡散させる。

このようにして、窒化タンタル層４、Ｔａ膜２及びＡｌ膜３を含むオーミック電極が形成される。

このような方法により形成されたオーミック電極では、Ａｌ原子が窒化タンタル層４の窒化物半導体層１との界面に存在するため、窒化物半導体層１との間のエネルギ障壁が低い。また、窒化物半導体層１に窒素空孔が生じているため、エネルギ障壁が薄い。従って、第１の実施形態によれば、接触抵抗率を低く抑えることができる。

また、窒化タンタル層４の厚さがばらつきにくいため、Ｔａ膜２と窒化物半導体層１との間で電流が集中しやすい領域は生じにくい。更に、Ａｌ膜３を形成した後の熱処理の温度はＡｌ原子が拡散する程度のものであれば十分であり、窒素空孔が生じる程度に高い必要はない。従って、Ａｌ膜３の形状を維持することが可能であり、Ａｌ膜３の形態の変化（モフォロジの悪化）に伴う電界集中を低減することもできる。このため、第１の実施形態によれば、高い信頼性を得ることができる。

（第２の実施形態）
次に、第２の実施形態について説明する。図３Ａ乃至図３Ｄは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

第２の実施形態では、先ず、図３Ａ（ａ）に示すように、基板１１上に、アンドープのｉ−ＧａＮ層１２、アンドープのｉ−ＡｌＧａＮ層１３、ｎ型のｎ−ＡｌＧａＮ層１４及びｎ型のｎ−ＧａＮ層１５をこの順で形成する。ｉ−ＧａＮ層１２の形成前にＡｌＮ核生成層を形成しておき、その上にｉ−ＧａＮ層１２を形成することが好ましい。これらの層は、例えば、有機金属気相成長（ＭＯＶＰＥ：metalorganic vapor phase epitaxy）装置を用いて、減圧雰囲気下で形成する。

基板１１としては、例えばＳｉＣ基板、Ｓｉ基板、ＧａＮ基板、サファイア基板等を用いることができる。ＡｌＮ核生成層は、例えば、加熱した基板１１の上方に、トリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ₃）ガスを流入させ、これらを化学反応させて形成する。ｉ−ＧａＮ層１２は、例えば、加熱した基板１１の上方に、トリメチルガリウム（ＴＭＧａ）ガス及びＮＨ₃ガスを流入させ、これらを化学反応させて形成する。ｉ−ＧａＮ層１２の厚さは、例えば３μｍ程度とする。ｉ−ＡｌＧａＮ層１３は、例えば、加熱した基板１１の上方に、ＴＭＧａガス、ＴＭＡｌガス及びＮＨ₃ガスを流入させ、これらを化学反応させて形成する。ｉ−ＡｌＧａＮ層１３の厚さは、例えば３ｎｍ程度とする。ｎ−ＡｌＧａＮ層１４は、例えば、加熱した基板１１の上方に、ＴＭＧａガス、ＴＭＡｌガス、ＮＨ₃ガス及びシラン（ＳｉＨ₄）ガスを流入させ、これらを化学反応させて形成する。ｉ−ＡｌＧａＮ層１３及びｎ−ＡｌＧａＮ層１４としては、例えば組成がＡｌ_0.25Ｇａ_0.75Ｎで表わされるものを形成する。ｎ−ＧａＮ層１５は、例えば、加熱した基板１１の上方に、ＴＭＧａガス、ＮＨ₃ガス及びＳｉＨ₄ガスを流入させ、これらを化学反応させて形成する。ｎ−ＡｌＧａＮ層１４及びｎ−ＧａＮ層１５としては、例えば、不純物としてＳｉが２×１０¹⁸ｃｍ^-3程度ドーピングされたものを形成する。ｎ−ＡｌＧａＮ層１４及びｎ−ＧａＮ層１５の総厚さは、素子の設計されたしきい値電圧に応じて決定することが好ましく、例えば、２０ｎｍ−３０ｎｍ程度とする。

ｉ−ＧａＮ層１２の一部（表層部）が電子走行層として機能する。ｉ−ＡｌＧａＮ層１３及びｎ−ＡｌＧａＮ層１４が電子供給層として機能する。ｎ−ＧａＮ層１５が保護層として機能する。なお、ｎ−ＧａＮ層１５を形成しなくてもよい。

その後、図３Ａ（ｂ）に示すように、ｎ−ＧａＮ層１５上に、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域に開口部が設けられたレジストパターン５１を形成する。レジストパターン５１の形成に際しては、例えば、ｎ−ＧａＮ層１５の表面にポジ型のレジストを塗布し、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域に紫外線を照射し、レジストの現像を行う。ネガ型のレジストを用いて上記領域以外の領域に紫外線を照射してもよい。

続いて、図３Ａ（ｃ）に示すように、レジストパターン５１、及びｎ−ＧａＮ層１５のレジストパターン５１から露出している部分上にＴａ膜１６を形成する。例えば、Ｔａ膜１６は減圧雰囲気下で蒸着法により形成し、その厚さは１０ｎｍ程度とする。

次いで、図３Ｂ（ｄ）に示すように、レジストパターン５１をその上のＴａ膜１６と共に除去する。この結果、ｎ−ＧａＮ層１５上にＴａ膜１６が残存する。このようにして、リフトオフ法により、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域にＴａ膜１６（第１の導電膜）を形成する。

その後、熱処理を行うことにより、図３Ｂ（ｅ）に示すように、ｎ−ＧａＮ層１５とＴａ膜１６との界面に窒化タンタル層１７を形成する。熱処理としては、例えば急速加熱処理（ＲＴＡ：rapid thermal annealing）装置を用いて、８００℃以上（例えば８００℃）で３０秒間〜３分間（例えば１分間）のアニールを窒素雰囲気下で行う。この熱処理では、ｎ−ＧａＮ層１５に窒素空孔を生じさせる。熱処理の温度が８００℃未満であると、窒化タンタル層１７の形成に多大な時間がかかったり、窒素空孔の生成が困難になったりすることがある。また、熱処理の時間が３０秒間未満であると、十分に窒化タンタル層１７を形成することが困難になったり、窒素空孔の生成が困難になったりすることがある。熱処理の時間が３分間を超えると、Ｔａ膜１６の表面に厚い酸化膜が形成されることがある。

続いて、図３Ｂ（ｆ）に示すように、ｎ−ＧａＮ層１５上に、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域に開口部が設けられたレジストパターン５２を形成する。位置ずれ等を考慮し、レジストパターン５２の開口部は、レジストパターン５１の開口部よりも１辺あたり２００ｎｍ程度小さくし、Ｔａ膜１６の縁はレジストパターン５２により覆っておくことが好ましい。

次いで、図３Ｃ（ｇ）に示すように、レジストパターン５２、及びＴａ膜１６のレジストパターン５２から露出している部分上にＡｌ膜１８を形成する。例えば、Ａｌ膜１８は減圧雰囲気下で蒸着法により形成し、その厚さは２８０ｎｍ程度とする。

その後、図３Ｃ（ｈ）に示すように、レジストパターン５２をその上のＡｌ膜１８と共に除去する。この結果、Ｔａ膜１６上にＡｌ膜１８が残存する。このようにして、リフトオフ法により、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域にＡｌ膜１８（第２の導電膜）を形成する。

続いて、熱処理を行うことにより、Ａｌ膜１８中のＡｌ原子の一部を窒化タンタル層１７のｎ−ＧａＮ層１５との界面まで拡散させる。熱処理としては、例えばＲＴＡ装置を用いて、３９０℃〜６００℃（例えば３９０℃）で７分間〜１０分間（例えば１０分間）のアニールを窒素含有雰囲気下で行う。このようにして、窒化タンタル層１７、Ｔａ膜１６及びＡｌ膜１８を含むオーミック電極がソース電極又はドレイン電極として形成される。熱処理の温度が３９０℃未満であると、Ａｌ原子の拡散が極めて困難になる。熱処理の温度が６００℃を超えると、Ａｌ膜の形態が変化しやすくなる。また、熱処理の時間が７分間未満であると、十分にＡｌ原子を拡散させることが困難になる。熱処理の時間が１０分間を超えるとＡｌ原子は十分に拡散するため、これ以上の熱処理は不要である。なお、熱処理の時間は、熱処理の温度に応じて決定することが好ましい。例えば、６００℃で熱処理を行う場合には、１５秒間程度でＡｌ原子が十分に拡散するため、３９０℃で熱処理を行う場合よりも短時間の熱処理を行えばよい。

次いで、図３Ｃ（ｉ）に示すように、基板１１の表面側の全面に保護膜１９を形成する。保護膜１９としては、例えば厚さが２０ｎｍ程度のシリコン窒化膜を形成する。

その後、図３Ｄ（ｊ）に示すように、ゲート電極として機能する金属膜２０を保護膜１９上に形成する。金属膜２０の形成は、Ｔａ膜１６及びＡｌ膜１８と同様に、例えばリフトオフ法により形成する。金属膜２０としては、例えばＴｉ膜及びその上のＡｕ膜からなる積層体を形成する。Ｔｉ膜の厚さは、例えば１０ｎｍ程度とし、Ａｕ膜の厚さは、例えば２００ｎｍ程度とする。

続いて、図３Ｄ（ｋ）に示すように、金属膜２０を覆う保護膜２１を保護膜１９上に形成する。保護膜２１としては、例えば厚さが２０ｎｍ程度のシリコン窒化膜を形成する。

そして、図３Ｄ（ｌ）に示すように、Ａｌ膜１８の上面上の保護膜２１及び１９、並びに金属膜２０の上面上の保護膜２１を、ドライエッチングにより除去する。

このようにして、ＭＩＳ（metal-insulator-semiconductor）型構造のＧａＮ系ＨＥＭＴを製造することができる。これらの一連の処理の結果、Ａｌ膜１８の表面粗さの自乗平均根（ＲＭＳ：root mean square）の値は、例えば１０ｎｍ以下となる。また、窒化タンタル層１７の厚さは、例えば６ｎｍ以上となる。

このＧａＮ系ＨＥＭＴでは、ソース電極及びドレイン電極において、Ａｌ原子が窒化タンタル層１７のｎ−ＧａＮ層１５との界面に存在するため、ｎ−ＧａＮ層１５との間のエネルギ障壁が低い。また、ｎ−ＧａＮ層１５に窒素空孔が生じているため、エネルギ障壁が薄い。従って、接触抵抗率を低く抑えることができる。

また、窒化タンタル層１７の厚さがばらつきにくいため、Ｔａ膜１６とｎ−ＧａＮ層１５との間で電流が集中しやすい領域は生じにくい。更に、Ａｌ膜１８を形成した後の熱処理の温度が３９０℃〜６００℃（例えば３９０℃）なので、Ａｌ膜１８の形態の変化（モフォロジの悪化）に伴う電界集中を低減することもできる。このため、第２の実施形態によれば、高い信頼性を得ることができる。

なお、第２の実施形態では、ＧａＮ系ＨＥＭＴをＭＩＳ型にしているが、ショットキー型のＧａＮ系ＨＥＭＴを製造してもよい。この場合、保護膜１９を形成した後に、図４（ａ）に示すように、保護膜１９にｎ−ＧａＮ層１５の表面の一部を露出する開口部１９ｇを形成する。次いで、開口部１９ｇを介してｎ−ＧａＮ層１５に接するように、ゲート電極として機能する金属膜２０を形成する。その後、図４（ｂ）に示すように、保護膜２１の形成等を行えばよい。ショットキー型のＧａＮ系ＨＥＭＴを製造する場合、保護膜１９の形成を省略してもよい。

（第３の実施形態）
次に、第３の実施形態について説明する。図５Ａ乃至図５Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

第３の実施形態では、先ず、第２の実施形態と同様にしてレジストパターン５１の形成までの処理を行う（図３Ａ（ａ）〜図３Ａ（ｂ））。次いで、図５Ａ（ａ）に示すように、レジストパターン５１、及びｎ−ＧａＮ層１５のレジストパターン５１から露出している部分上にＴａ膜１６及びＭｏ膜３１をこの順で形成する。例えば、Ｔａ膜１６及びＭｏ膜３１は減圧雰囲気下で蒸着法により形成し、Ｔａ膜１６の厚さは１０ｎｍ程度、Ｍｏ膜３１の厚さは２ｎｍ程度とする。

その後、図５Ａ（ｂ）に示すように、レジストパターン５１をその上のＴａ膜１６及びＭｏ膜３１と共に除去する。この結果、ｎ−ＧａＮ層１５上にＴａ膜１６及びＭｏ膜３１が残存する。このようにして、リフトオフ法により、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域にＴａ膜１６（第３の導電膜）及びＭｏ膜３１（第４の導電膜）の積層膜（第１の導電膜）を形成する。

続いて、熱処理を行うことにより、図５Ａ（ｃ）に示すように、ｎ−ＧａＮ層１５とＴａ膜１６との界面に窒化タンタル層１７を形成する。熱処理としては、例えばＲＴＡ装置を用いて、８００℃以上（例えば８００℃）で３０秒間〜５分間（例えば１分間）のアニールを窒素含有雰囲気下で行う。この熱処理では、ｎ−ＧａＮ層１５に窒素空孔を生じさせる。

次いで、図５Ｂ（ｄ）に示すように、Ｍｏ膜３１上に、第２の実施形態と同様にしてＡｌ膜１８をリフトオフ法により形成する。更に、熱処理を行うことにより、Ａｌ膜１８中のＡｌ原子の一部を窒化タンタル層１７のｎ−ＧａＮ層１５との界面まで拡散させる。このとき、ｎ−ＧａＮ層１５の表面近傍においてＧａが離脱し、Ｇａ原子が存在していたサイトにＭｏ膜３１中のＭｏ原子の一部が拡散してくる。このようにして、窒化タンタル層１７、Ｔａ膜１６、Ｍｏ膜３１及びＡｌ膜１８を含むオーミック電極がソース電極又はドレイン電極として形成される。

その後、図５Ｂ（ｅ）に示すように、第２の実施形態と同様にして、保護膜１９の形成、金属膜２０の形成及び保護膜２１の形成等を行う。

このようにして、ＭＩＳ型構造のＧａＮ系ＨＥＭＴを製造することができる。

このように、第３の実施形態では、リフトオフ法によりＴａ膜１６及びＭｏ膜３１を形成している。従って、Ｔａ膜１６の表面に自然酸化膜が形成されにくい。また、第２の実施形態では、窒化タンタル層１７を形成する際の熱処理の際にＴａ膜１６の表面が若干酸化することがあるが、第３の実施形態では、このような酸化を防止することができる。なお、Ｍｏ膜３１はＴａ膜１６よりも酸化しにくい。このため、接触抵抗率をより低くすることができる。

更に、第３の実施形態では、熱処理の結果、Ｇａ原子が存在していたサイトにＭｏ原子が存在する。このため、接触抵抗率をより低くすることができる。

なお、第２の実施形態と同様に、ショットキー型のＧａＮ系ＨＥＭＴを製造してもよい。

また、Ｍｏに代えて、Ｎｉ、Ｐｄ、又はＰｔ等を用いてもよい。

（第４の実施形態）
次に、第４実施形態について説明する。図６Ａ乃至図６Ｃは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

第３の実施形態では、先ず、第２の実施形態と同様にしてリフトオフ法によるＴａ膜１６の形成までの処理を行う（図３Ａ（ａ）〜図３Ｂ（ｄ））。次いで、図６Ａ（ａ）に示すように、Ｔａ膜１６を覆う酸化アルミニウム膜４１をｎ−ＧａＮ層１５上に形成する。酸化アルミニウム膜４１の厚さはＴａ膜１６の厚さ以上とすることが好ましく、例えば１０ｎｍ程度とする。

その後、熱処理を行うことにより、図６Ａ（ｂ）に示すように、ｎ−ＧａＮ層１５とＴａ膜１６との界面に窒化タンタル層１７を形成する。熱処理としては、例えばＲＴＡ装置を用いて、８００℃以上（例えば８００℃）で３０秒間〜５分間（例えば１分間）のアニールを窒素含有雰囲気下で行う。この熱処理では、ｎ−ＧａＮ層１５に窒素空孔を生じさせる。このようにして、窒化タンタル層１７、Ｔａ膜１６及びＡｌ膜１８を含むオーミック電極がソース電極又はドレイン電極として形成される。

続いて、図６Ａ（ｃ）に示すように、ｎ−ＧａＮ層１５上に、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域に開口部が設けられたレジストパターン５２を形成する。位置ずれ等を考慮し、レジストパターン５２の開口部は、レジストパターン５１の開口部よりも１辺あたり２００ｎｍ程度小さくし、Ｔａ膜１６の縁はレジストパターン５２により覆っておくことが好ましい。次いで、Ｃｌ₂ガスを用いたドライエッチングにより、酸化アルミニウム膜４１のレジストパターン５２の開口部から露出している部分を除去し、Ｔａ膜１６を露出させる。

その後、図６Ｂ（ｄ）に示すように、第２の実施形態と同様にしてＡｌ膜１８をリフトオフ法により形成する。更に、熱処理を行うことにより、Ａｌ膜１８中のＡｌ原子の一部を窒化タンタル層１７のｎ−ＧａＮ層１５との界面まで拡散させる。このようにして、窒化タンタル層１７、Ｔａ膜１６及びＡｌ膜１８を含むオーミック電極がソース電極又はドレイン電極として形成される。

続いて、図６Ｂ（ｅ）に示すように、基板１１の表面側の全面に保護膜１９を形成する。保護膜１９としては、例えば厚さが２０ｎｍ程度のシリコン窒化膜を形成する。

次いで、図６Ｃ（ｆ）に示すように、保護膜１９に開口部１９ｇを形成して、酸化アルミニウム膜４１の一部を露出し、酸化アルミニウム膜４１の開口部１９ｇから露出している部分に凹部４１ｇを形成する。その後、開口部１９ｇを介して凹部４１ｇ内に金属膜２０を形成する。

その後、図６Ｃ（ｇ）に示すように、第２の実施形態と同様にして、保護膜２１の形成等を行う。

このようにして、ＭＩＳ型構造のＧａＮ系ＨＥＭＴを製造することができる。

このように、第３の実施形態では、窒化タンタル層１７を形成する際の熱処理の際にＴａ膜１６が酸化アルミニウム膜４１により覆われているため、熱処理の際のＴａ膜１６の表面の酸化を防止することができる。このため、接触抵抗率をより低くすることができる。

更に、熱処理の際のｎ−ＧａＮ層１５からの窒素の外方拡散も防止することができる。従って、窒素の外方拡散に伴うゲートリーク電流の増加及び電流コラプスを低減することができる。

なお、第３の実施形態と同様に、Ｔａ膜１６上にＭｏ膜３１を形成してもよい。Ｍｏ膜３１を形成することにより、例えばＴａ膜１６の自然酸化を抑制することができる。また、第２の実施形態と同様に、ショットキー型のＧａＮ系ＨＥＭＴを製造してもよい。

（第５の実施形態）
次に、第５実施形態について説明する。図７は、第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

第５の実施形態では、先ず、第２の実施形態と同様にして窒化タンタル層１７の形成までの処理を行う（図３Ａ（ａ）〜図３Ｂ（ｄ））。上述のように、窒化タンタル層１７の形成の際にＴａ膜１６の表面が酸化して、図７（ａ）に示すように、薄い酸化膜１６ａが生じることがある。酸化膜１６ａには、自然酸化膜も含まれる。

次いで、図７（ｂ）に示すように、第２の実施形態と同様にしてレジストパターン５２を形成する。

その後、第５の実施形態では、そのままＡｌ膜１８を形成するのではなく、図７（ｃ）に示すように、酸化膜１６ａのレジストパターン５２から露出している部分を除去する。この除去は、例えば、スパッタリング装置を用いた減圧雰囲気下での逆スパッタリング法により行う。

そして、図７（ｄ）に示すように、第２の実施形態と同様にしてＡｌ膜１８を形成する。例えば、Ａｌ膜１８は酸化膜１６ａの除去に用いたスパッタリング装置を用いたスパッタリング法により行う。つまり、酸化膜１６ａの除去後に新たな自然酸化膜が生じにくい状態を維持しながらＡｌ膜１８を形成する。

その後は、第２の実施形態と同様にして、レジストパターン５１の除去以降の処理を行う。

このようにして、ＭＩＳ型構造のＧａＮ系ＨＥＭＴを製造することができる。

このように、第５の実施形態では、Ｔａ膜１６の表面に生じた酸化膜１６ａを除去してからＡｌ膜１８を形成する。従って、ソース電極及びドレイン電極の抵抗率を低く抑えることができる。

なお、第２の実施形態と同様に、ショットキー型のＧａＮ系ＨＥＭＴを製造してもよい。

これらの実施形態では、ＧａＮ系の窒化物半導体層と接する導電膜がＴａ膜であるが、融点が例えば１６００℃以上の他の高融点金属（Ｔｉ等）の膜を用いてもよい。また、これらの導電膜にパーセントオーダーの窒素が含まれていてもよい。更に、第２の導電膜として、Ａｌ膜に代えて、Ａｌの他にＴａ及び／又はＴｉ等を含むＡｌ含有膜を用いてもよい。

また、第２乃至第５の実施形態において、Ｔａ膜１６を形成する前に、ｎ−ＧａＮ層１５を局所的にエッチングして薄くしておいてもよい。この場合、ソース電極及びドレイン電極と２次元電子ガス（２ＤＥＧ）層との距離が短くなるため、性能向上を図ることができる。更に、Ｔａ膜１６を形成する前に、ｎ−ＧａＮ層１５を局所的にエッチングしてｎ−ＡｌＧａＮ層１４の表面を露出させておいてもよい。この場合、ソース電極及びドレイン電極がｎ−ＡｌＧａＮ層１４と直接接することとなり、より性能が向上する。更に、ｎ−ＡｌＧａＮ層１４を局所的にエッチングして薄くしておいてもよい。

また、各層の組成等は上述の実施形態のものに限定されない。例えば、保護層として、Ａｌ_yＧａ_1-yＮ層（ｙ≦０．１）を用いてもよい。また、電子供給層として、ＩｎＡｌＮ層を用いてもよい。更に、窒化物半導体層として、ＧａＮ層、ＡｌＧａＮ層及びＩｎＡｌＮ層の他に、ＡｌＮ層、ＩｎＮ層、又はＩｎＧａＮ層等を用いてもよい。

また、上述の実施形態のソース電極及びドレイン電極上に、配線との接続性の向上、及び／又はソース電極及びドレイン電極の熱安定性の向上等を目的として、他の導電膜を形成してもよい。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
窒化物半導体層上に、高融点金属を含む第１の導電膜を形成する工程と、
第１の熱処理を行うことにより、前記第１の導電膜と前記窒化物半導体層とを反応させて前記高融点金属の窒化物層を形成すると共に、前記窒化物半導体層の表面に窒素空孔を生じさせる工程と、
前記第１の導電膜上に、Ａｌを含有する第２の導電膜を形成する工程と、
第２の熱処理を行うことにより、前記第２の導電膜中のＡｌ原子を前記窒化物半導体層の表面まで拡散させる工程と、
を含むことを特徴とする化合物半導体装置の製造方法。

（付記２）
前記第１の熱処理を８００℃以上の温度で行うことを特徴とする付記１に記載の化合物半導体装置の製造方法。

（付記３）
前記第２の熱処理を３９０℃乃至６００℃の温度で行うことを特徴とする付記１又は２に記載の化合物半導体装置の製造方法。

（付記４）
前記高融点金属としてＴａを用いることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。

（付記５）
前記第１の導電膜として、
前記高融点金属を含む第３の導電膜と、前記第３の導電膜上に位置し、前記前記第３の導電膜よりも酸化しにくい第４の導電膜と、の積層膜を形成することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。

（付記６）
前記第４の導電膜としてＭｏ膜を形成することを特徴とする付記５に記載の化合物半導体装置の製造方法。

（付記７）
前記第１の導電膜を形成する工程と前記第１の熱処理を行う工程との間に、
前記窒化物半導体層上に、前記第１の導電膜を覆う保護膜を形成する工程を含み、
前記第１の熱処理を行う工程と前記第２の導電膜を形成する工程との間に、
前記保護膜を加工することにより、前記第１の導電膜の表面の少なくとも一部を露出させる工程を含むことを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置の製造方法。

（付記８）
前記保護膜として酸化アルミニウム膜を形成することを特徴とする付記７に記載の化合物半導体装置の製造方法。

（付記９）
前記第１の熱処理を行う工程と前記第２の導電膜を形成する工程との間に、
前記第１の導電膜の表面に存在する酸化膜の少なくとも一部を除去することにより、前記第１の導電膜の表面の少なくとも一部を露出させる工程を含むことを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置の製造方法。

１：窒化物半導体層
２：Ｔａ膜
３：Ａｌ膜
４：窒化タンタル層
１６：Ｔａ膜
１６ａ：酸化膜
１７：窒化タンタル層
１８：Ａｌ膜
３１：Ｍｏ膜
４１：酸化アルミニウム膜

Claims (4)

1. 窒化物半導体層上に、Ｔａ又はＴｉを含む第１の導電膜を形成する工程と、
   第１の熱処理を行うことにより、前記第１の導電膜と前記窒化物半導体層とを反応させてＴａ又はＴｉの窒化物層を形成すると共に、前記窒化物半導体層の表面に窒素空孔を生じさせる工程と、
   前記第１の熱処理の後に、前記第１の導電膜上に、Ａｌを含有する第２の導電膜を形成する工程と、
   第２の熱処理を行うことにより、前記第２の導電膜中のＡｌ原子を前記窒化物半導体層の表面まで拡散させる工程と、
   を含むことを特徴とする化合物半導体装置の製造方法。
2. 前記第１の熱処理を８００℃以上の温度で行うことを特徴とする請求項１に記載の化合物半導体装置の製造方法。
3. 前記第１の導電膜として、
   Ｔａ又はＴｉを含む第３の導電膜と、前記第３の導電膜上に位置し、前記前記第３の導電膜よりも酸化しにくい第４の導電膜と、の積層膜を形成することを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
4. 前記第１の導電膜を形成する工程と前記第１の熱処理を行う工程との間に、
   前記窒化物半導体層上に、前記第１の導電膜を覆う保護膜を形成する工程を含み、
   前記第１の熱処理を行う工程と前記第２の導電膜を形成する工程との間に、
   前記保護膜を加工することにより、前記第１の導電膜の表面の少なくとも一部を露出させる工程を含むことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。

Images