JP5433922B2 - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP5433922B2 JP5433922B2 JP2006137516A JP2006137516A JP5433922B2 JP 5433922 B2 JP5433922 B2 JP 5433922B2 JP 2006137516 A JP2006137516 A JP 2006137516A JP 2006137516 A JP2006137516 A JP 2006137516A JP 5433922 B2 JP5433922 B2 JP 5433922B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon nitride
- compound semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
図10は、従来のInGaAs系電界効果型半導体装置の概略的断面図であり、半絶縁性GaAs基板51上に、i型GaAsバッファ層52、i型InGaAs電子走行層53、n型AlGaAs電子供給層54、n+型GaAsコンタクト層55を順次堆積させたのち、O2をイオン注入して素子分離領域56を形成する。
なお、ゲート電極61の形成前に、ゲート電極形成領域のSiN膜60はエッチング除去する。
図11は、従来のGaN系電界効果型半導体装置の概略的断面図であり、半絶縁性SiC基板71上に、低温GaNバッファ層72、i型GaN電子走行層73、n型AlGaN電子供給層74、GaN表面層75を順次堆積させたのち、Arをイオン注入して素子分離領域76を形成する。
次いで、2層構造のレジストパターンを用いたリフトオフ法によってゲート電極80を形成したものである。
なお、図における符号5,6は、夫々ゲート電極及びオーミック電極である。
図1参照
上記課題を解決するために、本発明は、単結晶Al配線を具備しない化合物半導体基体1の表面の少なくとも一部を窒化珪素系絶縁膜2で被覆した化合物半導体装置であって、窒化珪素系絶縁膜2が、化合物半導体基体1に接し、特性が一定の第1の窒化珪素系絶縁膜と、前記第1の窒化珪素系絶縁膜上に形成され、特性が一定の第2の窒化珪素系絶縁膜との2層構造膜からなり、前記第1の窒化珪素系絶縁膜が、前記第2の窒化珪素系絶縁膜より前記化合物半導体基体1に対する被覆性が高い窒化珪素膜であり、前記第2の窒化珪素系絶縁膜が、前記第1の窒化珪素系絶縁膜より粒塊を多く含み、且つ、表面の凹凸が大きいことによりレジスト膜に対する密着性が高い窒化珪素系絶縁膜であることを特徴とする。
即ち、窒化珪素系絶縁膜2の化合物半導体基体1に接する側4の被覆性を表面側3より高くすることによって、化合物半導体基体1に対するパッシベーション効果が良好になり、且つ、窒化珪素系絶縁膜2の表面側3のレジスト膜に対する密着性を化合物半導体基体1に接する側4より高くすることによって、精度の高いウェット・エッチングが可能になる。
なお、本発明における「基体(body)」とは、基板(substrate)や基板上に成長させたエピタキシャル成長層を意味するものである。
一般的に、この条件で成膜されたSiN膜は粒塊が少なく滑らかであり、半導体表面被覆膜の観点からは優れた膜である。
この条件で成膜したSiN膜は、一般的に粒塊が多く表面の凹凸が大きく、この凹凸により表面積が増大するので、レジストとの密着性が向上する。
図2参照
まず、半絶縁性GaAs基板11上に、MOCVD法(有機金属気相成長法)を用いてi型GaAsバッファ層12、i型InGaAs電子走行層13、n型AlGaAs電子供給層14、及び、n+型GaAsコンタクト層15を順次エピタキシャル成長させる。 なお、i型GaAsバッファ層12は、半絶縁性GaAs基板11の表面の格子欠陥がi型InGaAs電子走行層13に伝播するのを防ぐ役割があり、また、n+型GaAsコンタクト層15はソース抵抗等を低減する目的で導入されている。
次いで、プラズマCVD法を用いて、例えば、周波数13.56MHz、高周波電力100W、SiH4/NH3/N2流量比1:0.5:100、基板温度250℃の成膜条件で、厚さが、例えば、40nmのSiN膜18を全面に堆積させる。
この成膜条件で得られるSiN膜18の特性は、屈折率2.10、ストレス50MPa(引っ張り)である。
また、このSiN膜18は、粒塊が少なく滑らかな絶縁膜であるので、半導体表面被覆性に優れている。
この成膜条件で得られるSiN膜19の特性は、屈折率2.10、ストレス50MPa(圧縮)である。
また、このSiN膜19は、20nm程度の直径を持つ粒塊を多く含むため、表面が凹凸に覆われており、この凹凸表面はレジストとの接合面積の増大に寄与するため、SiN膜とレジスト間の密着強度が向上することになる。
次いで、レジストパターン20を除去したのち、再び、プラズマCVD法を用いて、例えば、周波数13.56MHz、高周波電力100W、SiH4/NH3/N2流量比1:0.5:100、基板温度250℃の成膜条件で、厚さが、例えば、40nmのSiN膜18を全面に堆積させる。
この成膜条件で得られるSiN膜18の特性は、屈折率2.10、ストレス50MPa(引っ張り)である。
この成膜条件で得られるSiN膜19の特性は、屈折率2.10、ストレス50MPa(圧縮)で、SiN膜とレジスト間の密着強度が向上することになる。
なお、ここでは、図示を簡略化するために、上層レジスト層23上に堆積したゲートメタルは図示を省略している。
上記の実施例1と全く同様の工程を経て、一対のオーミック電極17を形成したのち、上述の図3の上段図の工程と全く同様に、プラズマCVD法を用いて、例えば、周波数13.56MHz、高周波電力100W、SiH4/NH3/N2流量比1:0.5:100、基板温度250℃の成膜条件で、厚さが、例えば、40nmのSiN膜18を全面に堆積させる。
このSiN膜27は、20nm程度の直径を持つ粒塊を多く含むと同時に、N空孔が多い絶縁膜となり、NサイトにSi−H結合が形成されてプライマーの効果が増大するため、絶縁膜−レジスト間の密着強度が向上する。
上記の実施例1と全く同様の工程を経て、一対のオーミック電極17を形成したのち、上述の図3の上段図の工程において、プラズマCVD法を用いて、例えば、周波数13.56MHz、高周波電力100W、SiH4/NH3/N2流量比1:0.5:100、基板温度250℃の成膜条件で、厚さが、例えば、10nmのSiN膜28を全面に堆積させる。
この場合のSiN膜30の最表面側は、20nm程度の直径を持つ粒塊を多く含むと同時に、N空孔が多い絶縁膜となるため、プライマーの効果が増大し、絶縁膜−レジスト間の密着強度が向上する。
この実施例3においても、組成(屈折率)が徐々に変化しており、組成(屈折率)の不連続がないため、内部応力が一か所に集中することはなく、信頼度の高い絶縁膜を形成することができる。
図7参照
まず、半絶縁性SiC基板31上に、MOCVD法を用いて低温GaNバッファ層32、i型GaN電子走行層33、n型AlGaN電子供給層34、及び、i型GaN表面層35を順次エピタキシャル成長させる。
なお、低温GaNバッファ層32は、半絶縁性SiC基板31の表面の格子欠陥がi型GaN電子走行層33に伝播するのを防ぐ役割がある。
次いで、プラズマCVD法を用いて、例えば、周波数13.56MHz、高周波電力100W、SiH4/NH3/N2流量比1:0.5:100、基板温度250℃の成膜条件で、厚さが、例えば、40nmのSiN膜38を全面に堆積させる。
また、このSiN膜38は、粒塊が少なく滑らかな絶縁膜であるので、半導体表面被覆性に優れている。
また、このSiN膜39は、20nm程度の直径を持つ粒塊を多く含むため、表面が凹凸に覆われており、この凹凸表面はレジストとの接合面積の増大に寄与するため、SiN膜とレジスト間の密着強度が向上することになる。
次いで、ゲート形成領域をパターニングするためにレジストパターン40を形成する。
次いで、レジストパターン40をマスクとして、SiN膜39及びSiN膜38の露出部を順次エッチング除去してゲート形成領域を画定する。
なお、ここでは、図示を簡略化するために、上層レジスト層42上に堆積したゲートメタルは図示を省略している。
2 窒化珪素系絶縁膜
3 表面側
4 基体に接する側
5 ゲート電極
6 オーミック電極
11 半絶縁性GaAs基板
12 i型GaAsバッファ層
13 i型InGaAs電子走行層
14 n型AlGaAs電子供給層
15 n+型GaAsコンタクト層
16 素子分離領域
17 オーミック電極
18 SiN膜
19 SiN膜
20 レジストパターン
21 下層レジスト層
22 中間レジスト層
23 上層レジスト層
24 ゲートメタル
25 ゲート電極
27 SiN膜
28 SiN膜
30 SiN膜
31 半絶縁性SiC基板
32 低温GaNバッファ層
33 i型GaN電子走行層
34 n型AlGaN電子供給層
35 i型GaN表面層
36 素子分離領域
37 オーミック電極
38 SiN膜
39 SiN膜
40 レジストパターン
41 下層レジスト層
42 上層レジスト層
43 ゲートメタル
44 ゲート電極
51 半絶縁性GaAs基板
52 i型GaAsバッファ層
53 i型InGaAs電子走行層
54 n型AlGaAs電子供給層
55 n+型GaAsコンタクト層
56 素子分離領域
57 オーミック電極
58 オーミック電極
59 SiN膜
60 SiN膜
61 ゲート電極
71 半絶縁性SiC基板
72 低温GaNバッファ層
73 i型GaN電子走行層
74 n型AlGaN電子供給層
75 GaN表面層
76 素子分離領域
77 オーミック電極
78 オーミック電極
79 SiN膜
80 ゲート電極
Claims (1)
- 単結晶Al配線を具備しない化合物半導体基体の表面の少なくとも一部を窒化珪素系絶縁膜で被覆した化合物半導体装置であって、前記窒化珪素系絶縁膜が、前記化合物半導体基体に接し、特性が一定の第1の窒化珪素系絶縁膜と、前記第1の窒化珪素系絶縁膜上に形成され、特性が一定の第2の窒化珪素系絶縁膜との2層構造膜からなり、
前記第1の窒化珪素系絶縁膜が、前記第2の窒化珪素系絶縁膜より前記化合物半導体基体に対する被覆性が高い窒化珪素膜であり、
前記第2の窒化珪素系絶縁膜が、前記第1の窒化珪素系絶縁膜より粒塊を多く含み、且つ、表面の凹凸が大きいことによりレジスト膜に対する密着性が高い窒化珪素系絶縁膜である
ことを特徴とする化合物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137516A JP5433922B2 (ja) | 2006-05-17 | 2006-05-17 | 化合物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137516A JP5433922B2 (ja) | 2006-05-17 | 2006-05-17 | 化合物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311464A JP2007311464A (ja) | 2007-11-29 |
JP5433922B2 true JP5433922B2 (ja) | 2014-03-05 |
Family
ID=38844071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006137516A Active JP5433922B2 (ja) | 2006-05-17 | 2006-05-17 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5433922B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4719210B2 (ja) * | 2007-12-28 | 2011-07-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP5531432B2 (ja) * | 2009-03-27 | 2014-06-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5212414B2 (ja) * | 2010-04-05 | 2013-06-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP6178065B2 (ja) * | 2012-10-09 | 2017-08-09 | 株式会社東芝 | 半導体装置 |
JP6093190B2 (ja) * | 2013-01-18 | 2017-03-08 | 住友電気工業株式会社 | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 |
US10176999B2 (en) | 2015-12-31 | 2019-01-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having a multi-layer, metal-containing film |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111979B2 (ja) * | 1986-12-25 | 1995-11-29 | 松下電器産業株式会社 | 電界効果トランジスタの製造方法 |
JPH03110845A (ja) * | 1989-09-26 | 1991-05-10 | Toshiba Corp | 化合物半導体装置 |
JPH046835A (ja) * | 1990-04-24 | 1992-01-10 | Sharp Corp | 化合物半導体装置 |
JP3219760B2 (ja) * | 1990-11-09 | 2001-10-15 | ソニー株式会社 | 絶縁膜の形成方法 |
JPH10261658A (ja) * | 1997-03-17 | 1998-09-29 | Toyota Motor Corp | 半導体装置の製造方法 |
JPH11261099A (ja) * | 1998-03-10 | 1999-09-24 | Hitachi Ltd | 化合物半導体受光装置 |
JP2000122040A (ja) * | 1998-10-15 | 2000-04-28 | Hitachi Ltd | 液晶表示装置 |
JP2005019676A (ja) * | 2003-06-26 | 2005-01-20 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-05-17 JP JP2006137516A patent/JP5433922B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007311464A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450342B (zh) | 化合物半導體裝置及其製造方法 | |
TWI496284B (zh) | 化合物半導體裝置及其製造方法 | |
US8163653B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5323527B2 (ja) | GaN系電界効果トランジスタの製造方法 | |
JP5531434B2 (ja) | 化合物半導体装置及びその製造方法 | |
TW200525760A (en) | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof | |
JP5433922B2 (ja) | 化合物半導体装置 | |
JP2014072391A (ja) | 化合物半導体装置及びその製造方法 | |
WO2022116915A1 (zh) | 一种半导体器件及其应用与制造方法 | |
US5445979A (en) | Method of making field effect compound semiconductor device with eaves electrode | |
JP2014199864A (ja) | 半導体装置及びその製造方法 | |
KR102208076B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6879177B2 (ja) | 窒化物半導体素子の製造方法 | |
US11437301B2 (en) | Device with an etch stop layer and method therefor | |
WO2013143289A1 (zh) | GaN衬底、半导体器件及其制作方法 | |
US11424353B2 (en) | Semiconductor structure and method for manufacturing the same | |
US10727305B2 (en) | Semiconductor device and fabrication method therefor, and high-frequency amplifier | |
JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2012230991A (ja) | 半導体装置 | |
WO2013084726A1 (ja) | 電界効果トランジスタ | |
JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
US8421182B2 (en) | Field effect transistor having MOS structure made of nitride compound semiconductor | |
JP7167793B2 (ja) | 半導体装置の製造方法 | |
US11424352B2 (en) | Semiconductor structure and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110426 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5433922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |