JP6093190B2 - Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 - Google Patents
Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 Download PDFInfo
- Publication number
- JP6093190B2 JP6093190B2 JP2013007493A JP2013007493A JP6093190B2 JP 6093190 B2 JP6093190 B2 JP 6093190B2 JP 2013007493 A JP2013007493 A JP 2013007493A JP 2013007493 A JP2013007493 A JP 2013007493A JP 6093190 B2 JP6093190 B2 JP 6093190B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- stress
- mis structure
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
n−GaN層13::厚さ5nm。
AlGaNバッファ層15:厚さ600nm。
i−GaN層17:厚さ1000nm。
n−AlGaN層19:厚さ5nm。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(sccm)。
シリコン原料の流量、3.0sccm〜9.0sccm。
ガス圧力、1.69Pa。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(sccm)。
シリコン原料の流量、0.5sccm〜2.0sccm。
ガス圧力、1.69Pa。
雰囲気、N2。
熱処理温度、摂氏600度。
時間、10分。
このアロイにより、ソース電極33a及びドレイン電極33bと窒化ガリウム系半導体層13との電気的な接触が良好になる。
MIS構造を作製する。c面サファイア基板を準備する。有機金属気相成長法を用いて、サファイア基板上にSiドープn型GaNを成長する。n型GaNの厚さは1.2μmであり、n型ドーパント濃度は5×1016cm−3である。このn型GaN上にシリコン窒化膜をマイクロ波プラズマCVD法で成長する。引き続く説明において、原料やキャリアガス等の気体の流量の単位としてsccm(Standard Cubic Centimeter per Minutes)をSI単位系で換算でき、例えば1sccmは1.69x10−3Pa・m3/sec、温度25度である。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(単位sccm)。
シリコン原料の流量、0.5、1.0、5.0(単位sccm)。
ガス圧力、1.69Pa。
試料名、流量(sccm)、膜応力(MPa)。
M1:0.5sccm、−2000MPa。
M2:2sccm、−1000MPa。
M3:5sccm、100MPa。
M4:9sccm、−200MPa。
SiH4流量が2sccm以下のとき、圧縮1GPa以上の膜応力になり、SiH4流量が2sccmを超えるとき、圧縮1GPaより低い膜応力になる。SiH4流量が3sccm以上のとき、圧縮又は引っ張り500MPa以下の膜応力になり、SiH4流量が3sccmを超えるとき、500MPaを超える膜応力になる。
試料名、流量(sccm)、モル比(Si/N)。
N1:0.5sccm、0.76。
N2:3sccm、0.76。
N3:5sccm、0.84。
N4:9sccm、0.97。
図5において、矢印は、化学量論の窒化シリコン、つまりSi3N4を示し、モル比(Si/N)は0.75である。シラン流量0.5sccm〜3.0sccmの窒化膜のモル比(Si/N)は0.75であるので、これらの流量範囲で成膜された膜は、化学量論の窒化シリコンである。シラン流量5.0sccmの窒化膜のモル比(Si/N)は0.85であるので、この窒化膜はSiリッチの窒化シリコンである。
膜厚40nm及び圧縮応力1GPaの膜応力の窒化シリコン膜の観察によれば、膜表面に粒状の模様が見られる。走査型電子顕微鏡により該当の個所を詳細に観察すると、ふくれによる膜剥がれの発生が確認された。
構造X:0.5GPa(500MPa)に相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ40nm)を堆積する。1.0GPaに相当する膜応力の成膜条件で、第1窒化シリコン膜に接するように第2窒化シリコン膜(厚さ20nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmであり、1.0GPaに相当する膜応力の成膜条件におけるモノシランの流量は2sccmである。
構造Y:1.0GPaに相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ20nm)を堆積する。0.5GPa(500MPa)に相当する膜応力の成膜条件で、第1窒化シリコン膜に接するように第2窒化シリコン膜(厚さ40nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmであり、1.0GPaに相当する膜応力の成膜条件におけるモノシランの流量は2sccmである。
構造Z:0.5GPa(500MPa)に相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ60nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmである。
電極からのキャリア量が低減される。これ故に、SiN膜中のキャリア量が低くなり、この結果、電極間(ゲート電極−ソース・ドレイン電極間)に流れるリーク電流を低減できる。また、SiN膜中のトラップキャリアに起因して発生する現象(例えば、電流コラプス等)の発生を低減できる。さらに、高圧縮の膜応力を有する窒化シリコン層が、圧電効果を有するGaN系半導体に接触しない。窒化シリコン層の強い応力に起因してGaN系半導体に生成されるピエゾ電荷密度が小さくので、ピエゾ分極の電界に起因するリーク電流を低減できる。
図10は、作製した三種類のMIS構造A、B、C、Dを示す。MIS構造A、B、Dは2層構造のMIS絶縁膜を用いる。MIS構造Cは単一層のMIS絶縁膜を用いる。MIS構造Dは、マイクロ波プラズマCVD装置において、30秒間のシラン(例えばSiH4)プラズマ処理の後に、MIS構造Aのための絶縁膜の成長を行った。(プラズマパワー、2000ワット)。
また、ゲート絶縁膜のための窒化シリコン膜の形成には、マイクロ波プラズマCVD装置を用いて行ったが、他のプラズマCVD法を用いて形成することができる。例えば、ECRプラズマCVD装置や、誘導結合型プラズマ(ICP)CVD装置等を用いることができる。
Claims (9)
- MIS構造トランジスタを作製する方法であって、
窒化ガリウム系半導体層を含みMIS構造トランジスタのためのエピタキシャル基板を準備する工程と、
前記窒化ガリウム系半導体層上にプラズマCVD法によりゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を備え、
前記ゲート絶縁膜を形成する前記工程は、
第1の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第1シリコン窒化物を形成する工程と、
前記第1シリコン窒化物を成長した後に、第2の膜応力を提供できる成膜条件で成長を行って、第2シリコン窒化物を形成する工程と、
を含み、
前記第2の膜応力は1ギガパスカル以上の圧縮応力および第1の膜応力は500メガパスカル以下の圧縮応力又は引っ張り応力を有し、
前記ゲート電極は前記第2シリコン窒化物に接触を成す、MIS構造トランジスタを作製する方法。 - 前記第2シリコン窒化物は20nm以下の膜厚を有しており、
前記第1シリコン窒化物の膜厚は前記第2シリコン窒化物の膜厚より厚い、請求項1に記載されたMIS構造トランジスタを作製する方法。 - 前記窒化ガリウム系半導体層はGaNからなる、請求項1又は請求項2に記載されたMIS構造トランジスタを作製する方法。
- 前記第1シリコン窒化物における膜中の(Si/N)2は0.80以上であり、
前記第2シリコン窒化物における膜中の(Si/N)1は0.77以下である、請求項1〜請求項3のいずれか一項に記載されたMIS構造トランジスタを作製する方法。 - MIS構造トランジスタであって、
基板上に設けられた窒化ガリウム系半導体層と、
前記窒化ガリウム系半導体層上に設けられたゲート電極と、
前記ゲート電極と前記窒化ガリウム系半導体層との間に設けられたゲート絶縁膜と、
を備え、
前記ゲート絶縁膜は、前記窒化ガリウム系半導体層に接触を成す第1シリコン窒化物膜と、前記ゲート電極に接触を成す第2シリコン窒化物膜とを備え、
前記第1シリコン窒化物膜の厚さは前記第2シリコン窒化物膜の厚さより厚く、
前記第1シリコン窒化物膜における(Si/N)2は0.80以上であり、
前記第2シリコン窒化物膜における(Si/N)1は0.77以下である、MIS構造トランジスタ。 - 前記第2シリコン窒化物膜は20nm以下である、請求項5に記載されたMIS構造トランジスタ。
- 前記窒化ガリウム系半導体層は4.1エレクトロンボルト以下のバンドギャップを有する、請求項5又は請求項6に記載されたMIS構造トランジスタ。
- 前記窒化ガリウム系半導体層はGaNあるいはAl組成30%以下のAlGaNからなる、請求項5〜請求項7のいずれか一項に記載されたMIS構造トランジスタ。
- 前記窒化ガリウム系半導体層に接触を成す前記第1シリコン窒化物膜は、プラズマCVD法でGaN領域上に成長されるとき500メガパスカル以下の膜応力を有する膜であり、
前記ゲート電極に接触を成す前記第2シリコン窒化物膜は、プラズマCVD法でGaN領域上に成長されるとき1ギガパスカル以上の膜応力を有する膜である、請求項5〜請求項8のいずれか一項に記載されたMIS構造トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007493A JP6093190B2 (ja) | 2013-01-18 | 2013-01-18 | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007493A JP6093190B2 (ja) | 2013-01-18 | 2013-01-18 | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138166A JP2014138166A (ja) | 2014-07-28 |
JP6093190B2 true JP6093190B2 (ja) | 2017-03-08 |
Family
ID=51415490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013007493A Expired - Fee Related JP6093190B2 (ja) | 2013-01-18 | 2013-01-18 | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6093190B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916646B2 (en) | 2018-06-19 | 2021-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US12018672B2 (en) | 2020-04-02 | 2024-06-25 | Idex Health And Science Llc | Precision volumetric pump with a bellows hermetic seal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4912604B2 (ja) * | 2005-03-30 | 2012-04-11 | 住友電工デバイス・イノベーション株式会社 | 窒化物半導体hemtおよびその製造方法。 |
JP5433922B2 (ja) * | 2006-05-17 | 2014-03-05 | 富士通株式会社 | 化合物半導体装置 |
JP5186776B2 (ja) * | 2007-02-22 | 2013-04-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP4719210B2 (ja) * | 2007-12-28 | 2011-07-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP5345328B2 (ja) * | 2008-02-22 | 2013-11-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-01-18 JP JP2013007493A patent/JP6093190B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916646B2 (en) | 2018-06-19 | 2021-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US12018672B2 (en) | 2020-04-02 | 2024-06-25 | Idex Health And Science Llc | Precision volumetric pump with a bellows hermetic seal |
Also Published As
Publication number | Publication date |
---|---|
JP2014138166A (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5805830B2 (ja) | 半導体装置 | |
JP5634681B2 (ja) | 半導体素子 | |
JP5345328B2 (ja) | 半導体装置の製造方法 | |
JP5665171B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
JP5274245B2 (ja) | 化合物半導体構造とその製造方法 | |
JP2012089677A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2012124436A (ja) | 化合物半導体装置及びその製造方法 | |
US20090045439A1 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
JP6085178B2 (ja) | Mes構造トランジスタを作製する方法、mes構造トランジスタ | |
TW201431084A (zh) | GaN半導體裝置及其形成方法 | |
JP2018093076A (ja) | 半導体装置の製造方法 | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP4908856B2 (ja) | 半導体装置とその製造法 | |
US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6093190B2 (ja) | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 | |
US10297456B2 (en) | Dielectric structures for nitride semiconductor devices | |
WO2018092689A1 (ja) | 化合物半導体基板の製造方法および化合物半導体基板 | |
CN103247695A (zh) | 氮化物基异质结半导体器件及其制造方法 | |
Liu et al. | In situ Surface Passivation of Gallium Nitride for Metal–Organic Chemical Vapor Deposition of High-Permittivity Gate Dielectric | |
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5580012B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
JP5648307B2 (ja) | 縦型AlGaN/GaN−HEMTおよびその製造方法 | |
JP5616420B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2007048933A (ja) | ヘテロ構造電界効果トランジスタ用エピタキシャルウェハ、ヘテロ構造電界効果トランジスタおよびヘテロ構造電界効果トランジスタ作製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6093190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |