JP2014138166A - Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法 - Google Patents

Abstract

【課題】リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを作製する方法を提供する。
【解決手段】ＭＩＳ構造トランジスタの作製方法では、第２シリコン窒化物２９における第２の膜応力の絶対値は第１シリコン窒化物２７における第１の膜応力の絶対値より大きい。ゲート電極３７が、大きな膜応力の緻密な第２シリコン窒化物膜２９に接触するように形成されるので、ゲート電極３７から絶縁膜へのキャリアの漏れ出しをしっかりと抑えて低減させることができる。第２シリコン窒化物２９の膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物２７及び第２シリコン窒化物２９の組み合わせから、ゲート絶縁膜２５全体としても膜応力の増加を避けることができる。
【選択図】図３

Description

本発明は、ＭＩＳ構造トランジスタ、及びＭＩＳ構造トランジスタを作製する方法に関する。

特許文献１は、ＧａＡｓ基板を用いる半導体装置を開示する。半導体装置は、ＳｉＮ保護膜を用いる。

特許文献２は、電界効果トランジスタを開示する。電界効果トランジスタは、窒素を用いるアルミニウム酸化物からなり窒化物半導体表面上に設けられたゲート絶縁膜を備える。非特許文献１には、熱ＣＶＤ法により堆積された窒化シリコン膜を開示する。

特開２００５−１９６７６号公報 特開２００５−１８３５９７号公報

信学技報告ＥＤ２００７-208,MW2007-139(2008-1

ＧａＮといった窒化ガリウム系半導体と絶縁膜との接合界面を有する半導体装置では、界面準位を低減することが重要である。

窒化ガリウム系半導体装置には、二酸化シリコン、アルミナといった高バンドギャップの絶縁膜が用いられている。これらの酸化膜系の絶縁膜を用いるとき、半導体装置は、ＭＯＳ（Metal-Oxide-Semiconductor）構造と呼ばれる。しかしながら、例えば二酸化シリコンはＧａＮ半導体に対しては十分に低い界面準位を提供できない。大きい界面準位の界面は、トランジスタ等の電子デバイスに十分な性能を提供できない。また、界面準位に蓄積した電子がゲート絶縁膜中を抜けることにより、絶縁膜を劣化させる。これは、電子デバイスの信頼性を悪化させる。

ＭＩＳ（Metal-Insulator-Semiconductor）構造も、また、トランジスタ等の電子デバイスに適用されている。ＭＩＳ構造は、絶縁体／半導体界面準位の解析のために、ＣＶ測定にも用いられることができる。これらいずれの適用においても絶縁膜にはしっかりとした絶縁性が求められる。

発明者らの知見によれば、窒化シリコン膜はＧａＮといった窒化ガリウム系半導体との接合の界面において、界面準位の低減に有効である。

しかしながら、窒化シリコンは大きな膜応力を示す。このため、リーク電流を低減するために、大きな膜厚の窒化シリコンを用いることは良くないと考えられる。一方で、大きな膜応力の窒化シリコン膜は、高い膜密度を有し、これ故にリーク電流を抑制する性能を有する。熱ＣＶＤ法によるＳｉＮ膜は、例えば理想的な化学量論の窒化シリコンに近いと考えられる。非特許文献１を参照すると、熱ＣＶＤ法によるＳｉＮ膜は、１ＧＰａ以上の応力を持つ。厚く堆積された窒化シリコン膜は、その大きな膜応力に起因して膜剥を引き起こす。

窒化シリコンでは、ＧａＮといったワイドギャップ半導体に対して、伝導帯側及び価電子帯のバンドオフセット△Ｅｃ、△Ｅｖが、酸化シリコンに比べてあまり大きくない。このため、窒化シリコンの膜が、膜中に多数の欠陥を含むとき、窒化シリコン膜中への電子及びホールの注入を十分に抑制できず、またこれらの欠陥を介したキャリア伝導（Poole-Frenkel伝導）がリーク電流の起源となる可能性もある。

本発明は、このような事情を鑑みて為されたものであり、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを作製する方法を提供することを目的とし、また、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを提供することを目的とする。

本発明に係る発明は、ＭＩＳ構造トランジスタを作製する方法に係る。この方法は、（ａ）窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含みＭＩＳ構造トランジスタのためのエピタキシャル基板を準備する工程と、（ｂ）窒化ガリウム系半導体層上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程とを備える。前記ゲート絶縁膜を形成する前記工程は、第１の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第１シリコン窒化物を形成する工程と、前記第１シリコン窒化物膜を成長した後に、第２の膜応力を提供できる成膜条件で成長を行って、第２シリコン窒化物を形成する工程とを含み、前記第２の膜応力の絶対値は前記第１の膜応力の絶対値より大きく、前記ゲート電極は前記第２シリコン窒化物に接触を成す。

この作製方法（ＭＩＳ構造トランジスタを作製する方法）では、第２シリコン窒化物における第２の膜応力の絶対値は第１シリコン窒化物における第１の膜応力の絶対値より大きい。ゲート電極が、大きな膜応力の緻密な第２シリコン窒化物に接触するように形成されるので、ゲート電極からのキャリアリークをしっかりと抑えて低減させることができる。第２シリコン窒化物の膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物が第２シリコン窒化物と窒化ガリウム系半導体層との間に設けられるので、ゲート絶縁膜全体としても膜応力の増加を避けることができる。ゲート絶縁膜が第１シリコン窒化物及び第２シリコン窒化物を備える窒化膜を含むので、ゲート絶縁膜として十分な厚さを提供できる。

本発明に係る方法によれば、前記第２シリコン窒化物は２０ｎｍ以下の膜厚を有しており、前記第１シリコン窒化物の膜厚は前記第２シリコン窒化物の膜厚より厚いことが好ましい。

この製造方法によれば、第２シリコン窒化物の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。

本発明に係る方法によれば、前記第１シリコン窒化物及び前記第２シリコン窒化物の成膜は、プラズマＣＶＤ法で堆積され、前記第２の膜応力は１ギガパスカル以上であり、前記第１の膜応力は５００メガパスカル以下であり、前記窒化ガリウム系半導体層はＧａＮからなることが好ましい。

この製造方法によれば、第２シリコン窒化物における第２の膜応力がＧａＮ上において１ギガパスカル以上であるので、第２シリコン窒化物は緻密な膜構造を有する。また、第１シリコン窒化物における第１の膜応力はＧａＮ上において５００メガパスカル以下であるので、ゲート絶縁膜全体としての膜応力の増大を避けることができる。

本発明に係る方法によれば、前記第２の膜応力は圧縮応力であり、前記第１の膜応力は圧縮応力又は引っ張り応力であることができる。

本発明に係る方法によれば、前記第１シリコン窒化物における膜中の（Ｓｉ／Ｎ）_２は０．８０以上であり、前記第２シリコン窒化物膜における膜中の（Ｓｉ／Ｎ）_１は０．７７以下であることができる。

この製造方法によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_１が０．７７以下の第２シリコン窒化物は、緻密な膜であり、また窒化ガリウム系半導体上において大きな膜応力を示す。一方、（Ｓｉ／Ｎ）_２が０．８０以上の第１シリコン窒化物は、膜応力の増大を抑制できる。

本発明に係るＭＩＳ構造トランジスタは、（ａ）基板上に設けられた窒化ガリウム系半導体層と、（ｂ）前記窒化ガリウム系半導体層上に設けられたゲート電極と、（ｃ）前記ゲート電極と窒化ガリウム系半導体層との間に設けられたゲート絶縁膜とを備える。前記ゲート絶縁膜は、前記窒化ガリウム系半導体層に接触を成す第１シリコン窒化物膜と、前記ゲート電極に接触を成す第２シリコン窒化物膜とを備え、前記第１シリコン窒化物膜の厚さは前記第２シリコン窒化物膜の厚さより厚く、前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_２は０．８０以上であり、前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_１は０．７７以下である。

このＭＩＳ構造トランジスタによれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_１が０．７７以下の第２シリコン窒化物膜は緻密な膜であり、また窒化ガリウム系半導体上において大きな膜応力を示す。緻密な第２シリコン窒化物膜がゲート電極に接触するように形成されるので、ゲート電極からのキャリア注入をしっかりと抑えて低減させることができる。また、（Ｓｉ／Ｎ）_２が０．８０以上の第１シリコン窒化物膜は、第１シリコン窒化物膜における第１の膜応力の絶対値は第２シリコン窒化物膜における第２の膜応力の絶対値より小さい。第２シリコン窒化物膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜が第１シリコン窒化物膜と窒化ガリウム系半導体層との間に設けられるので、ゲート絶縁膜全体としても膜応力の増加を避けることができる。ゲート絶縁膜が第１シリコン窒化物膜及び第２シリコン窒化物膜を含むので、ゲート絶縁膜に十分な厚さを提供できる。

本発明に係るＭＩＳ構造トランジスタでは、前記第２シリコン窒化物膜は２０ｎｍ以下であることが好ましい。このＭＩＳ構造トランジスタによれば、第２シリコン窒化物膜の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。

本発明に係るＭＩＳ構造トランジスタでは、前記窒化ガリウム系半導体層の前記窒化ガリウム系半導体は４．１エレクトロンボルト以下のバンドギャップを有することができる。このＭＩＳ構造トランジスタによれば、バンドギャップの４．１エレクトロンボルト以下の窒化ガリウム系半導体からなる窒化ガリウム系半導体層は、シリコン窒化物膜を含むゲート絶縁膜を用いることを可能にする。

本発明に係るＭＩＳ構造トランジスタでは、前記窒化ガリウム系半導体層の窒化ガリウム系半導体はＧａＮからなることが好ましい。このＭＩＳ構造トランジスタによれば、第１シリコン窒化物膜における第１の膜応力の絶対値が第２シリコン窒化物膜における第２の膜応力の絶対値より小さいので、窒化ガリウム系半導体層がＧａＮを備えるとき、窒化ガリウム系半導体層におけるピエゾ電界を低減できる。

本発明に係るＭＩＳ構造トランジスタでは、前記第１シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、１ギガパスカル以上の第１の膜応力を有しており、前記第２シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、５００メガパスカル以下の第１の膜応力を有することができる。

このＭＩＳ構造トランジスタによれば、該ＭＩＳ構造トランジスタにシリコン窒化物膜を適用するに際して、シリコン窒化物膜の品質を膜応力に基づき評価できる。

以上説明したように、本発明によれば、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを作製する方法が提供される。また、本発明によれば、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタが提供される。

図１は、ＭＩＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図２は、ＭＩＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図３は、ＭＩＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図４は、Ｓｉ原料のシラン流量と膜応力との関係を示す図面である。 図５は、Ｓｉ原料のシラン流量と、窒化シリコンの成膜におけるモル比（Ｓｉ／Ｎ）との関係を示す図面である。 図６は、ＧａＮ基板上に形成された単一の窒化シリコン膜の膜応力とリーク電流との関係を示す図面である。 図７は、実施例に関連する三種類のＭＩＳ構造Ｘ、Ｙ、Ｚを示す図面である。 図８は、電極を含むＭＩＳ構造Ｘ、Ｙ、Ｚの平面構造を示す図面である。 図９は、ＭＩＳ構造Ｘ、Ｙ、Ｚの電圧−リーク電流の特性を示す図面である。 図１０は、三種類のＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを示す図面である。 図１１の（ａ）部、（ｂ）部及び（ｃ）部は、ＭＩＳ構造Ａ、Ｂ、ＣのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法により評価した特性を示す図面である。 図１２は、ＭＩＳ構造ＤのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による評価した評価した特性を示す図面である。 図１３は、ＭＩＳ構造Ａ、Ｂ、ＣのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ａ、Ｓａｍｐｌｅ．Ｂ、Ｓａｍｐｌｅ．Ｃ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す図面である。 図１４は、ＭＩＳ構造Ｃ、及び、ＭＩＳ構造ＣのためのＳｉＮ膜の成膜に先立つＮ２プラズマ処理の適用したＭＩＳ構造におけるＣ−Ｖ特性を示す図面である。 図１５は、ＭＩＳ構造ＤのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ｄ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す図面である。 図１６は、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄにおける電界−電流特性（Ｊ−Ｅ特性）を示す図面である。

引き続いて、添付図面を参照しながら、本発明のＭＩＳ構造トランジスタ、及びＭＩＳ構造トランジスタを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１〜図３は、ＭＩＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。工程Ｓ１０１では、ＭＩＳ構造トランジスタのための基板を準備する。引き続く工程において、この基板上に、ＭＩＳ構造トランジスタのためのIII族窒化物半導体膜をエピタキシャルに成長する。図１の（ａ）部を参照すると、この基板は、参照符号「１１」として参照される。この基板１１は主面１１ａ及び裏面１１ｂを有する。基板１１は、例えばＳｉＣ、サファイア、ＧａＮ、Ｓｉ等であることができる。

次いで、基板１１は、図１の（ａ）部に示されるように、基板１１を成長炉１０ａに配置した後に、工程Ｓ１０２において、図１の（ａ）部に示されるように、例えばチャネル層のためのIII族窒化物半導体膜１３を基板１１の主面１１ａ上にエピタキシャルに成長する。必要な場合には、例えばチャネル層に必要な品質をIII族窒化物半導体膜１３に付与するために、III族窒化物半導体膜１３の成長に先立って一又は複数のIII族窒化物半導体膜を成長することができる。III族窒化物半導体膜１３の成長に先立って、例えばIII族窒化物半導体からなるバッファ層を成長することができる。本実施例では、III族窒化物半導体膜１３は例えばＧａＮ又はＡｌＧａＮであることができ、このＡｌＧａＮのＡｌ組成は０．３以下であることができる。基板１１の主面１１ａ上に順に、バッファ層１５（例えばＡｌＧａＮ層）、ｉ−ＧａＮ層１７、ｎ−ＡｌＧａＮ層１９、及びIII族窒化物半導体膜１３（ｎ−ＧａＮ層）を成長する。この工程では、基板１１の主面１１ａ上にエピタキシャル積層構造２１が形成されて、エピタキシャル基板Ｅのエピ構造の作製が完了する。

エピタキシャル基板Ｅの一例を示す。
ｎ−ＧａＮ層１３：：厚さ５ｎｍ。
ＡｌＧａＮバッファ層１５：厚さ６００ｎｍ。
ｉ−ＧａＮ層１７：厚さ１０００ｎｍ。
ｎ−ＡｌＧａＮ層１９：厚さ５ｎｍ。

工程Ｓ１０３では、絶縁膜の成長に先立って、図１の（ｂ）部に示されるように、エピタキシャル基板Ｅに前処理を行う。この前処理では、処理装置１０ｂでエピタキシャル基板Ｅを、例えばフッ化水素酸溶液２３に浸す。このフッ化水素酸溶液２３は、例えば０．５％溶液である。この前処理により、エピタキシャル基板Ｅの表面に形成された自然酸化膜が除去される。これまでの工程により、窒化ガリウム系半導体層１３を含みＭＩＳ構造トランジスタのためのエピタキシャル基板Ｅが準備された。なお、この準備は、上記の実施例に限定されるものではない。

工程Ｓ１０４では、成膜装置１０ｃにおいて、前処理済みのエピタキシャル基板Ｅ上にゲート絶縁膜２５（図２の（ｂ）部に示される膜２５）を成膜装置１０ｃで形成する。ゲート絶縁膜２５は窒化シリコンからなる。成膜装置１０ｃは、マイクロ波プラズマＣＶＤ法を適用できる処理部を含む。成膜装置１０ｃのステージ上にはエピタキシャル基板Ｅを配置する。

ゲート絶縁膜２５を形成する工程Ｓ１０４では、成膜装置１０ｃにエピタキシャル基板Ｅをロードした後に、まず工程Ｓ１０５において、図１の（ｃ）部に示されるように、窒素原料及びシリコン原料を含むガスＧ１を成膜装置１０ｃに供給して、エピタキシャル基板Ｅの処理済みの主面２１ａ上に第１シリコン窒化物を堆積する。この堆積により、第１絶縁層２７が成長され、この第１絶縁層２７は第１シリコン窒化物からなることができる。この成膜では、例えば、第１の膜応力を提供できる成膜条件で成長を開始して、窒化ガリウム系半導体層１３に接するように覆って第１シリコン窒化物の第１絶縁層２７を形成されていく。窒素原料は例えば窒素（Ｎ_２）であり、またシリコン原料は例えばシラン（ＳｉＨ_４）といった無機シラン系材料を用いることができる。

第１絶縁層２７の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（ｓｃｃｍ）。
シリコン原料の流量、３．０ｓｃｃｍ〜９．０ｓｃｃｍ。
ガス圧力、１．６９Ｐａ。

なお、第１シリコン窒化物は、例えば膜厚４０nmでｃ面ＧａＮ基板上に成長されるときに第１の膜応力を提供できる第１成膜条件で成長される。膜応力の測定は、光てこ法を用いて測定される。本実施例では、第１成膜条件は５００MPaの膜応力を示すように決定される。この成膜条件は例えば、シラン流量５ｓｃｃｍである。また、第１絶縁層２７は、例えば３０nmの範囲内の厚さを有する。

第１絶縁層２７を成膜に引き続き、まず工程Ｓ１０６において、図２の（ａ）部に示されるように、窒素原料及びシリコン原料を含むガスＧ２を成膜装置１０ｃに供給して、エピタキシャル基板Ｅの処理済みの主面２１ａ上に第２シリコン窒化物を堆積する。この堆積により、本実施例では、窒化ガリウム系半導体層１３及び第１絶縁層２７上に第２絶縁層２９が成長され、この第２絶縁層２９は第２シリコン窒化物からなることができる。このとき、第２絶縁層２９は、第１絶縁層２７の表面上に形成される。この成膜は、例えば、第１の膜応力と異なる第２の膜応力を提供できるように、第１成膜条件と異なる第２成膜条件で成長を行って、例えば第１絶縁層２７の表面２７ａに接して覆うように第２シリコン窒化物の第２絶縁層２９を形成していく。

第２絶縁層２９の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（ｓｃｃｍ）。
シリコン原料の流量、０．５ｓｃｃｍ〜２．０ｓｃｃｍ。
ガス圧力、１．６９Ｐａ。

なお、第２シリコン窒化物は、膜厚４０nmでｃ面ＧａＮ基板上に成長されるときに第２の膜応力を提供できる第２成膜条件で成長される。膜応力の測定は、光てこ法を用いて測定される。本実施例では、第２成膜条件は１GPa以上の膜応力を示すように決定される。この第２成膜条件は例えばシラン流量０.５ｓｃｃｍである。また、第２絶縁層２９は、例えば２０ｎｍの厚さを有する。第１絶縁層２７の膜厚が第２絶縁層２９の膜厚より厚く、例えば３０nmである。

第１シリコン窒化物の第１絶縁層２７及び第２シリコン窒化物の第２絶縁層２９は、プラズマＣＶＤ法で堆積されるとき、第１絶縁層２７及び第２絶縁層２９の成膜のためのシリコン原料は無機シラン系ガスを含むことがよい。第１絶縁層２７及び第２絶縁層２９の成膜のための窒素原料は窒素ガスを含むことがよい。第１絶縁層２７の成膜における無機シラン系ガス流量は、第２絶縁層２９の成膜における無機シラン系ガス流量より大きい。

第１成膜条件及び第２成膜条件は、第２の膜応力の絶対値が第１の膜応力の絶対値より大きくなるように設定されることが良く、半導体層１３がＧａＮからなるときは、膜応力の評価に適用した絶縁膜の厚さの違いに依存した差が生じているかもしれないが、堆積層２７、２９は、評価値と同じような膜応力を有する。半導体層１３がＧａＮと異なるIII族窒化物、例えばＡｌＧａＮからなるときは、第２の膜応力の絶対値が第１の膜応力の絶対値より大きいことにおいては違いが生じない。

第１シリコン窒化物の第１絶縁層２７における膜中の（Ｓｉ／Ｎ）_２は、０．８０以上、１．０以下であり、また第２シリコン窒化物の第２絶縁層２９における膜中の（Ｓｉ／Ｎ）_１は、０．７７以下であることが好ましい。この製造方法によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_１が０．７７以下の第２シリコン窒化物は緻密な膜であり、また窒化ガリウム系半導体上において大きな膜応力を示す。一方、（Ｓｉ／Ｎ）_２が０．８０以上の第１シリコン窒化物は、膜応力の増大を抑制できる。本実施例では、シリコン窒化物の組成は、シラン流量により制御できる。

本実施例では、第１絶縁膜２７及び第２絶縁層２９の成長の後に、ゲート絶縁膜２５の形成を完了する。なお、第１成膜条件から第２成膜条件への変更は、階段状に行われるようにしても行ってもよいし、第１成膜条件から連続的な成膜条件の変更により第２成膜条件に至ることができる。

工程Ｓ１０７では、オーミック電極を形成する。まず、工程Ｓ１０８では、図２の（ｂ）部に示されるように、ゲート絶縁膜２５上に、オーミック電極のための開口を規定するマスク３１を形成する。このマスク３１は例えばレジストからなることができる。レジストマスク３１は、例えば、レジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。レジストマスク３１は、本実施例では、トランジスタのソース電極及びドレイン電極を形成すべき位置に開口３１ａを有する。

次いで、工程Ｓ１０９では、図２の（ｃ）部に示されるように、マスク３１を用いてゲート絶縁膜２５を装置１０ｄを用いてエッチングする。このエッチングの結果、マスク３１の開口３１ａに対応して、ゲート絶縁膜２５にオーミック電極のための開口２５ａが形成される。この開口２５ａには、エピタキシャル基板Ｅの上面が露出される。本実施例では、ゲート絶縁膜２５の全体が窒化シリコンからなるので、ホットリン酸をエッチャントとして用いてウエットエッチングを行うことができる。トランジスタのソース電極及びドレイン電極を形成すべき位置に合わせてゲート絶縁膜２５に開口２５ａを形成した後に、マスク３１を除去する。

工程Ｓ１１０では、ゲート絶縁膜２５に開口２５ａを形成した後に、図３の（ａ）部に示されるように、トランジスタのソース電極３３ａ及びドレイン電極３３ｂを形成する。ソース電極３３ａ及びドレイン電極３３ｂの各々は、開口２５ａを通して、窒化ガリウム系半導体層１３の表面１３ａ（２１ａ）に接触を成す。ソース電極３３ａ及びドレイン電極３３ｂは例えばＡｌ／Ｔｉ構造を有することができる。これらの電極は、例えば金属膜の成膜及びリフトオフ法を用いることにより形成することができる。リフトオフ法のためのマスクは、例えばレジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。

工程Ｓ１１１では、オーミック接触のための電極を形成した後に、図３の（ｂ）部に示されるように、アロイを行う。アロイ条件の一例を以下に示す。
雰囲気、Ｎ２。
熱処理温度、摂氏６００度。
時間、１０分。
このアロイにより、ソース電極３３ａ及びドレイン電極３３ｂと窒化ガリウム系半導体層１３との電気的な接触が良好になる。

工程Ｓ１１１では、図３の（ｃ）部に示されるように、ゲート絶縁膜２５上にゲート電極３７を形成する。ゲート電極３７は第２シリコン窒化物２９に接触を成す。ゲート電極３７は例えばアルミニウムからなることができる。この電極は、例えば金属膜の成膜及びリフトオフ法を用いることにより形成することができる。リフトオフ法のためのマスクは、例えば、レジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。

この作製方法（ＭＩＳ構造トランジスタを作製する方法）では、第２シリコン窒化物（以下、絶縁膜２９と同じく参照符号２９として参照する）における第２の膜応力の絶対値は第１シリコン窒化物（以下、絶縁膜２７と同じく参照符号２７として参照する）における第１の膜応力の絶対値より大きい。ゲート電極３７が、大きな膜応力の緻密な第２シリコン窒化物膜２９に接触するように形成されるので、ゲート電極３７から絶縁膜へのキャリアの漏れ出しをしっかりと抑えて低減させることができる。この絶縁膜は、これ故に、ゲート電極３７から半導体層への電流経路、及びゲート電極３７からソース・ドレイン電極への電流経路に対する障壁を提供できる。また、絶縁膜中の欠陥にキャリアがトラップされることにより生じる現象、例えば電流コラプス等の低減が可能である。

第２シリコン窒化物膜２９の膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜２７及び第２シリコン窒化物膜２９の組み合わせから、ゲート絶縁膜２５全体としても膜応力の増加を避けることができる。ゲート絶縁膜２５が第１シリコン窒化物膜２７及び第２シリコン窒化物膜２９を備える窒化膜を含むので、ゲート絶縁膜２５に十分な厚さを提供できる。

これらの工程により、ＭＩＳ構造トランジスタ３９が作製された。

ＭＩＳ構造トランジスタ３９では、第１シリコン窒化物の膜厚は第２シリコン窒化物の膜厚より厚いことがよい。第２シリコン窒化物膜２９の膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜２７の膜厚が第２シリコン窒化物膜２９の厚さより厚いので、ゲート絶縁膜２５全体としても膜応力の増加を避けることができる。

第２シリコン窒化物の第２絶縁層２９は例えば２０ｎｍ以下の膜厚を有することができる。第２シリコン窒化物の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。第１シリコン窒化物の第１絶縁層２７は例えば２０ｎｍ以上の範囲の膜厚を有することができる。また、ゲート絶縁膜２５は全体として例えば５０ｎｍの範囲の膜厚を有することができる。

第１シリコン窒化物の第１絶縁層２７及び第２シリコン窒化物の第２絶縁層２９の成膜は、プラズマＣＶＤ法で堆積される。マイクロ波プラズマＣＶＤ法といった化学的気相成長法によれば、膜応力の調整が容易である。本実施例では、第２絶縁層２９の第２の膜応力は１ギガパスカル以上であることが好ましく、また第１絶縁層２７の第１の膜応力は５００メガパスカル以下であることが好ましい。好適な実施例では、第１シリコン窒化物の第１絶縁層２７と接する窒化ガリウム系半導体層は例えばＧａＮからなることができる。また、第１の膜応力の範囲は、圧縮応力の場合０より大きく５００メガパスカル以下であり、引っ張り応力の場合０より大きく３００メガパスカル以下が好ましい。第２の膜応力の範囲は、１ギガパスカル以上２ギガパスカル以下が好ましい。

この製造方法によれば、第２シリコン窒化物の第２絶縁層２９における第２の膜応力がＧａＮ上において１ギガパスカル以上であるので、第２シリコン窒化物の第２絶縁層２９は緻密な膜構造を有する。また、第１シリコン窒化物の第１絶縁層２７における第１の膜応力はＧａＮ上において５００メガパスカル以下であるので、ゲート絶縁膜全体としての膜応力の増大を避けることができる。一方で、ゲート絶縁膜２５の構造は、絶縁膜全体として、リーク電流を低減できるような膜緻密性を提供できる。

このようなゲート絶縁膜２５では、第２絶縁層２９の第２の膜応力は圧縮応力であり、また第１絶縁層２７の第１の膜応力は圧縮応力又は引っ張り応力であることがよい。成膜の際に膜応力の制御が容易になる。

図１〜図３を参照しながら、ＭＩＳ構造トランジスタ３９の製造方法を説明してきたが、引き続く説明においても、理解を容易にするために、可能な場合には、図１〜図３における参照番号を用いる。

ＭＩＳ構造トランジスタ３９は、窒化ガリウム系半導体からなる窒化ガリウム系半導体層１３と、ゲート電極３７と、ゲート電極３７と窒化ガリウム系半導体層１３との間に設けられたゲート絶縁膜２５とを備える。ゲート絶縁膜２５は、窒化ガリウム系半導体層１３の窒化ガリウム系半導体に接触を成す第１シリコン窒化物の第１絶縁層２７と、ゲート電極３７に接触を成す第２シリコン窒化物の第２絶縁層２９とを備える。第１シリコン窒化物の第１絶縁層２７の厚さは第２シリコン窒化物の第２絶縁層２９の厚さより厚い。第１シリコン窒化物における（Ｓｉ／Ｎ）_２は０．８０以上であり、第２シリコン窒化物における（Ｓｉ／Ｎ）_１は０．７７以下である。

このＭＩＳ構造トランジスタ３９によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_１は、０．７７以下の第２シリコン窒化物の第２絶縁層２９は緻密な膜である一方で、窒化ガリウム系半導体上において大きな膜応力を示す。緻密な第２シリコン窒化物の第２絶縁層２９がゲート電極に接触するように形成されるので、ゲート電極からのキャリアをしっかりと抑えて低減させることができる。また、（Ｓｉ／Ｎ）_２は、０．８０〜１．０以下の第１シリコン窒化物膜の第１絶縁層２７は、第１シリコン窒化物の第１絶縁層２７における第１の膜応力の絶対値は第２シリコン窒化物の第２絶縁層２９における第２の膜応力の絶対値より小さい。第２シリコン窒化物の第２絶縁層２９は、緻密な膜であり、それ自体は大きな膜応力を内包するけれども、第２シリコン窒化物の第２絶縁層２９の厚さが第１シリコン窒化物の第１絶縁層２７の厚さより薄いので、ゲート絶縁膜２５全体としても膜応力の増加を避けることができる。ゲート絶縁膜２５が第１絶縁層２７及び第２絶縁層２９を含むので、ゲート絶縁膜２５に十分な厚さを提供できる。

窒化ガリウム系半導体層１３は４．１エレクトロンボルト以下のバンドギャップを有する。バンドギャップの４．１エレクトロンボルト以下の窒化ガリウム系半導体からなる窒化ガリウム系半導体層１３は、シリコン窒化物膜を含むゲート絶縁膜２５を用いることを可能にする。これは、第１シリコン窒化物の第１絶縁層２７のバンドギャップが４．９エレクトロンボルトであるため、４．１エレクトロンボルト以下のバンドギャップを有する窒化ガリウム系半導体層１３を用いる場合には、両者のバンドギャップの差が大きくなり、リーク電流を低減できる。また、窒化ガリウム系半導体層１３は、バンドギャップが４．１エレクトロンボルト以下の場合には、ＧａＮ以外にもＡｌＧａＮ（例えば、Ａｌ組成３０％。Ａｌ組成３０％以下のＡｌＧａＮが好ましい）。

一実施例では、第２シリコン窒化物の第２絶縁層２９は２０ｎｍ以下であることが好ましい。第２シリコン窒化物の第２絶縁層２９の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。

このＭＩＳ構造トランジスタ３９において、窒化ガリウム系半導体層１３がＧａＮを備えるとき、第１シリコン窒化物の第１絶縁層２７における第１の膜応力の絶対値が第２シリコン窒化物の第２絶縁層２９における第２の膜応力の絶対値より小さいので、窒化ガリウム系半導体層１３におけるピエゾ電界を低減できる。例えば、第１絶縁層２７のためのシリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、１ギガパスカル以上の膜応力を有しており、第２絶縁層２９のためのシリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、５００メガパスカル以下の膜応力を有する。該ＭＩＳ構造トランジスタにシリコン窒化物膜を適用するに際して、シリコン窒化物膜の品質を膜応力により評価できる。

ＭＩＳ構造トランジスタについて説明したが、トランジスタに対する技術的寄与は、ＭＩＳ構造の実施例から理解され、またＭＩＳ構造を有する半導体デバイスに適用される。

（実施例１）
ＭＩＳ構造を作製する。ｃ面サファイア基板を準備する。有機金属気相成長法を用いて、サファイア基板上にＳｉドープｎ型ＧａＮを成長する。ｎ型ＧａＮの厚さは１．２μｍであり、ｎ型ドーパント濃度は５×１０^１６ｃｍ^−３である。このｎ型ＧａＮ上にシリコン窒化膜をマイクロ波プラズマＣＶＤ法で成長する。引き続く説明において、原料やキャリアガス等の気体の流量の単位としてｓｃｃｍ（Standard Cubic Centimeter per Minutes）をＳＩ単位系で換算でき、例えば１ｓｃｃｍは１．６９x１０^−３Ｐａ・ｍ^３／ｓｅｃ、温度２５度である。

シリコン窒化膜の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（単位ｓｃｃｍ）。
シリコン原料の流量、０．５、１．０、５．０（単位ｓｃｃｍ）。
ガス圧力、１．６９Ｐａ。

図４は、Ｓｉ原料のＳｉＨ４流量と膜応力との関係を示す図面である。膜応力は光てこ法で行われる。図４の縦軸の負号は、応力が圧縮であることを示す。
試料名、流量（ｓｃｃｍ）、膜応力（ＭＰａ）。
Ｍ１：０．５ｓｃｃｍ、−２０００MPa。
Ｍ２：２ｓｃｃｍ、−１０００MPa。
Ｍ３：５ｓｃｃｍ、１００MPa。
Ｍ４：９ｓｃｃｍ、−２００MPa。
ＳｉＨ_４流量が２ｓｃｃｍ以下のとき、圧縮１ＧＰａ以上の膜応力になり、ＳｉＨ_４流量が２ｓｃｃｍを超えるとき、圧縮１ＧＰａより低い膜応力になる。ＳｉＨ_４流量が３ｓｃｃｍ以上のとき、圧縮又は引っ張り５００ＭＰａ以下の膜応力になり、ＳｉＨ_４流量が３ｓｃｃｍを超えるとき、５００ＭＰａを超える膜応力になる。

図５は、Ｓｉ原料のＳｉＨ４流量と、窒化シリコンの成膜におけるモル比（Ｓｉ／Ｎ）との関係を示す図面である。モル比（Ｓｉ／Ｎ）は、Ｘ線光電子分光（ＸＰＳ）法によって評価される。
試料名、流量（ｓｃｃｍ）、モル比（Ｓｉ／Ｎ）。
Ｎ１：０．５ｓｃｃｍ、０．７６。
Ｎ２：３ｓｃｃｍ、０．７６。
Ｎ３：５ｓｃｃｍ、０．８４。
Ｎ４：９ｓｃｃｍ、０．９７。
図５において、矢印は、化学量論の窒化シリコン、つまりＳｉ_３Ｎ_４を示し、モル比（Ｓｉ／Ｎ）は０．７５である。シラン流量０．５ｓｃｃｍ〜３．０ｓｃｃｍの窒化膜のモル比（Ｓｉ／Ｎ）は０．７５であるので、これらの流量範囲で成膜された膜は、化学量論の窒化シリコンである。シラン流量５．０ｓｃｃｍの窒化膜のモル比（Ｓｉ／Ｎ）は０．８５であるので、この窒化膜はＳｉリッチの窒化シリコンである。

（実施例２）
膜厚４０ｎｍ及び圧縮応力１ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜表面に粒状の模様が見られる。走査型電子顕微鏡により該当の個所を詳細に観察すると、ふくれによる膜剥がれの発生が確認された。

一方、膜厚４０ｎｍ及び圧縮応力０．５ＧＰａの膜応力の窒化シリコン膜の観察によれば、上記のような膜剥がれは発生していない。また、１００ｎｍの膜厚及び圧縮応力０．５ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜剥がれは発生していない。これは膜応力が十分に小さいことを示す。また、膜厚４０ｎｍ及び引っ張り応力０．３ＧＰａの膜応力の窒化シリコン膜の観察によれば、同様に膜剥がれは発生していない。

しかしながら、圧縮応力１ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜厚２０ｎｍ以下であるとき、膜剥がれは発生していない。また、圧縮応力２ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜厚２０ｎｍ以下であるとき、膜剥がれは発生していない。

図６は、ＧａＮ基板上に形成された単一の窒化シリコン膜の膜応力とリーク電流との関係を示す。膜を横切るリーク電流の電流密度は、窒化シリコン膜が強い圧縮応力を内包するほど小さくなる。

ゲート電極からＧａＮ基板へ向かう方向に関して、ゲート電極の側に強い圧縮応力を持つ窒化シリコン膜を設けることが好ましく、この圧縮応力が１ＧＰａ以上であるとき、リーク電流は飽和する傾向を示す。製造上のばらつきに対して安定した歩留まり・デバイス特性が得られる。より好ましくは、リーク電流の視点から、強い圧縮応力を内包する窒化シリコンをゲート電極に接触するように設けることがよい。この高応力のＳｉＮ膜とＧａＮ系半導体領域との間に、厚く形成可能なＳｉＮ膜を設けることが良い。

図７は、作製した三種類のＭＩＳ構造Ｘ、Ｙ、Ｚを示す。ＭＩＳ構造Ｘ、Ｙは２層構造のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｚは単一層のＭＩＳ絶縁膜を用いる。
構造Ｘ：０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ４０ｎｍ）を堆積する。１．０ＧＰａに相当する膜応力の成膜条件で、第１窒化シリコン膜に接するように第２窒化シリコン膜（厚さ２０ｎｍ）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍであり、１．０ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は２ｓｃｃｍである。
構造Ｙ：１．０ＧＰａに相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ２０ｎｍ）を堆積する。０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、第１窒化シリコン膜に接するように第２窒化シリコン膜（厚さ４０ｎｍ）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍであり、１．０ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は２ｓｃｃｍである。
構造Ｚ：０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ６０ｎｍ）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍである。

このように成膜した窒化シリコン膜上に電極を形成する。図８は、電極を含むＭＩＳ構造Ｘ、Ｙ、Ｚの平面構造を示す。

図９は、ＭＩＳ構造Ｘ、Ｙ、Ｚの電圧−リーク電流の特性を示す。ＭＩＳ構造Ｚのリーク電流は、３構造のうち最も低い電界（１ＭＶ／ｃｍ以下）で急激に増加する。ＭＩＳ構造Ｘ及びＹのリーク電流は、ＭＩＳ構造Ｚのリーク電流特性よりも優れる。高圧縮の膜応力を有する窒化シリコン層（高密度の窒化シリコン層）がゲート絶縁膜中に形成されるとき、電極からゲート絶縁膜に注入されてＧａＮ基板に到達する電荷量が低減される。

ＭＩＳ構造Ｙのリーク電流は、２ＭＶ／ｃｍ程度の電界で急激に増加する。ＭＩＳ構造Ｘのリーク電流は、４ＭＶ／ｃｍ以上の電界でも急激な増加を示さない。ＭＩＳ構造Ｘのリーク電流は、ＭＩＳ構造Ｙのリーク電流特性よりも優れる。

ＭＩＳ構Ｘでは、電極に接触して高圧縮の膜応力を有する窒化シリコン層が形成されるので、電極からゲート絶縁膜に注入される電荷量が低減される。
電極からのキャリア量が低減される。これ故に、ＳｉＮ膜中のキャリア量が低くなり、この結果、電極間（ゲート電極−ソース・ドレイン電極間）に流れるリーク電流を低減できる。また、ＳｉＮ膜中のトラップキャリアに起因して発生する現象（例えば、電流コラプス等）の発生を低減できる。さらに、高圧縮の膜応力を有する窒化シリコン層が、圧電効果を有するＧａＮ系半導体に接触しない。窒化シリコン層の強い応力に起因してＧａＮ系半導体に生成されるピエゾ電荷密度が小さくので、ピエゾ分極の電界に起因するリーク電流を低減できる。

この実施例では、相対的に高い膜応力を有する窒化シリコン層は、ＧａＮ上に形成されるとき、−２ＧＰａ〜−１ＧＰａであることが好ましく、相対的に低い膜応力を有する窒化シリコン層は、ＧａＮ上に形成されるとき、−０．５ＧＰａ〜＋０．３ＧＰａであることが好ましい。

（実施例３）
図１０は、作製した三種類のＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを示す。ＭＩＳ構造Ａ、Ｂ、Ｄは２層構造のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｃは単一層のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｄは、マイクロ波プラズマＣＶＤ装置において、３０秒間のシラン（例えばＳｉＨ_４）プラズマ処理の後に、ＭＩＳ構造Ａのための絶縁膜の成長を行った。（プラズマパワー、２０００ワット）。

ＭＩＳ構造Ａ、Ｄのためのゲート絶縁膜は、１．５ＧＰａ以上の膜応力を示すようなシラン流量０．５ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に直接に成長された下側窒化シリコン（厚さ１０ｎｍ）と、シラン流量５０ｓｃｃｍの条件で下側窒化シリコン上に直接に成長された上側窒化シリコン（厚さ４０ｎｍ）を含む。成膜条件は、シラン流量を除いて実施例１と同じである。

ＭＩＳ構造Ｂのためのゲート絶縁膜は、１．５ＧＰａ以上の膜応力を示すようなシラン流量１．０ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に直接に成長された下側窒化シリコン（厚さ１０ｎｍ）と、シラン流量５０ｓｃｃｍの条件で下側窒化シリコン上に直接に成長された上側窒化シリコン（厚さ４０ｎｍ）を含む。成膜条件は、シラン流量を除いて実施例１と同じである。

ＭＩＳ構造Ｃのためのゲート絶縁膜は、シラン流量５０ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に単一の窒化シリコン（厚さ５０ｎｍ）を直接に成長する。成膜条件は、シラン流量を除いて実施例１と同じである。

このように成膜した窒化シリコン膜上に、図８と同様な構造の電極を形成して、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを作製する。

図１１の（ａ）部、（ｂ）部及び（ｃ）部は、ＭＩＳ構造Ａ、Ｂ、ＣのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による見積りを示す。この見積もりは、室温（摂氏２５度）、摂氏１００度及び摂氏２００度で行われる。横軸の（Ｅｃ−Ｅ）は伝導帯からの相対的エネルギー差を意味する。ＭＩＳ構造Ａ及びＣの界面トラップ密度（Ｄｉｔ）は１０^１１ｃｍ^−２ｅＶ^−１より大きく、大きな温度依存性を示す。ＭＩＳ構造Ｂの界面トラップ密度（Ｄｉｔ）は、摂氏２００度の測定において横軸０．１ｅＶ〜０．８ｅＶの範囲で１０^１１ｃｍ^−２ｅＶ^−１より小さい。

図１２は、ＭＩＳ構造ＤのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による見積りの結果を示す。Ｔｅｒｍａｎ法による評価は、室温（摂氏２５度）、摂氏１００度及び摂氏２００度で行われる。ＭＩＳ構造Ｄの界面トラップ密度（Ｄｉｔ）は、１０^１１ｃｍ^−２ｅＶ^−１より小さく、また温度依存性も小さい。

図１３は、ＭＩＳ構造Ａ、Ｂ、ＣのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ａ、Ｓａｍｐｌｅ．Ｂ、Ｓａｍｐｌｅ．Ｃ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す。ＭＩＳ構造Ａ、Ｂ、Ｃ、ＤのＣ−Ｖ特性をＬＣＲメータを用いて測定する。理想のＣ−Ｖ特性（Ｉｄｅａｌ）の計算においては、Ａｌの仕事関数、ＧａＮの電子親和力及び誘電率として、それぞれ、４．１ｅＶ、４．１ｅＶ及び９．５を用いる。ＭＩＳ構造Ｂ、ＣのＣ−Ｖ特性が理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近い。ＭＩＳ構造ＡのＣ−Ｖ特性は、ＭＩＳ構造Ｂ、Ｃ及びＣ−Ｖ特性（Ｉｄｅａｌ）からシフトしている。また、図１４は、ＭＩＳ構造Ｃ、及び、ＭＩＳ構造ＣのためのＳｉＮ膜の成膜に先立つＮ２プラズマ処理の適用したＭＩＳ構造におけるＣ−Ｖ特性を示す。この比較によれば、Ｎ２プラズマ処理の適用は、Ｃ−Ｖ特性をシフトさせることを示す。このことから、ＭＩＳ構造Ａの成膜条件はＮ２プラズマ（流量７５ｓｃｃｍ）に敏感である可能性がある。

図１５は、ＭＩＳ構造ＤのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ｄ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す。ＭＩＳ構造ＤのＣ−Ｖ特性は理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近い。ＭＩＳ構造Ｄの界面特性はＭＩＳ構造Ｂの界面特性に近い。図１５を図１３と比較すれば、ＭＩＳ構造ＤにおけるＳｉＮ膜の形成に先立つシランプラズマ処理は、ＭＩＳ構造のＣ−Ｖ特性を理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近づけるために役立つ。この技術的寄与は、特定のＭＩＳ構造に関係なく適用されると考えられ、ＭＩＳ構造Ａと異なる成膜条件（例えば、ＭＩＳ構造Ａよりも低い膜応力の成膜条件）でＳｉＮ膜をＧａＮ系半導体上に直接に成膜するときにも得られると考えられる。

図１６は、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄにおける電界−電流特性（Ｊ−Ｅ特性）を示す図面である。膜中の電界を見積もるために、エリプソメータを用いて光学的な膜厚を測定している。図１６によれば、ＭＩＳ構造Ａ及びＤにおける電界−電流特性（Ｊ−Ｅ特性）が優れており、成膜に先立つシランプラズマ処理は、高いブレイクダウン電圧及び低い界面トラップ密度のために有用である。

本実施の形態では、ＭＩＳ構造トランジスタを作製する方法を説明してきた。この作製方法は、以下のような手順であってもよい。第１工程において窒化ガリウム系半導体からなる半導体主面を有する複数の基板を準備する。この後に、第２工程で、個々の基板上に窒化シリコン膜を成長するに際して、基板毎に異なる成膜条件を適用して、ゲート絶縁膜のための評価用窒化シリコン膜を形成する。第３工程では、窒化シリコン膜上に第１評価電極及び半導体主面上に第２評価電極を形成して、複数の評価デバイスを形成する。第４工程では、評価デバイスにおいて第１評価電極と第２評価電極との間の電圧−電流特性を測定する。第５工程では、測定された電圧−電流特性の結果から、ゲート絶縁膜のための窒化シリコン膜のための成膜条件を決定する。第６工程では、窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含みＭＩＳ構造トランジスタのためのエピタキシャル基板を準備する。第７工程では、決定された成膜条件で、窒化ガリウム系半導体層上にゲート絶縁膜を形成する。第９工程では、ゲート絶縁膜上にゲート電極を形成する。成膜条件の各々における窒化シリコン膜の成長は、第１の成膜条件で成長を開始した後に第２の成膜条件で成長を終了するものであり、第１の成膜条件は第２の成膜条件と異なり、第１の成膜条件及び第２の成膜条件は、第１の成膜条件及び第２の成膜条件による窒化シリコンの内部応力が互いに異なるように決定されている。
また、ゲート絶縁膜のための窒化シリコン膜の形成には、マイクロ波プラズマＣＶＤ装置を用いて行ったが、他のプラズマＣＶＤ法を用いて形成することができる。例えば、ＥＣＲプラズマＣＶＤ装置や、誘導結合型プラズマ（ＩＣＰ）ＣＶＤ装置等を用いることができる。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

本実施の形態によれば、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを作製する方法を提供でき、また、リーク電流を低減可能な構造を有するＭＩＳ構造トランジスタを提供できる。

１１…基板、１３…III族窒化物半導体膜（窒化ガリウム系半導体層）、１５…バッファ層、２１…エピタキシャル積層構造、Ｅ…エピタキシャル基板、２３…フッ化水素酸溶液、１０ｃ…成膜装置、２５…ゲート絶縁膜、２７、２９…絶縁層、３１…マスク、３３ａ…ソース電極、３３ｂ…ドレイン電極、３７…ゲート電極、３９…ＭＩＳ構造トランジスタ。

Claims (9)

1. ＭＩＳ構造トランジスタを作製する方法であって、
   窒化ガリウム系半導体層を含みＭＩＳ構造トランジスタのためのエピタキシャル基板を準備する工程と、
   前記窒化ガリウム系半導体層上にプラズマＣＶＤ法によりゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程と、
   を備え、
   前記ゲート絶縁膜を形成する前記工程は、
   第１の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第１シリコン窒化物を形成する工程と、
   前記第１シリコン窒化物を成長した後に、第２の膜応力を提供できる成膜条件で成長を行って、第２シリコン窒化物を形成する工程と、
   を含み、
   前記第２の膜応力は１ギガパスカル以上の圧縮応力および第１の膜応力は５００メガパスカル以下の圧縮応力又は引っ張り応力を有し、
   前記ゲート電極は前記第２シリコン窒化物に接触を成す、ＭＩＳ構造トランジスタを作製する方法。
2. 前記第２シリコン窒化物は２０ｎｍ以下の膜厚を有しており、
   前記第１シリコン窒化物の膜厚は前記第２シリコン窒化物の膜厚より厚い、請求項１に記載されたＭＩＳ構造トランジスタを作製する方法。
3. 前記窒化ガリウム系半導体層はＧａＮからなる、請求項１又は請求項２に記載されたＭＩＳ構造トランジスタを作製する方法。
4. 前記第１シリコン窒化物における膜中の（Ｓｉ／Ｎ）_２は０．８０以上であり、
   前記第２シリコン窒化物における膜中の（Ｓｉ／Ｎ）_１は０．７７以下である、請求項１〜請求項３のいずれか一項に記載されたＭＩＳ構造トランジスタを作製する方法。
5. ＭＩＳ構造トランジスタであって、
   基板上に設けられた窒化ガリウム系半導体層と、
   前記窒化ガリウム系半導体層上に設けられたゲート電極と、
   前記ゲート電極と前記窒化ガリウム系半導体層との間に設けられたゲート絶縁膜と、
   を備え、
   前記ゲート絶縁膜は、前記窒化ガリウム系半導体層に接触を成す第１シリコン窒化物膜と、前記ゲート電極に接触を成す第２シリコン窒化物膜とを備え、
   前記第１シリコン窒化物膜の厚さは前記第２シリコン窒化物膜の厚さより厚く、
   前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_２は０．８０以上であり、
   前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_１は０．７７以下である、ＭＩＳ構造トランジスタ。
6. 前記第２シリコン窒化物膜は２０ｎｍ以下である、請求項５に記載されたＭＩＳ構造トランジスタ。
7. 前記窒化ガリウム系半導体層は４．１エレクトロンボルト以下のバンドギャップを有する、請求項５又は請求項６に記載されたＭＩＳ構造トランジスタ。
8. 前記窒化ガリウム系半導体層はＧａＮあるいはＡｌ組成３０％以下のＡｌＧａＮからなる、請求項５〜請求項７のいずれか一項に記載されたＭＩＳ構造トランジスタ。
9. 前記第１シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、１ギガパスカル以上の第１の膜応力を有しており、
   前記第２シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、５００メガパスカル以下の第１の膜応力を有する、請求項５〜請求項８のいずれか一項に記載されたＭＩＳ構造トランジスタ。

Images