JPWO2009119357A1 - 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 - Google Patents

半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 Download PDF

Info

Publication number
JPWO2009119357A1
JPWO2009119357A1 JP2010505541A JP2010505541A JPWO2009119357A1 JP WO2009119357 A1 JPWO2009119357 A1 JP WO2009119357A1 JP 2010505541 A JP2010505541 A JP 2010505541A JP 2010505541 A JP2010505541 A JP 2010505541A JP WO2009119357 A1 JPWO2009119357 A1 JP WO2009119357A1
Authority
JP
Japan
Prior art keywords
epitaxial substrate
semiconductor device
composition
barrier layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010505541A
Other languages
English (en)
Inventor
実人 三好
実人 三好
倉岡　義孝
義孝 倉岡
角谷　茂明
茂明 角谷
田中　光浩
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2009119357A1 publication Critical patent/JPWO2009119357A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

良好な二次元電子ガス特性を有しかつノーマリーオフ動作可能なＨＥＭＴ素子を作製できるエピタキシャル基板を提供する。チャネル層を、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）で表される第１のIII族窒化物であって、ｘ１＝０、０≦ｙ１≦０．３で定まる範囲内の組成を有するように形成し、障壁層を、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）で表される第２のIII族窒化物であって、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、第１のIII族窒化物の組成（ＡｌＮモル分率）に応じて定まる４つの直線にて囲まれる範囲内にその組成があるように、かつ、厚みが５ｎｍ以下であるあるように形成する。

Description

本発明は、III族窒化物半導体により構成される多層構造エピタキシャル基板、特に、電子デバイス用の多層構造エピタキシャル基板、およびその製造方法に関する。
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。特に、ＡｌＧａＮとＧａＮからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ（ＨＥＭＴ）の開発が活発に行われている（例えば、"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896 （非特許文献１）参照）。
このようなＨＥＭＴ素子あるいはその作製に用いる多層構造体であるＨＥＭＴ素子用基板を実用化するには、電力密度の増大、高効率化などといった性能向上に関連する課題、ノーマリオフ動作化など機能性向上に関連する課題、高信頼性や低価格化といった基本的な課題、など様々な課題を解決する必要がある。各々の課題につき、活発な取組みがなされている。
例えば、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＡｌＧａＮ障壁層の厚さを薄くする、などの方法により閾値電圧を正方向の値へシフトさせ、ひいてはノーマリオフ化を達成するなどの方法が提案されている（例えば、"Non-Recessed-Gate Enhancement-Mode AlGaN/GaN High Electron Mobility Transistors with High RF Performance", Akira ENDOH, Yoshimi YAMASHITA, Keiji IKEDA, Masataka HIGASHIWAKI, Kohki HIKOSAKA, Toshiaki MATSUI, Satoshi HIYAMIZU and Takachi MIMURA, Japanese Journal of Applied Physics Vol. 43, No. 4B, 2004, pp. 2255-2258 （非特許文献２）または"Enhancement-Mode AlGaN/AlN/GaN High Electron Mobility Transistor with Low On-state Resistance and High Breakdown Voltage", Yuji OHMAKI, Masashi YAMAMOTO, Shiro AKAMATSU and Takashi MUKAI, Japanese Journal of Applied Physics Vol. 45, No. 44, 2006, pp. L1168-L1170 （非特許文献３）参照）。
また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、"Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673 （非特許文献４）参照）。
上記ENDOH et al.またはOHMAKI et al.に開示されているような、ＡｌＧａＮからなる障壁層を薄層化し閾値電圧を正側にシフトする方法では、薄層化によりピエゾ効果が抑制されるため、高々５×１０12／ｃｍ2以下程度と十分に高い二次元電子ガス濃度が確保できずオン抵抗の低いデバイスにならない、という問題がある。
また、上記Medjdoub et al.に開示されているＩｎＡｌＮ／ＧａＮヘテロ構造のように、ほぼ自発分極のみにより高い二次元電子ガス濃度が得られる積層構造が注目されている。例えば、係る積層構造に関して、チャネル層をＧａＮにて形成すること、ＧａＮのａ軸に格子整合する組成のＩｎxＡｌ1-xＮ（ｘ〜０．１８）にて障壁層を形成すること、さらにはチャネル層と障壁層の層間に、ＡｌＮからなる薄いスペーサ層を形成することなどが提案されている。しかしながら、ＩｎＮとＡｌＮの成長温度に違いが大きく両者を含む混晶組成でのエピタキシャル成長の制御が難しいことから、それらを具体的に実現する手段や、その他の効果的な構成例が存在することなどについては明示されていない。加えて、ＧａＮのａ軸に格子整合する組成のＩｎxＡｌ1-xＮ（ｘ〜０．１８）、あるいはその周辺組成を有するＩｎxＡｌ1-xＮにて障壁層を形成したノーマリオフデバイスについて、これまでに言及された例はない。
本発明は上記課題に鑑みてなされたものであり、良好な二次元電子ガス特性を有し、表面形態が良好であり、かつ、ノーマリーオフで動作する電子デバイスを実現可能なエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、下地基板と、少なくともＡｌとＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、を備えるエピタキシャル基板において、前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にあり、前記障壁層の厚みが５ｎｍ以下であるようにした。
Figure 2009119357
Figure 2009119357
Figure 2009119357
Figure 2009119357
本発明の第２の態様では、第１の態様に係る半導体素子用エピタキシャル基板において、前記チャネル層と前記障壁層との間に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層をさらに備え、前記スペーサ層と前記障壁層との厚みの総和が５ｎｍ以下であるようにした。
本発明の第３の態様では、第１または第２の態様に係る半導体素子用エピタキシャル基板において、前記第１のIII族窒化物の組成がｘ１＝０、０＜ｙ１≦０．１で定まる範囲内にあるようにした。
本発明の第４の態様では、第１または第２の態様に係る半導体素子用エピタキシャル基板において、前記第１のIII族窒化物の組成がｘ１＝０、０．１＜ｙ１≦０．３で定まる範囲内にあるようにした。
本発明の第５の態様では、第２の態様に係る半導体素子用エピタキシャル基板において、前記第３のIII族窒化物の組成がｘ３＝０、０≦ｚ３≦０．０５で定まる範囲内にあるようにした。
本発明の第６の態様では、第５の態様係る半導体素子用エピタキシャル基板において、前記第３のIII族窒化物がＡｌＮであるようにした。
本発明の第７の態様では、半導体素子において、第１ないし第６のいずれかの態様に係る半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなるようにした。
本発明の第８の態様では、半導体素子用エピタキシャル基板の作製方法が、下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層工程と、前記チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記第１のIII族窒化物の組成をｘ１＝０、０≦ｙ１≦０．３で定まる範囲内から選択するとともに、前記第２のIII族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択するようにした。
Figure 2009119357
Figure 2009119357
Figure 2009119357
Figure 2009119357
本発明の第９の態様では、第８の態様に係る半導体素子用エピタキシャル基板の作製方法において、前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め、前記障壁層を形成する温度Ｔ２（℃）を、前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる、８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）かつ、６００℃≦Ｔ２≦８５０℃なる範囲内で定めるようにした。
本発明の第１０の態様では、第８または第９の態様に係る半導体素子用エピタキシャル基板の作製方法において、前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとするようにした。
本発明の第１１の態様では、第８ないし第１０のいずれかの態様に係る半導体素子用エピタキシャル基板の作製方法において、前記チャネル層形成後、前記チャネル層の上に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、をさらに備え、前記スペーサ層の上に前記障壁層を形成するようにした。
本発明の第１２の態様では、第１１の態様に係る半導体素子用エピタキシャル基板の作製方法において、前記スペーサ層形成工程における前記スペーサ層の形成温度Ｔ３（℃）を前記チャネル層の形成温度Ｔ１（℃）と略同一にするようにしたｓ。
本発明の第１３の態様では、第８ないし第１２のいずれかの態様に係る半導体素子用エピタキシャル基板の作製方法において、前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とするようにした。
本発明の第１４の態様では、第１３の態様に係る半導体素子用エピタキシャル基板の作製方法において、前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とするようにした。
本発明の第１５の態様では、第８ないし第１４のいずれかの態様に係る半導体素子用エピタキシャル基板の作製方法において、前記障壁層形成工程におけるＶ／III比を５０００以上２００００以下とするようにした。
本発明の第１ないし第１５の態様によれば、２×１０13／ｃｍ2以上という従来に比して高い濃度で二次元電子ガスが生成するとともにノーマリーオフ動作可能な半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
また、本発明の第２、第５、第６、第１１、および第１２の態様によれば、高い濃度で二次元電子ガスが生成し、かつ高い移動度を有するノーマリーオフ動作可能な半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
特に、本発明の第１２の態様によれば、スペーサ層の形成後に障壁層形成温度にまで降温することになるので、スペーサ層を設けない場合に起こる、チャネル層が露出したまま降温を行うことによるチャネル層表面の劣化が、防止できる。
また、本発明の第３の態様によれば、高移動度を有し、かつ、オフ時のドレインリーク電流が小さい半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
また、本発明の第４の態様によれば、オフ時のドレインリーク電流が小さく、かつ高耐圧の半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
また、本発明の第９の態様によれば、障壁層形成温度を障壁層の目標組成に応じて定めることで、係る目標組成の障壁層を確実に形成することができる。
第１の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。 ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、チャネル層３がＧａＮのときのデバイス特性と障壁層５の組成との関係をマッピングした図である。 ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、チャネル層３がＡｌ0.1Ｇａ0.9Ｎのときのデバイス特性と障壁層５の組成との関係をマッピングした図である。 ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、チャネル層３がＡｌ0.2Ｇａ0.8Ｎのときのデバイス特性と障壁層５の組成との関係をマッピングした図である。 ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、チャネル層３がＡｌ0.3Ｇａ0.7Ｎのときのデバイス特性と障壁層５の組成との関係をマッピングした図である。 障壁層形成温度Ｔ２の温度範囲の定め方について説明するための図である。 第２の実施の形態に係るＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。 チャネル層３、スペーサ層４、障壁層５の組成を種々に違えたＨＥＭＴ素子２０の移動度を例示する図である。 スペーサ層４の膜厚とＨＥＭＴ素子２０の移動度との関係について例示する図である。 チャネル層３および障壁層５の組成の異なるＨＥＭＴ素子２０の種々の特性の測定結果を一覧にして示す図である。 障壁層の形成雰囲気の異なるＨＥＭＴ素子についての二次元電子ガス濃度を一覧にして示す図である。 障壁層を形成する際のリアクタ内圧力と、作製されたＨＥＭＴ素子の種々の特性とを一覧にして示す図である。 障壁層を形成する際のＶ／III比と、作製されたＨＥＭＴ素子の種々の特性とを一覧にして示す図である。
＜第１の実施の形態＞
＜ＨＥＭＴ素子の構成＞
図１は、本発明の第１の実施の形態に係るＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。ＨＥＭＴ素子１０は、基板１と、バッファ層２と、チャネル層３と、障壁層５とが積層形成された構成を有する。バッファ層２と、チャネル層３と、障壁層５とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される（詳細は後述）のが好適な一例である。以降においては、基板１と、バッファ層２と、チャネル層３と、障壁層５とが積層形成された積層構造体を、エピタキシャル基板１０Ａとも称することとする。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
以降においては、各層の形成にＭＯＣＶＤ法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、ＭＢＥ、ＨＶＰＥ、ＬＰＥなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。
基板１は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶６Ｈ−ＳｉＣ基板を用いるのが好適な一例であるが、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどからなる基板を用いる態様であってもよい。
また、バッファ層２は、その上に形成されるチャネル層３と障壁層５との結晶品質を良好なものとするべく、ＡｌＮにて数百ｎｍ程度の厚みに形成される層である。例えば、２００ｎｍの厚みに形成するのが好適な一例である。
チャネル層３は、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物にて、数μｍ程度の厚みに形成される層である。本実施の形態においては、チャネル層３は、ｘ１＝０、０≦ｙ１≦０．３なる組成範囲をみたすように形成される。０．３＜ｙ１≦１とした場合には、チャネル層３自身の結晶性の劣化が顕著となり、電気特性が良好なエピタキシャル基板１０ＡさらにはＨＥＭＴ素子１０を得ることが困難となる。
一方、障壁層５は、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ただし、ｘ２＋ｙ２＋ｚ２＝１）なる組成のIII族窒化物にて、５ｎｍ以下の厚みに形成される層である。障壁層をこのような厚みの範囲とすることで、高い2次元電子ガス濃度とノーマリオフ動作を両立することができる。
また、ＨＥＭＴ素子１０においては、障壁層５の上にさらに、ソース電極６と、ドレイン電極７と、ゲート電極８とが設けられてなる。ソース電極６とドレイン電極７とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＴｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極である。ソース電極６およびドレイン電極７は、障壁層５との間にオーミック性接触を有してなる。一方、ゲート電極８は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＰｄ／Ａｕからなる多層金属電極である。ゲート電極８は、障壁層５との間にショットキー性接触を有してなる。なお、ソース電極６およびドレイン電極７に用いる金属は、本発明における半導体エピタキシャル基板に対し良好なオーミック性接触が得られる限り、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属に限定されるものでなく、例えばＴｉ／Ａｌ／Ｐｔ／Ａｕあるいは、Ｔｉ／Ａｌなどを用いることができる。また、ゲート電極８に用いられる金属についても、本発明における半導体エピタキシャル基板に対し良好なショットキー性接触が得られる限り、Ｐｄ／Ａｕに限定されるものでなく、例えばＰｄ／Ｔｉ／ＡｕやＮｉ／Ａｕなども用いることができる。
このような層構成を有するＨＥＭＴ素子１０においては（エピタキシャル基板１０Ａにおいては）、チャネル層３と障壁層５の界面がヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。なお、係る二次元電子ガスを生成させるために、当該界面は、平均粗さが０．１ｎｍ〜３ｎｍの範囲にあり、これを形成するための障壁層５の表面の二乗平均粗さが０．１ｎｍ〜３ｎｍの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。係る場合、ソース電極６およびドレイン電極７と障壁層５との間において、より良好なオーミック特性が得られるとともに、ゲート電極８と障壁層５との間において、より良好なショットキー特性が得られる。加えて、二次元電子ガスの閉じこめ効果がさらに高められ、より高濃度の二次元電子ガスが生成する。
本実施の形態においては、チャネル層３と障壁層５を構成するIII族窒化物の組成が所定の要件を満たすようにすることで、従来よりも高い濃度で二次元電子ガスが存在する二次元電子ガス領域３ｅを備えるとともに、ノーマリーオフ動作が可能なＨＥＭＴ素子１０が実現される。具体的には、２×１０13／ｃｍ2以上という二次元電子ガス濃度および０Ｖ以上の閾値電圧が実現される。これについての詳細は次述する。なお、ＨＥＭＴ素子１０における二次元電子ガスの移動度は、概ね３００〜４００ｃｍ2／Ｖｓ程度である。
＜チャネル層と障壁層の組成とデバイス特性との関係＞
図２、図３、図４、および図５は、チャネル層３の組成を固定し、障壁層５の組成を種々に違えて作製した複数のＨＥＭＴ素子１０について、ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図上に、二次元電子ガス濃度および閾値電圧と障壁層５の組成との関係をマッピングした図である。各図に対応するチャネル層３の組成は以下の通りである。
図２：ＧａＮ（ｘ１＝ｙ１＝０、ｚ＝１）；
図３：Ａｌ0.1Ｇａ0.9Ｎ（ｘ１＝０、ｙ１＝０．１、ｚ１＝０．９）；
図４：Ａｌ0.2Ｇａ0.8Ｎ（ｘ１＝０、ｙ１＝０．２、ｚ１＝０．８）；
図５：Ａｌ0.3Ｇａ0.7Ｎ（ｘ１＝０、ｙ１＝０．３、ｚ１＝０．７）。
図２〜図５に示したマッピング結果からは、障壁層５が、三元状態図において次に示す各式で表される４つの直線にて囲まれる範囲内の組成を選択すれば、二次元電子ガス領域３ｅにおける二次元電子ガス濃度が２×１０13／ｃｍ2以上となるとともに、閾値電圧が０Ｖ以上となることが導かれる。
Figure 2009119357
Figure 2009119357
Figure 2009119357
Figure 2009119357
式（１）、（２）は、チャネル層３の組成（具体的にはｘ１＝０としたときのｙ１の値）を変数として含んでいるが、これは、２×１０13／ｃｍ2以上という高い二次元電子ガス濃度と０Ｖ以上という閾値電圧とが両立する障壁層５の組成が、チャネル層３の組成に応じて定まることを意味している。
以上のことは、上述の組成範囲をみたす組成にてチャネル層３と障壁層５とが形成されたＨＥＭＴ素子１０においては、両層の界面に、２×１０13／ｃｍ2以上という従来よりも高い濃度の二次元電子ガス領域３ｅが形成されるとともに、ノーマリーオフ動作が実現されることを指し示している。
なお、上述の組成範囲についての議論は、チャネル層３および障壁層５が不純物を含有することを除外するものではない。例えば、チャネル層３と障壁層５は、０．０００５ａｔ％（１×１０17／ｃｍ3）以上０．０５ａｔ％（１×１０19／ｃｍ3）以下という濃度範囲で酸素原子を含んでいてもよいし、０．００１０ａｔ％（２×１０17／ｃｍ3）以上０．０５ａｔ％（１×１０19／ｃｍ3）以下という濃度範囲で炭素原子を含んでいてもよい。なお、酸素原子および炭素原子の濃度は、上述した範囲におけるそれぞれの下限値よりも小さてくもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。一方、酸素原子および炭素原子の濃度が、上述した範囲におけるそれぞれの上限値よりも大きくなることは、デバイス特性の劣化を招く程度にまでそれぞれの層の結晶性が劣化することになり好ましくない。
＜チャネル層組成とデバイス特性との関係＞
上述のように、チャネル層３は、ｘ１＝０、０≦ｙ１≦０．３なる組成範囲をみたすように形成されるが、チャネル層３を、ｘ１＝０、０．０１≦ｙ１≦０．１なる組成範囲をみたすように形成した場合、二次元電子ガスの移動度が高く、かつ、オフ時のドレインリーク電流が小さいＨＥＭＴ素子が実現される。一方、チャネル層３を、ｘ１＝０、０．１≦ｙ１≦０．３なる組成範囲をみたすように形成した場合には、オフ時のドレインリーク電流が小さく、かつ高耐圧のＨＥＭＴ素子が実現される。この点については、より高い移動度が実現される第二の実施の形態においてより詳細に説明する。
＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
次に、上述のようなチャネル層３および障壁層５が上述のような組成範囲を有するエピタキシャル基板１０Ａを作製し、さらに係るエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製する方法を説明する。
なお、以下においては、１つの基板１から、多数個のＨＥＭＴ素子１０を同時に作製する場合（多数個取りする場合）を対象に説明する。
エピタキシャル基板１０Ａの作製は、公知のＭＯＣＶＤ炉を用いて行うことができる。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるＭＯＣＶＤ炉を用いる。
まず、例えば（０００１）面方位の２インチ径の６Ｈ−ＳｉＣ基板などを基板１として用意し、該基板１を、ＭＯＣＶＤ炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を５ｋＰａ〜５０ｋＰａの間の所定の値（例えば３０ｋＰａ）に保ちつつ、水素／窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。
サセプタ温度がバッファ層形成温度である（９５０℃〜１２５０℃の間の所定温度（例えば１０５０℃）に達すると、Ａｌ原料ガスとＮＨ3ガスをリアクタ内に導入し、バッファ層２としてのＡｌＮ層を形成する。
ＡｌＮ層が形成されると、サセプタ温度を所定のチャネル層形成温度Ｔ１（℃）に保ち、チャネル層３の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層３としてのＩｎx1Ａｌy1Ｇａz1Ｎ層（ただし、ｘ１＝０、０≦ｙ１≦０．３）を形成する。ここで、チャネル層形成温度Ｔ１は、９５０℃≦Ｔ１≦１２５０℃なる温度範囲から、チャネル層３のＡｌＮモル分率ｙ１の値に応じて定められる値である。なお、チャネル層３形成時のリアクタ圧力には特に限定はなく、１０ｋＰａから大気圧（１００ｋＰａ）の範囲から適宜選ぶことができる。
Ｉｎx1Ａｌy1Ｇａz1Ｎ層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度Ｔ２（℃）に保ち、リアクタ内に窒素ガス雰囲気を形成する。その際、リアクタ内圧力は１ｋＰａ〜３０ｋＰａの間の所定の値（例えば１０ｋＰａ）に保たれるようにする。なお、リアクタ内圧力は１ｋＰａ〜２０ｋＰａの間の所定の値とした場合には、オーミックコンタクト抵抗が低く、ゲートリーク電流の少ない（ショットキーコンタクト特性が良好な）ＨＭＥＴ素子１０が実現される。これは、リアクタ圧力を低くすることにより、障壁層５の表面平坦性が高まることに由来する効果である。
続いて、アンモニアガスと、障壁層５の組成に応じた流量比の有機金属原料ガスとを、いわゆるＶ／III比が３０００以上２００００以下の間の所定の値となるようにリアクタ内に導入し、障壁層５としてのＩｎx2Ａｌy2Ｇａz2Ｎ層を所定の厚みに形成する。Ｉｎx2Ａｌy2Ｇａz2Ｎ層は、（１）式〜（４）式を満たす組成を有するように形成される。なお、障壁層５の好ましい成長レートの範囲は０．０１〜０．１μｍ／ｈである。
なお、Ｖ／III比を３０００以上７５００以下の範囲の所定の値とした場合、チャネル層３と障壁層５との界面が、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、障壁層５の表面の５μｍ×５μｍ視野における二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。
ここで、障壁層形成温度Ｔ２は、６５０℃以上８００℃以下の範囲であって、障壁層５のＩｎＮモル分率ｘ２に応じて定まる、８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）なる温度範囲の中から定められる。
図６は、障壁層形成温度Ｔ２が上述のような温度範囲から定められることを説明するための図である。すなわち、図６は、全ての有機金属原料ガスの流量に対するＩｎ原料ガスの流量の比（以下、Ｉｎ流量比）を０．５以上０．８以下の範囲で種々に違えるとともに、障壁層を形成する際のサセプタ温度（障壁層形成温度Ｔ２に相当）を種々に違えた場合の、障壁層５中のＩｎＮモル分率ｘ２を、サセプタ温度に対してプロットした図である。なお、Ｖ／III比は５０００としている。
図６からは、Ｉｎ流量比によらず、データ点が、概ね同一直線上に位置していることがわかる。これは障壁層形成温度Ｔ２とＩｎＮモル分率ｘ２との間に一次関数の関係が実質的に成り立つことを意味している。Ｉｎ流量比に対する依存性がないということから、係る関数関係に従えば、障壁層のＩｎＮモル分率を障壁層形成温度Ｔ２（サセプタ温度）で制御可能であると結論づけられる。すなわち、ねらいの組成通りの組成を有する障壁層５を形成することができる。
具体的には、図６におけるデータ点の配置状態から、
Ｔ２＝８３０−６６７・ｘ２
という式で表される回帰直線が導き出される。従って、原理的には、所望するＩｎＮモル分率ｘ２を定めれば、同式から障壁層形成温度Ｔ２を定めることができる。ＭＯＣＶＤ炉や加熱に用いるヒーター部材の固体間格差によって生じるばらつきを考慮したとしても、同式に対して±３０℃の範囲内で好適な温度を選択するようにすることで、所望するＩｎＮモル分率ｘ２を有する障壁層５を確実に形成することができる。すなわち、８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）なる関係を満たすようにすることにより、障壁層５を、広い組成範囲で、例えば上述の（１）式〜（５）式で定まる組成範囲で、制御性良く形成することができる。
また、本実施の形態においては、障壁層５の作製に際して、有機金属原料のバブリング用ガス、キャリアガスに、全て窒素ガスを用いるものとする。すなわち、原料ガス以外の雰囲気ガスが窒素ガスのみであるようにする。これにより、水素終端ダングリングボンドを窒素終端とすることができ、障壁層５の電子構造を理想的な状態で維持することができるので、二次元電子ガス領域３ｅにおける、高濃度での二次元電子ガスの生成が実現される。なお、障壁層５の作製に際し、雰囲気に水素ガスを意図的に混入させることは、二次元電子ガス濃度の低下を生じさせるために好ましくない。
障壁層５が形成されれば、エピタキシャル基板１０Ａが作製されたことになる。
エピタキシャル基板１０Ａが得られると、これを用いてＨＥＭＴ素子１０を作製する。なお、以降の各工程は、公知の手法で実現されるものである。
まず、フォトリソグラフィプロセスとＲＩＥ法を用いて個々の素子の境界となる部位を深さ４００ｎｍ程度までエッチング除去する素子分離工程を行う。係る素子分離工程は、１つのエピタキシャル基板１０Ａから多数個のＨＥＭＴ素子１０を得るために必要な工程であって、本発明にとって本質的に必要な工程ではない。
素子分離工程を行った後、エピタキシャル基板１０Ａの上にＳｉＯ2膜を所定の厚み（例えば１０ｎｍに形成し、続いてフォトリソグラフィプロセスによりソース電極６およびドレイン電極７の形成予定箇所のＳｉＯ2膜のみをエッチング除去してＳｉＯ2パターン層を形成する。
ＳｉＯ2パターン層を形成した後、真空蒸着法とフォトリソグラフィプロセスとにより、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるソース電極６とドレイン電極７とをそれぞれの形成予定箇所に形成する。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするため、６５０℃〜１０００℃の間の所定温度（例えば８５０℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施す。
係る熱処理の後、フォトリソグラフィプロセスにより、ＳｉＯ2パターン層から、ゲート電極８の形成予定箇所のＳｉＯ2膜を除去したうえで、真空蒸着法とフォトリソグラフィプロセスとにより、該形成予定箇所に、Ｐｄ／Ａｕからなるゲート電極８を形成する。ゲート電極８は、ショットキー性金属パターンとして形成される。
フォトリソグラフィプロセスにより、残ったＳｉＯ2パターン層を除去することにより、ＨＥＭＴ素子１０が得られる。
以上、説明したように、本実施の形態によれば、チャネル層を、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ただしｘ１＋ｙ１＋ｚ１＝１、ｘ１＝０、０≦ｙ１≦０．３）なる組成範囲をみたすように形成するとともに、（１）式〜（４）式で定まる組成範囲をみたすように障壁層の組成を定めてエピタキシャル基板を作製すれば、これを用いることで、２×１０13／ｃｍ2以上という、従来よりも高い濃度の二次元電子ガス領域が形成されるとともに、ノーマリーオフ動作が可能なＨＥＭＴ素子が実現される。また、係る組成範囲をみたす障壁層の形成は、窒素ガス雰囲気下において、圧力およびＶ／III比を好適に定めるとともに、形成温度をＩｎＮのモル分率に対応した所定の範囲内の値とすることで、好適に実現される。
＜第２の実施の形態＞
＜スペーサ層を備えるＨＥＭＴ素子＞
図７は、本発明の第２の実施の形態に係るＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。ＨＥＭＴ素子２０は、第１の実施の形態に係るＨＥＭＴ素子１０のチャネル層３と障壁層５の間に、スペーサ層４が介挿された構成を有する。スペーサ層４以外の構成要素については、第１の実施の形態に係るＨＥＭＴ素子１０と同じであるので、その詳細な説明は省略する。なお、以降においては、基板１と、バッファ層２と、チャネル層３と、スペーサ層４と、障壁層５とが積層形成された積層構造体を、エピタキシャル基板２０Ａとも称することとする。
スペーサ層４は、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成を有し、少なくともＡｌを含み、かつ、障壁層５のバンドギャップ以上のバンドギャップを有するIII族窒化物にて、０．５ｎｍ〜１．５ｎｍの範囲の厚みで形成され、且つスペーサ層４と障壁層５との厚みの総和が５ｎｍ以下となるように形成される。例えば、ｘ３＝０かつ０≦ｚ３≦０．２であるようにスペーサ層４を形成する場合、（１）〜（５）式で定まるどのような障壁層５よりもバンドギャップが大きなスペーサ層４が形成される。好ましくは、スペーサ層４はｘ３＝０かつ０≦ｚ３≦０．０５であるように形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層４はＡｌＮ（ｘ３＝０、ｙ３＝１、ｚ３＝０）にて形成される。係る場合、スペーサ層４がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。
なお、係る組成範囲についての議論は、スペーサ層４が不純物を含有することを除外するものではない。例えば、チャネル層３が上述したような濃度範囲で酸素原子あるいは窒素原子を含む場合には、スペーサ層４も同様の濃度範囲でこれらを含み得る。
このようにスペーサ層４を備えるＨＥＭＴ素子２０においては、チャネル層３とスペーサ層４の界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。ＨＥＭＴ素子２０のチャネル層３および障壁層５の組成範囲を第１の実施の形態に係るＨＥＭＴ素子１０と同じように定めれば、ＨＥＭＴ素子２０の二次元電子ガス領域３ｅにおいても、対応する組成のＨＥＭＴ素子１０と同程度の２次元電子ガスが生成する。
さらに、係るスペーサ層４を備えるＨＥＭＴ素子２０においては、第１の実施の形態に係るＨＥＭＴ素子１０よりも高い移動度が実現される。図８は、チャネル層３、スペーサ層４、障壁層５の組成を種々に違えたＨＥＭＴ素子２０の移動度を例示する図である。なお、スペーサ層４の厚みはいずれも１ｎｍとしている。ＨＥＭＴ素子２０においては、図８に示す場合も含め、おおよそ１０００〜１４００ｃｍ2／Ｖｓ程度という、ＨＥＭＴ素子１０の３倍以上の高い移動度が実現される。
また、図９は、スペーサ層４の膜厚とＨＥＭＴ素子２０の移動度との関係について例示する図である。なお、スペーサ層４の膜厚が０の場合とは、スペーサ層を設けていない場合、つまりは第１の実施の形態に相当する。図９からは、上述したように０．５ｎｍ〜１．５ｎｍの厚みにスペーサ層４を形成した場合に高い移動度が得られることがわかる。０．５ｎｍよりも小さい厚みでスペーサ層４を形成しようとする場合、層の形成が不十分となって２次元電子ガスの閉じ込め効果が十分に得られず、１．５ｎｍよりも大きい厚みでスペーサ層４を形成する場合には、内部応力に伴いスペーサ層４自体の膜質が劣化することによると考えられる。
さらに、図１０は、チャネル層３および障壁層５の組成を種々に違えるとともに、スペーサ層４をＡｌＮにて１ｎｍの厚みに形成したＨＥＭＴ素子２０について、二次元電子ガスの移動度、Ｘ線回折プロファイルにおける（０００２）面および（１０−１２）面のピーク半値幅、チャネル層３の比抵抗、ドレインリーク電流、およびオフ耐圧を測定した結果を一覧にして示す図である。
図１０からわかるように、チャネル層３がＡｌをわずかでも含むようにした場合（ｙ１＞０の場合）、その比抵抗は急激に増大するとともに、オフ時のドレインリーク電流は急激に減少する。例えば、ｙ１＝０の場合（チャネル層３がＧａＮ）に比べて、ｙ１＝０．０１の場合（チャネル層３がＡｌ0.01Ｇａ0.99Ｎ）は比抵抗が２オーダー程度大きくなり、ドレインリーク電流は２オーダー程度小さくなる。さらに、ｙ１＝０．１の場合（チャネル層３がＡｌ0.1Ｇａ0.9Ｎ）にはｙ１＝０のときに比べて比抵抗は４オーダー程度大きくなり、ドレインリーク電流は３オーダー程度小さくなる。
その一方で、二次元電子ガスの移動度は、０≦ｙ１≦０．１の範囲ではほとんど変化しない。これは、ＡｌＮモル分率の増加に伴うチャネル層の結晶性劣化が顕著でないこと、および、ＡｌＮモル分率が比較的少ないことにより（混晶材料の場合に生じる）合金散乱に伴う移動度劣化が顕著に起こっていないためであると考えられる。
また、二次元電子ガスの移動度は、ｙ１＞０．１の範囲で減少し始めるが、比抵抗やドレインリーク電流に比して、その変化は緩やかである。一方、ｙ１の値が大きいほど、オフ耐圧は大きくなり、ｙ１＞０．１の範囲ではｙ１＝０のときの２倍以上のオフ耐圧が得られる。これは、チャネル層３のバンドギャップの増大に伴い、絶縁破壊電界が増大したことによるものである。
以上のことから、チャネル層３を、ｘ１＝０、０．０１≦ｙ１≦０．１なる組成範囲をみたすように形成することで、二次元電子ガスの移動度が高く、かつ、オフ時のドレインリーク電流が小さいＨＥＭＴ素子２０が実現される。一方、チャネル層３を、ｘ１＝０、０．１＜ｙ１≦０．３なる組成範囲をみたすように形成することで、オフ時のドレインリーク電流が小さく、かつ高耐圧のＨＥＭＴ素子２０が実現される。なお、これらのことは、上述したように、スペーサ層４を備えないＨＥＭＴ素子１０においても同様に成り立つ。これは、図１０に示した各特性が、移動度を除いてはスペーサ層４の有無に依存しないことによるものである。
＜スペーサ層を備えるＨＥＭＴ素子の作製＞
上述のような構造を有するＨＥＭＴ素子２０は、スペーサ層４の形成に係るプロセスを除き、第１の実施の形態に係るＨＥＭＴ素子１０と同様の方法で作製される。
具体的には、エピタキシャル基板２０Ａを作製するにあたって、チャネル層３までの形成を行った後、サセプタ温度をスペーサ層形成温度Ｔ３とし（ただし、Ｔ３はＴ１と略同一）、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を１０ｋＰａとした後、有機金属原料ガスとアンモニアガスとをリアクタ内に導入して、スペーサ層４としてのＩｎx3Ａｌy3Ｇａz3Ｎ層を所定の厚みに形成する。
そして、このようにしてスペーサ層４が形成された後、上述のエピタキシャル基板１０Ａを作製する場合の手順と同様に、障壁層５を作製する。
なお、上述したように、チャネル層形成温度Ｔ１は９５０℃≦Ｔ１≦１２５０℃の範囲で設定される一方、障壁層形成温度Ｔ２は６５０℃≦Ｔ２≦８００℃の範囲内で障壁層５のＩｎＮモル分率に応じて設定される。また、スペーサ層形成温度Ｔ３（℃）もチャネル層形成温度Ｔ１（℃）と略同一に設定される。従って、障壁層５を形成するにはチャネル層３またはスペーサ層４の形成後、サセプタ温度を下げる必要が生じる。スペーサ層４を設けない第１の実施の形態に係るＨＥＭＴ素子１０の作製過程においては、係る降温時にチャネル層３の表面が露出したままとなるため、雰囲気ガスにより該表面がエッチングされ得る。これに対して、本実施の形態のように、スペーサ層４をチャネル層形成温度Ｔ１と略同一のスペーサ層形成温度Ｔ３にて設ける場合には、スペーサ層４の形成後にサセプタ温度を下げることになるので、スペーサ層４がチャネル層３表面の保護層として作用することになる。このことも、二次元電子ガスの移動度の向上に資するものと考えられる。
以上、説明したように、本実施の形態によれば、第１の実施の形態に係るＨＥＭＴ素子のようにチャネル層と障壁層の組成を定めたＨＥＭＴ素子において、チャネル層と障壁層の間にスペーサ層を設けるようにすることで、第１の実施の形態に係るＨＥＭＴ素子と同様の高い二次元電子ガス濃度を有しつつ、かつ二次元電子ガスの移動度が向上してなる、ノーマリーオフ動作可能なＨＥＭＴ素子が実現される。
（実施例１）
本実施例では、第１の実施の形態に係るＨＥＭＴ素子１０を作製した。具体的には、チャネル層３および障壁層５の組成の組み合わせが異なる複数のエピタキシャル基板１０Ａを作製し、それぞれを用いてＨＥＭＴ素子１０を作製した。
エピタキシャル基板１０Ａの作製にあたっては、まず、基板１として（０００１）面方位の２インチ径６Ｈ−ＳｉＣ基板を複数枚用意した。それぞれの基板１について、ＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。
サセプタ温度が１０５０℃に達すると、Ａｌ原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層２として厚さ２００ｎｍのＡｌＮ層を形成した。
続いて、サセプタ温度を、チャネル層３の目標組成に応じて９５０℃≦Ｔ１≦１２５０℃の範囲内で定められる所定のチャネル層形成温度Ｔ１（℃）に保ち、有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、チャネル層３としてのＩｎx1Ａｌy1Ｇａz1Ｎ層を２μｍの厚みに形成した。なお、チャネル層３の目標組成は、（ｘ１，ｙ１，ｚ１）＝（０，０，１）、（０，０．１、０．９）、（０，０．２，０．８）、（０，０．３，０．７）の４通りとした。それぞれのチャネル層形成温度Ｔ１は、１０８０℃、１１００℃、１１３０℃、１１８０℃とした。
チャネル層３が得られると、サセプタ温度を、障壁層５の目標組成に応じてＴ２＝８３０−６６７・ｘ２なる式で定められる障壁層形成温度Ｔ２（℃）に保ち、リアクタ内に窒素雰囲気を形成した後、リアクタ圧力を１０ｋＰａとした。次いで有機金属原料ガスとアンモニアガスとを該目標組成に応じた流量比でリアクタ内に導入し、障壁層５としてのＩｎx2Ａｌy2Ｇａz2Ｎ層を５ｎｍの厚みを有するように形成した。なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て窒素ガスを用いた。また、Ｖ／III比は５０００とした。
障壁層５が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板１０Ａを取り出した。
次に、このエピタキシャル基板１０Ａを用いてＨＥＭＴ素子１０を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１ｍｍ、ソース−ゲート間隔が０．５μｍ、ゲート−ドレイン間隔が７．５μｍ、ゲート長が１．５μｍとなるように設計した。
まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ４００ｎｍ程度までエッチング除去した。
次に、エピタキシャル基板１０Ａ上に厚さ１０ｎｍのＳｉＯ2膜を形成し、続いてフォトリソグラフィを用いてソース電極６、ドレイン電極７の形成予定箇所のＳｉＯ2膜をエッチング除去することで、ＳｉＯ2パターン層を得た。
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極６、ドレイン電極７の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる金属パターンを形成することで、ソース電極６およびドレイン電極７を形成した。次いで、ソース電極６およびドレイン電極７のオーミック性を良好なものにするために、８５０℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
その後、フォトリソグラフィプロセスを用いて、ＳｉＯ2パターン層から、ゲート電極８の形成予定箇所のＳｉＯ2膜を除去し、さらに真空蒸着法とフォトリソグラフィとを用いて、該形成予定箇所に、Ｐｄ／Ａｕ（それぞれの膜厚は３０／１００ｎｍ）からなるショットキー性金属パターンとしてゲート電極８を形成した。
以上のプロセスにより、ＨＥＭＴ素子１０が得られた。
なお、デバイス特性の測定を可能とするため、係るＨＥＭＴ素子１０に対して、ＣＶＤ法とフォトリソグラフィプロセスとを用いて、窒化シリコンのパッシベーション膜を形成したうえで、該パッシベーション膜のソース電極６、ドレイン電極７、およびゲート電極８に対応する位置にコンタクトホールを開け、ワイアボンディングを行った。
このようにして得られた複数のＨＥＭＴ素子１０について、ホール効果法により、二次元電子ガス濃度と移動度とを測定した。また、閾値電圧についても測定した。
チャネル層３の組成を固定し、測定によって得られた二次元電子ガス濃度と閾値電圧の値に基づき、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とした三元状態図に、障壁層５の組成と二次元電子ガス濃度および閾値電圧の測定結果との関係をプロットしたものが図２〜図５である。なお、二次元電子ガスの移動度は３００〜４００ｃｍ2／Ｖｓの範囲の値となった。
以上の結果から、チャネル層３をＩｎx1Ａｌy1Ｇａz1Ｎ（ただしｘ１＋ｙ１＋ｚ１＝１、ｘ１＝０、０≦ｙ１≦０．３）なる組成範囲をみたすように形成し、図２〜図５に示すように、障壁層５を、三元状態図において上述の（１）式〜（３）式で特定される直線で囲まれる組成範囲をみたすように形成することで、２×１０13／ｃｍ2以上という高い濃度で二次元電子ガス濃度が生成するとともに、閾値電圧が０Ｖ以上でありノーマリーオフ動作可能なＨＥＭＴ素子が実現できることが確認された。
（比較例１）
本比較例においては、障壁層５を形成する際の雰囲気ガスに意図的に水素を混入させること以外は、実施例１と同様の手順でＨＥＭＴ素子を作製した。図１１は、実施例１にて得られたＨＥＭＴ素子と、水素を混入させた雰囲気で得られた本比較例に係るＨＥＭＴ素子とについて、それぞれの二次元電子ガス濃度を一覧にして示す図である。なお、図１１には、代表例として、チャネル層３の組成と障壁層５の組成の組み合わせが異なる２通りのＨＥＭＴ素子についての結果を示している。また、図１１には、本比較例における水素の混入の手法についても併せて示している。
図１１に示すように、障壁層形成時の雰囲気ガスに水素を混入させたＨＥＭＴ素子については、二次元電子ガス濃度が著しく低下することが確認された。すなわち、障壁層の形成は、水素が存在しない雰囲気、例えば実施例１のように窒素ガス雰囲気にて行うことが有効であることが確認された。
（実施例２）
本実施例では、第二の実施の形態に係るＨＥＭＴ素子２０を作製した。なお、チャネル層３の組成を、実施例１に示した４通りに（ｘ１，ｙ１，ｚ１）＝（０，０．０１，０．９９）なる組み合わせを加えた５通りとし、チャネル層３の形成工程と障壁層５の形成工程の間にスペーサ層４の形成工程を設けた他は、実施例１と同様の手順、同様の作製条件を用いた。
具体的には、チャネル層３の形成後、サセプタ温度を所定のスペーサ層形成温度Ｔ３に保ち、リアクタ圧力を１０ｋＰａとした後、有機金属原料ガスとアンモニアガスをリアクタ内に導入することにより、スペーサ層４としてのＩｎx3Ａｌy3Ｇａz3Ｎ層を形成し、その後、チャネル層５を形成するようにした。なお、スペーサ層４の目標組成は、（ｘ３，ｙ３，ｚ３）＝（０，１，０）、（０，０．９、０．１）の２通りとした。それぞれのスペーサ層形成温度Ｔ３は、チャネル層形成温度Ｔ１と同一の温度とした。なお、スペーサ層４の厚みは、０．３ｎｍ、０．５ｎｍ、１ｎｍ、１．５ｎｍ、２ｎｍの５水準とし、それぞれの場合について、障壁層５との厚みの総和が５ｎｍになるようにした。
得られたＨＥＭＴ素子２０について、実施例１と同様に二次元電子ガスの濃度および移動度を測定するとともに、Ｘ線回折測定、チャネル層比抵抗測定、ドレインリーク電流測定、オフ耐圧測定を行った。オフ状態の測定は、ゲートバイアス電圧として−１０Ｖを印加した状態で行った。また、ドレインリーク電流としては、ソース−ドレイン間電圧が１００Ｖの時の電流値を測定した。
チャネル層３と障壁層５の組成が異なるいくつかのＨＥＭＴ素子２０について、スペーサ層４の組成と移動度とを示したものが図８である。図８においては、スペーサ層４の膜厚はいずれも１ｎｍとした場合の結果を示している。また、スペーサ層４の膜厚と二次元電子ガスの移動度との関係を示したものが、図９である。図９においては、スペーサ層４としてＡｌＮ層を形成した場合の結果を示している。これらの結果からは、スペーサ層４を０．５ｎｍ〜１．５ｎｍの範囲の厚みのスペーサ層４を設けることで、これを設けないＨＥＭＴ素子に比して移動度が３〜４倍程度高いＨＥＭＴ素子が得られることがわかる。なお、二次元電子ガス濃度については、スペーサ層４設けていない実施例１のＨＥＭＴ素子との間に顕著な差異は認められなかった。
さらに、チャネル層３と障壁層５の組成が異なるいくつかのＨＥＭＴ素子２０について、移動度、Ｘ線回折プロファイルにおける（０００２）面と（１０−１２）面のピーク半値幅、チャネル層比抵抗、ドレインリーク電流、オフ耐圧を示したものが図１０である。図１０の結果からは、チャネル層３を、ｘ１＝０、０．０１≦ｙ１≦０．１なる組成範囲をみたすように形成することで、二次元電子ガスの移動度が高く、かつ、オフ時のドレインリーク電流が小さいＨＥＭＴ素子が実現されること、および、チャネル層３を、ｘ１＝０、０．１≦ｙ１≦０．３なる組成範囲をみたすように形成することで、オフ時のドレインリーク電流が小さく、かつ高耐圧のＨＥＭＴ素子が実現されることが確認された。
（実施例３）
本実施例では、障壁層５を形成する際のリアクタ内圧力を違える他は、実施例２と同様の手順でＨＥＭＴ素子を作製した。得られたＨＥＭＴ素子について、二次元電子ガス濃度、移動度を測定したほか、ＡＦＭによる表面二乗平均粗さ測定、コンタクト抵抗測定、ゲートリーク電流測定を行った。図１２は、本実施例にて得られたＨＥＭＴ素子について、リアクタ内圧力と上記各測定の測定結果とを一覧にして示す図である。なお、図１２には、代表例として、チャネル層３の組成と障壁層５の組成の組み合わせが異なる２通りのＨＥＭＴ素子についての結果を示している。
図１２に示す結果から、障壁層５を形成する際のリアクタ内圧力を１ｋＰａ以上３０ｋＰａ以下とすることで、高い濃度および移動度の二次元電子ガスが生成することが確認された。さらに、リアクタ内圧力を１ｋＰａ以上２０ｋＰａ以下とすることで、オーミックコンタクト抵抗が低く、ゲートリーク電流の少ない（ショットキーコンタクト特性が良好な）ＨＥＭＴ素子が得られることが確認された。これは、リアクタ圧力を低くすることにより、表面平坦性が向上する（表面二乗平均粗さの値が小さくなる）ことによるものと考えられる。
（実施例４）
本実施例では、障壁層５を形成する際のＶ／III比を違える他は、実施例２と同様の手順でＨＥＭＴ素子を作製した。得られたＨＥＭＴ素子について、二次元電子ガス濃度、移動度を測定したほか、ＡＦＭによる表面二乗平均粗さ測定、コンタクト抵抗測定、ゲートリーク電流測定を行った。図１３は、本実施例にて得られたＨＥＭＴ素子について、リアクタ内圧力と上記各測定の測定結果とを一覧にして示す図である。なお、図１３には、代表例として、チャネル層３の組成と障壁層５の組成の組み合わせが異なる２通りのＨＥＭＴ素子についての結果を示している。
図１３に示す結果から、障壁層５を形成する際のＶ／III比を３０００以上２００００以下とすれば、高い濃度および移動度の二次元電子ガスが生成するとともに、デバイス特性も良好なＨＥＭＴ素子が得られることが確認された。
本発明の第８の態様では、半導体素子用エピタキシャル基板の作製方法が、下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、前記チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記第１のIII族窒化物の組成をｘ１＝０、０≦ｙ１≦０．３で定まる範囲内から選択するとともに、前記第２のIII族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択するようにした。
サセプタ温度がバッファ層形成温度である９５０℃〜１２５０℃の間の所定温度（例えば１０５０℃）に達すると、Ａｌ原料ガスとＮＨ3ガスをリアクタ内に導入し、バッファ層２としてのＡｌＮ層を形成する。
Ｉｎx1Ａｌy1Ｇａz1Ｎ層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度Ｔ２（℃）に保ち、リアクタ内に窒素ガス雰囲気を形成する。その際、リアクタ内圧力は１ｋＰａ〜３０ｋＰａの間の所定の値（例えば１０ｋＰａ）に保たれるようにする。なお、リアクタ内圧力は１ｋＰａ〜２０ｋＰａの間の所定の値とした場合には、オーミックコンタクト抵抗が低く、ゲートリーク電流の少ない（ショットキーコンタクト特性が良好な）ＨＥＭＴ素子１０が実現される。これは、リアクタ圧力を低くすることにより、障壁層５の表面平坦性が高まることに由来する効果である。
具体的には、図６におけるデータ点の配置状態から、
Ｔ２＝８３０−６６７・ｘ２
という式で表される回帰直線が導き出される。従って、原理的には、所望するＩｎＮモル分率ｘ２を定めれば、同式から障壁層形成温度Ｔ２を定めることができる。ＭＯＣＶＤ炉や加熱に用いるヒーター部材の固体間格差によって生じるばらつきを考慮したとしても、同式に対して±３０℃の範囲内で好適な温度を選択するようにすることで、所望するＩｎＮモル分率ｘ２を有する障壁層５を確実に形成することができる。すなわち、８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）なる関係を満たすようにすることにより、障壁層５を、広い組成範囲で、例えば上述の（１）式〜（４）式で定まる組成範囲で、制御性良く形成することができる。
素子分離工程を行った後、エピタキシャル基板１０Ａの上にＳｉＯ2膜を所定の厚み（例えば１０ｎｍ）に形成し、続いてフォトリソグラフィプロセスによりソース電極６およびドレイン電極７の形成予定箇所のＳｉＯ2膜のみをエッチング除去してＳｉＯ2パターン層を形成する。
スペーサ層４は、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成を有し、少なくともＡｌを含み、かつ、障壁層５のバンドギャップ以上のバンドギャップを有するIII族窒化物にて、０．５ｎｍ〜１．５ｎｍの範囲の厚みで形成され、且つスペーサ層４と障壁層５との厚みの総和が５ｎｍ以下となるように形成される。例えば、ｘ３＝０かつ０≦ｚ３≦０．２であるようにスペーサ層４を形成する場合、（１）〜（４）式で定まるどのような障壁層５よりもバンドギャップが大きなスペーサ層４が形成される。好ましくは、スペーサ層４はｘ３＝０かつ０≦ｚ３≦０．０５であるように形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層４はＡｌＮ（ｘ３＝０、ｙ３＝１、ｚ３＝０）にて形成される。係る場合、スペーサ層４がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。
以上の結果から、チャネル層３をＩｎx1Ａｌy1Ｇａz1Ｎ（ただしｘ１＋ｙ１＋ｚ１＝１、ｘ１＝０、０≦ｙ１≦０．３）なる組成範囲をみたすように形成し、図２〜図５に示すように、障壁層５を、三元状態図において上述の（１）式〜（４）式で特定される直線で囲まれる組成範囲をみたすように形成することで、２×１０13／ｃｍ2以上という高い濃度で二次元電子ガスが生成するとともに、閾値電圧が０Ｖ以上でありノーマリーオフ動作可能なＨＥＭＴ素子が実現できることが確認された。

Claims (15)

  1. 下地基板と、
    少なくともＡｌとＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、
    少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、
    を備えるエピタキシャル基板であって、
    前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、
    前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にあり、
    前記障壁層の厚みが５ｎｍ以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
    Figure 2009119357
    Figure 2009119357
    Figure 2009119357
    Figure 2009119357
  2. 請求項１に記載の半導体素子用エピタキシャル基板であって、
    前記チャネル層と前記障壁層との間に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層さらに備え、
    前記スペーサ層と前記障壁層との厚みの総和が５ｎｍ以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記第１のIII族窒化物の組成がｘ１＝０、０＜ｙ１≦０．１で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
  4. 請求項１または請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記第１のIII族窒化物の組成がｘ１＝０、０．１＜ｙ１≦０．３で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
  5. 請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物の組成がｘ３＝０、０≦ｚ３≦０．０５で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
  6. 請求項５に記載の半導体素子用エピタキシャル基板であって、
    前記第３のIII族窒化物がＡｌＮであることを特徴とする半導体素子用エピタキシャル基板。
  7. 請求項１ないし請求項６のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる半導体素子。
  8. 下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層工程と、
    前記チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、
    を備え、
    前記第１のIII族窒化物の組成をｘ１＝０、０≦ｙ１≦０．３で定まる範囲内から選択するとともに、
    前記第２のIII族窒化物の組成を、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
    Figure 2009119357
    Figure 2009119357
    Figure 2009119357
    Figure 2009119357
  9. 請求項８に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め、
    前記障壁層を形成する温度Ｔ２（℃）を、前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる、
    ８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）
    かつ、６００℃≦Ｔ２≦８５０℃
    なる範囲内で定める、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  10. 請求項８または請求項９に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとする、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  11. 請求項８ないし請求項１０のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記チャネル層形成後、前記チャネル層の上に、少なくともＡｌを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、
    をさらに備え、
    前記スペーサ層の上に前記障壁層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  12. 請求項１１に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記スペーサ層形成工程における前記スペーサ層の形成温度Ｔ３（℃）を前記チャネル層の形成温度Ｔ１（℃）と略同一にする、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  13. 請求項８ないし請求項１２のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とする、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  14. 請求項１３に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とする、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  15. 請求項８ないし請求項１４のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程におけるＶ／III比を５０００以上２００００以下とする、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
JP2010505541A 2008-03-24 2009-03-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 Pending JPWO2009119357A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008075581 2008-03-24
JP2008075581 2008-03-24
PCT/JP2009/054952 WO2009119357A1 (ja) 2008-03-24 2009-03-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013240896A Division JP2014053639A (ja) 2008-03-24 2013-11-21 半導体素子用エピタキシャル基板の作製方法

Publications (1)

Publication Number Publication Date
JPWO2009119357A1 true JPWO2009119357A1 (ja) 2011-07-21

Family

ID=41113555

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010505541A Pending JPWO2009119357A1 (ja) 2008-03-24 2009-03-13 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2013240896A Pending JP2014053639A (ja) 2008-03-24 2013-11-21 半導体素子用エピタキシャル基板の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013240896A Pending JP2014053639A (ja) 2008-03-24 2013-11-21 半導体素子用エピタキシャル基板の作製方法

Country Status (5)

Country Link
US (1) US8890208B2 (ja)
EP (1) EP2259287A4 (ja)
JP (2) JPWO2009119357A1 (ja)
CN (1) CN101981658B (ja)
WO (1) WO2009119357A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256706A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583610B2 (ja) * 2010-03-24 2014-09-03 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子
JP5758880B2 (ja) 2010-03-24 2015-08-05 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011222969A (ja) * 2010-03-26 2011-11-04 Ngk Insulators Ltd 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子
EP2567404B1 (en) * 2010-05-02 2017-07-12 Visic Technologies Ltd. Field effect power transistors
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5782033B2 (ja) * 2010-07-29 2015-09-24 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JPWO2012026396A1 (ja) * 2010-08-25 2013-10-28 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2016143824A (ja) * 2015-02-04 2016-08-08 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6604036B2 (ja) 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
JP7180984B2 (ja) 2018-03-01 2022-11-30 株式会社ニューフレアテクノロジー 気相成長方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2001326232A (ja) * 2000-05-12 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2006222191A (ja) * 2005-02-09 2006-08-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2006286698A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電子デバイス及び電力変換装置
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007535138A (ja) * 2004-02-05 2007-11-29 クリー　インコーポレイテッド 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP2003178976A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3977659B2 (ja) 2002-02-21 2007-09-19 沖電気工業株式会社 ヘテロ接合電界効果トランジスタ
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
JP4748945B2 (ja) 2004-03-26 2011-08-17 日本碍子株式会社 トランジスタ素子の作製方法
US7547911B2 (en) * 2004-08-27 2009-06-16 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Gan-based field effect transistor and production method therefor
JP2006196557A (ja) 2005-01-12 2006-07-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006303259A (ja) 2005-04-22 2006-11-02 Ishikawajima Harima Heavy Ind Co Ltd 窒化物半導体発光素子と窒化物半導体の成長方法
JP2007142003A (ja) 2005-11-16 2007-06-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP5041701B2 (ja) 2005-12-07 2012-10-03 日本電信電話株式会社 ヘテロ接合型電界効果トランジスタ
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
US20080067549A1 (en) * 2006-06-26 2008-03-20 Armin Dadgar Semiconductor component
JP2008034658A (ja) 2006-07-28 2008-02-14 Rohm Co Ltd 窒化物半導体素子
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2001326232A (ja) * 2000-05-12 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2007535138A (ja) * 2004-02-05 2007-11-29 クリー　インコーポレイテッド 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2006222191A (ja) * 2005-02-09 2006-08-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2006286698A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電子デバイス及び電力変換装置
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2008258299A (ja) * 2007-04-03 2008-10-23 Sumitomo Chemical Co Ltd 電界効果トランジスタ

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
F. MEDJDOUB, ET.AL.: "Barrier layer downscaling of InAlN/GaN HEMTs", DEVICE RESEARCH CONFERENCE, 2007 65TH ANNUAL, JPN6009016975, June 2007 (2007-06-01), pages 109 - 110, ISSN: 0002643017 *
F. MEDJDOUB: "Thermal stability of 5 nm barrier InAlN/GaN HEMTs", INTERNATIONAL SEMICONDUCTOR DEVICE RESEARCH SYMPOSIUM, 2007, JPN6009016977, December 2007 (2007-12-01), pages 1 - 2, XP031225731, ISSN: 0002643018 *
J. KUZMIK, ET.AL.: "InAlN/GaN HEMTs: a first insight into technological optimization", IEEE TRANS. ELECT. DEV., vol. 53, no. 3, JPN6009016981, March 2006 (2006-03-01), US, pages 422 - 426, XP002644457, ISSN: 0002643019, DOI: 10.1109/ted.2005.864379 *
T. NANJO, ET.AL.: "Remarkable Breakdown Voltage Enhancement in AlGaN Channel HEMTs", INTERNATIONAL ELECTRON DEVICES MEETING, 2007, JPN6009016980, December 2007 (2007-12-01), pages 397 - 400, XP031389703, ISSN: 0002643016 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256706A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
WO2009119357A1 (ja) 2009-10-01
EP2259287A4 (en) 2012-08-15
JP2014053639A (ja) 2014-03-20
US20110024795A1 (en) 2011-02-03
US8890208B2 (en) 2014-11-18
CN101981658B (zh) 2014-10-29
CN101981658A (zh) 2011-02-23
EP2259287A1 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5634681B2 (ja) 半導体素子
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5308290B2 (ja) 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JPWO2016051935A1 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902