JP5583610B2 - 半導体素子用エピタキシャル基板および半導体素子 - Google Patents
半導体素子用エピタキシャル基板および半導体素子 Download PDFInfo
- Publication number
- JP5583610B2 JP5583610B2 JP2011013030A JP2011013030A JP5583610B2 JP 5583610 B2 JP5583610 B2 JP 5583610B2 JP 2011013030 A JP2011013030 A JP 2011013030A JP 2011013030 A JP2011013030 A JP 2011013030A JP 5583610 B2 JP5583610 B2 JP 5583610B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- epitaxial substrate
- layer
- semiconductor device
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
図1は、本発明の実施の形態に係るエピタキシャル基板10Aを用いて作製されたHEMT素子10の構成を概略的に示す断面模式図である。エピタキシャル基板10Aは、下地基板1の上に、バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5とが積層形成された構成を有する。バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5とはいずれも、MOCVD法(有機金属化学気相成長法)を用いてエピタキシャル形成される(詳細は後述)のが好適な一例である。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。
上述したように、本実施の形態に係るエピタキシャル基板10Aが備える障壁層5には、Gaがドープされてなる。このGaドープは、エピタキシャル基板10Aの(より厳密には、その最表層である障壁層5の)オーミックコンタクト特性を向上させる効果がある。具体的には、障壁層5におけるGaのドーピング濃度を1.2×1020cm-3以下とした場合に、係る効果が得られる。
次に、エピタキシャル基板10Aを作製する方法を説明する。
上述の実施の形態においては、スペーサ層4をAlNにて形成しているが、これに代わり、AlpGa1-pN(0.1≦p<1)なる組成を有するIII族窒化物にて形成するようにしてもよい。なお、合金散乱効果の抑制による二次元電子ガスの濃度および移動度の向上という観点からは、AlとNの二元系化合物であるAlNにてスペーサ層4を形成するのが最適であるが、0.95≦p<1の場合も同程度の効果を得ることができる。
本実施例では、障壁層5(より具体的にはマトリックス層)におけるInの存在比率xの値(目標値)を0.18とし、Gaノンドープのものを含め、Gaドーパント濃度が異なる18種のエピタキシャル基板10Aを作製した。
本実施例では、障壁層5におけるInの存在比率xの値(目標値)を0.07、0.10、0.35、0.39の4水準とし、それぞれについて、Gaノンドープのものを含め、Gaドーパント濃度が異なる複数種のエピタキシャル基板10Aを作製した。
2 バッファ層
3 チャネル層
3e 二次元電子ガス領域
4 スペーサ層
5 障壁層
6 ソース電極
7 ドレイン電極
8 ゲート電極
10 HEMT素子
10A エピタキシャル基板
Claims (5)
- 半導体素子用エピタキシャル基板であって、
下地基板と、
GaNからなるチャネル層と、
AlNからなるスペーサ層と、
III族元素としてInとAlとGaとを含む障壁層と、
を備え、
前記障壁層が実質的に、In x Al 1−x N(0<x<1)からなるマトリックス層にGa原子がドープされることで構成されてなり、
前記障壁層におけるGa原子の濃度が1.2×1020cm−3以下である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1に記載の半導体素子用エピタキシャル基板であって、
前記障壁層におけるGa原子の濃度が5×1016cm−3以上である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1または請求項2に記載の半導体素子用エピタキシャル基板であって、
前記障壁層において0.1≦x≦0.35である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項3に記載の半導体素子用エピタキシャル基板であって、
前記障壁層におけるGa原子の濃度が1×10 17 cm −3 以上1×10 19 cm −3 以下である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項4のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013030A JP5583610B2 (ja) | 2010-03-24 | 2011-01-25 | 半導体素子用エピタキシャル基板および半導体素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068046 | 2010-03-24 | ||
JP2010068046 | 2010-03-24 | ||
JP2011013030A JP5583610B2 (ja) | 2010-03-24 | 2011-01-25 | 半導体素子用エピタキシャル基板および半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011222964A JP2011222964A (ja) | 2011-11-04 |
JP5583610B2 true JP5583610B2 (ja) | 2014-09-03 |
Family
ID=45039484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011013030A Active JP5583610B2 (ja) | 2010-03-24 | 2011-01-25 | 半導体素子用エピタキシャル基板および半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5583610B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684949A (ja) * | 1992-09-03 | 1994-03-25 | Nec Corp | GaInAs半導体の高抵抗化方法 |
JP3549151B2 (ja) * | 1999-03-19 | 2004-08-04 | シャープ株式会社 | 窒化物系化合物半導体及びその製造方法 |
JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
EP2259287A4 (en) * | 2008-03-24 | 2012-08-15 | Ngk Insulators Ltd | EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING AN EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT |
EP2259295A4 (en) * | 2008-03-24 | 2013-11-27 | Ngk Insulators Ltd | EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, AND PROCESS FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT |
JP2010040828A (ja) * | 2008-08-06 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置 |
-
2011
- 2011-01-25 JP JP2011013030A patent/JP5583610B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011222964A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
JP5782033B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 | |
JP6737800B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5702058B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
KR101933230B1 (ko) | 반도체 소자, hemt 소자, 및 반도체 소자의 제조 방법 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP5308290B2 (ja) | 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法 | |
JPWO2017077805A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5806545B2 (ja) | 半導体素子、hemt素子、および半導体素子の製造方法 | |
JP5583610B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
JP5616420B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2011222969A (ja) | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Effective date: 20140114 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20140715 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140716 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5583610 Free format text: JAPANESE INTERMEDIATE CODE: R150 Country of ref document: JP |