JP5583610B2 - 半導体素子用エピタキシャル基板および半導体素子 - Google Patents

半導体素子用エピタキシャル基板および半導体素子 Download PDF

Info

Publication number
JP5583610B2
JP5583610B2 JP2011013030A JP2011013030A JP5583610B2 JP 5583610 B2 JP5583610 B2 JP 5583610B2 JP 2011013030 A JP2011013030 A JP 2011013030A JP 2011013030 A JP2011013030 A JP 2011013030A JP 5583610 B2 JP5583610 B2 JP 5583610B2
Authority
JP
Japan
Prior art keywords
barrier layer
epitaxial substrate
layer
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011013030A
Other languages
English (en)
Other versions
JP2011222964A (ja
Inventor
義孝 倉岡
実人 三好
幹也 市村
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2011013030A priority Critical patent/JP5583610B2/ja
Publication of JP2011222964A publication Critical patent/JP2011222964A/ja
Application granted granted Critical
Publication of JP5583610B2 publication Critical patent/JP5583610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、III族窒化物半導体により構成される、多層構造を有するエピタキシャル基板、特に、半導体素子用の多層構造エピタキシャル基板に関する。
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波/ハイパワーデバイス用半導体材料として注目されている。例えば、AlGaNとGaNからなる層を積層することにより形成した多層構造体には、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)により積層界面(ヘテロ界面)に高濃度の二次元電子ガス(2DEG)が生成するという特徴があることから、係る多層構造体を基板として利用した高電子移動度トランジスタ(HEMT)の開発が活発に行われている。
一方で、チャネル層をGaNにて形成し、障壁層をInAlNにて形成する構成など、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い2DEG濃度を生成できる歪の少ない積層構造も注目されている(例えば、非特許文献1参照)。
"High-quality AlInN for High index contrast Bragg mirrors lattice matched to GaN", J.-F. Carlin and M.Ilegems, APPLIED PHYSICS LETTERS, Vol.83, No. 4, pp.668-670.
非特許文献1に開示されているようなInAlN/GaNヘテロ構造を用いてFETを構成する場合と、AlGaN/GaNヘテロ構造を用いてFETを構成する場合とを比較すると、前者のFETの方が、2次元電子ガス濃度が高く、より大きな電流を流すことができる点で優れている。しかしながら、障壁層であるInAlN層の障壁高さが高いことから、良好なオーミックコンタクトを得ることが難しいという問題がある。
本発明は上記課題に鑑みてなされたものであり、InAlN/GaNヘテロ構造を有し、かつオーミックコンタクト特性の優れた半導体素子用のエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、半導体素子用エピタキシャル基板であって、下地基板と、GaNからなるチャネル層と、AlNからなるスペーサ層と、III族元素としてInとAlとGaとを含む障壁層と、を備え、前記障壁層が実質的に、In Al 1−x N(0<x<1)からなるマトリックス層にGa原子がドープされることで構成されてなり、前記障壁層におけるGa原子の濃度が1.2×1020cm−3以下である、ことを特徴とする。
請求項2の発明は、請求項1に記載の半導体素子用エピタキシャル基板であって、前記障壁層におけるGa原子の濃度が5×1016cm-3以上である、ことを特徴とする。
請求項の発明は、請求項に記載の半導体素子用エピタキシャル基板であって、前記障壁層において0.1≦x≦0.35である、ことを特徴とする。
請求項の発明は、請求項に記載の半導体素子用エピタキシャル基板であって、前記障壁層におけるGa原子の濃度が1×1017cm−3以上1×1019cm−3以下である、ことを特徴とする。
請求項の発明は、半導体素子であって、請求項1ないし請求項のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなるものである。
請求項1ないし請求項の発明によれば、オーミックコンタクト特性の優れた半導体素子用のエピタキシャル基板、および該エピタキシャル基板を用いた半導体素子が、実現される。
本発明の実施の形態に係るエピタキシャル基板10Aを用いて作製されたHEMT素子10の構成を概略的に示す断面模式図である。 Gaノンドープのエピタキシャル基板10Aのコンタクト抵抗を1としたときの、Gaがドープされたエピタキシャル基板10Aのコンタクト抵抗の比を、Gaドーピング濃度に対してプロットした図である。 エピタキシャル基板10Aのコンタクト抵抗を、Gaドーピング濃度に対してプロットした図である。
<エピタキシャル基板の構成>
図1は、本発明の実施の形態に係るエピタキシャル基板10Aを用いて作製されたHEMT素子10の構成を概略的に示す断面模式図である。エピタキシャル基板10Aは、下地基板1の上に、バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5とが積層形成された構成を有する。バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5とはいずれも、MOCVD法(有機金属化学気相成長法)を用いてエピタキシャル形成される(詳細は後述)のが好適な一例である。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。
以降においては、各層の形成にMOCVD法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、MBE、HVPE、LPEなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。
下地基板1は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。サファイア基板を用いるのが好適な一例であるが、単結晶6H−SiC、4H−SiC、Si、GaAs、スピネル、MgO、ZnO、フェライトなどからなる基板を用いる態様であってもよい。
また、バッファ層2は、その上に形成されるチャネル層3とスペーサ層4と障壁層5との結晶品質を良好なものとするべく、GaNにて数十nm程度の厚みに形成されてなる層である。20nm程度の厚みに形成するのが好適な一例である。
チャネル層3は、GaNにて、数μm程度の厚みに形成されてなる層である。2μmの厚みに形成するのが好適な一例である。
スペーサ層4は、二次元電子ガスの閉じ込め効果を高める目的で形成されてなる層である。スペーサ層4は、AlNにて、0.5nm〜3nmの範囲の厚みで形成される。1nmの厚みに形成するのが好適な一例である。なお、0.5nmよりも小さい厚みでスペーサ層4を形成しようとする場合、層の形成が不十分となって二次元電子ガスの閉じ込め効果が十分に得られず、3nmよりも大きい厚みでスペーサ層4を形成する場合には、内部応力に伴いスペーサ層4自体の膜質が劣化する。
障壁層5は、InとAlとGaとを含むIII族窒化物にて、数nm〜数十nm程度の厚みに形成されてなる層である。より詳細には、Gaは、原子濃度が1.2×1020cm-3以下というごく小さい存在比率で障壁層5に含有されてなる。なお、以降において、Gaの濃度(ドーピング濃度)とは、Gaの原子濃度を意味する。障壁層5は、15nm程度の厚みに形成するのが好適な一例である。
Ga原子の存在比率がごく小さいために、障壁層5におけるGa原子の実際の存在形態を明確に特定することは必ずしも容易ではない。一方で、障壁層5についてXRD(X線回折法)による2θ−ωスキャンを行った場合、InxAl1-xNの結晶面に相当する回折角2θの位置にピークが検出され、また、障壁層5の表面をXPS(X線光電子分光)により分析した場合は、In、Al、Nのみが検出されることが、本発明の発明者によって確認されている。それゆえ、障壁層5は、実質的には、InxAl1-xN(0<x<1)なる組成のIII族窒化物からなるマトリックス層に対してごく微量のGa原子がドープされることによって形成されてなるものとみなされる。そこで、以降においては、便宜上、障壁層5がそのような構成を有するものとして説明を行う。ただし、このことは必ずしも、Ga原子が局所的に当該マトリックス層自体の結晶格子を構成することを除外するものではない。なお、x<0.1である場合は、障壁層5にクラックが発生してしまうため、結晶品質確保の観点からはx≧0.1とするのが好ましい。
Gaが障壁層5にドープされてなることの作用効果については、後述する。
以上のような層構成を有するエピタキシャル基板10Aにおいては、チャネル層3と障壁層5との界面(より詳細には、スペーサ層4を含む界面領域)がヘテロ接合界面となる。当該界面には、主に自発分極効果により、二次元電子ガスが高濃度に存在する二次元電子ガス領域3eが形成される。
なお、二次元電子ガスを好適に生成させるために、当該界面は、平均粗さが0.1nm〜3nmの範囲にあり、二乗平均粗さが0.1nm〜3nmの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、当該界面は、平均粗さが0.1nm〜1nmの範囲にあり、二乗平均粗さが0.1nm〜1nmの範囲にあるように形成される。
また、図1に示すように、障壁層5の上にさらに、ソース電極6と、ドレイン電極7と、ゲート電極8とを設けることで、HEMT素子10が構成される。係る場合、ソース電極6とドレイン電極7とは、それぞれに十数nm〜数百nm程度の厚みを有するTi/Al/Ni/Auからなる多層金属電極として形成するのが好適である。係るソース電極6およびドレイン電極7は、障壁層5との間にオーミック性接触を有する態様にて形成される。一方、ゲート電極8は、それぞれに十数nm〜数百nm程度の厚みを有するPd/Auからなる多層金属電極として生成するのが好適である。ゲート電極8は、障壁層5との間にショットキー性接触を有する態様にて形成される。
<障壁層へのGaドープ>
上述したように、本実施の形態に係るエピタキシャル基板10Aが備える障壁層5には、Gaがドープされてなる。このGaドープは、エピタキシャル基板10Aの(より厳密には、その最表層である障壁層5の)オーミックコンタクト特性を向上させる効果がある。具体的には、障壁層5におけるGaのドーピング濃度を1.2×1020cm-3以下とした場合に、係る効果が得られる。
特に、障壁層5におけるGaのドーピング濃度を、5×1016cm-3以上1.2×1020cm-3以下とした場合には、エピタキシャル基板10Aのコンタクト抵抗が、障壁層5にGaがドープされていないエピタキシャル基板におけるコンタクト抵抗の少なくとも1/10以下にまで、最も好適な場合であれば1/1000以下程度にまで、低減される(図2参照)。なお、本実施の形態において、コンタクト抵抗は、TLM(Transmission Line Method)法にて測定するものとする。
しかも、障壁層5におけるInの存在比率(全III族元素に対するInのモル分率)xが、0.1≦x≦0.35の範囲にある場合は、エピタキシャル基板10Aのコンタクト抵抗は、約1×10-6Ω・cm2程度以下にまで低減される(図3参照)。これは、エピタキシャル基板10Aの上にオーミック性接触にて電極を形成するにあたって十分に低抵抗な状態が実現されていると判断される値である。
この場合において、Gaのドーピング濃度を1×1017cm-3以上1×1019cm-3以下とした場合には、エピタキシャル基板10Aのコンタクト抵抗はさらに低減されて3×10-7Ω・cm2以下となる。すなわち、より低抵抗なエピタキシャル基板10Aが実現される。
障壁層5にGaをドーピングしたエピタキシャル基板10Aのコンタクト抵抗が低減されるのは、障壁層5(あるいはそのマトリックス層)を構成するInxAl1-xNと、障壁層5にオーミック性接触させる金属との界面のポテンシャル差が、Gaドープによって低減されるためであると考えられる。
一方、Gaドーピング濃度が1.2×1020cm-3より大きくなるとコンタクト抵抗低減の効果が良好に得られないのは、過剰なGaドープのために障壁層5におけるシートキャリア濃度が低減されてしまい、その結果としてコンタクト抵抗が増大してしまうためと考えられる。
なお、障壁層5をx>0.35であるInxAl1-xNにて形成した場合は、障壁層5の障壁高さが小さいためにシートキャリア濃度が小さくなり、それゆえGaをドープしたとしても、十分なコンタクト抵抗の低減効果が発現しないことが確認されている。
<エピタキシャル基板の作製方法>
次に、エピタキシャル基板10Aを作製する方法を説明する。
エピタキシャル基板10Aの作製は、公知のMOCVD装置を用いて行うことができる。具体的には、In、Al、Gaについての有機金属(MO)原料ガス(TMI、TMA、TMG)と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるMOCVD装置を用いる。
まず、例えば(0001)面方位の2インチ径のサファイア基板などを下地基板1として用意し、該下地基板1を、MOCVD装置のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を5kPa〜50kPaの間の所定の値(例えば30kPa)に保ちつつ、水素/窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。
サセプタ温度がバッファ層形成温度である400℃〜600℃の間の所定温度(例えば500℃)に達すると、Ga原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層2としてのGaN層を形成する。あるいは、これに先立ち、1000℃〜1200℃(例えば1150℃)の高温保持によるサーマルクリーニングを行う態様であってもよい。
バッファ層2としてのGaN層が形成されると、サセプタ温度を所定のチャネル層形成温度T1(℃)に保ち、Ga原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層3としてのGaN層を形成する。ここで、チャネル層形成温度T1は、1000℃≦T1≦1200℃なる温度範囲から定められる値(例えば1100℃)である。
チャネル層3としてのGaN層が形成されると、引き続き、スペーサ層4としてのAlN層を形成する。AlN層の形成は、サセプタ温度をチャネル層形成温度T1(℃)に保ったまま、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を10kPaとした後、Al原料ガスとアンモニアガスとをリアクタ内に導入することにより行う。
スペーサ層4としてのAlN層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度T2(℃)に保ち、リアクタ内に窒素ガス雰囲気を形成する。障壁層形成温度T2は、障壁層5の組成(マトリックス層の組成)に応じて、600℃≦T2≦950℃なる温度範囲から定められる値(例えば700℃)である。その際、リアクタ内圧力は1kPa〜30kPaの間の所定の値(例えば10kPa)に保たれるようにする。
続いて、アンモニアガスと、障壁層5の組成(マトリックス層の組成)に応じたモル比のTMAおよびTMIと、所望するドーピング濃度に対応したモル比のTMGとをリアクタ内に導入する。これにより、障壁層5が形成される。
以上の手順により、エピタキシャル基板10Aが得られる。
なお、得られたエピタキシャル基板10Aの表面(障壁層5の表面)に、公知の薄膜形成手法やフォトリソグラフィプロセスを用いてソース電極6、ドレイン電極7、およびゲート電極8を形成すれば、HEMT素子10が得られる。
以上、説明したように、本実施の形態によれば、チャネル層と障壁層とを有し、かつ障壁層をInxAl1-xN層とする態様にてエピタキシャル基板を構成する場合において、障壁層に1.2×1020cm-3以下の濃度でGaをドープすることで、オーミックコンタクト特性の優れたエピタキシャル基板が実現される。係るエピタキシャル基板を用いてHEMT素子を作製する場合には、ソース電極およびドレイン電極と障壁層との間に、良好なオーミックコンタクト特性が得られる。
<変形例>
上述の実施の形態においては、スペーサ層4をAlNにて形成しているが、これに代わり、AlpGa1-pN(0.1≦p<1)なる組成を有するIII族窒化物にて形成するようにしてもよい。なお、合金散乱効果の抑制による二次元電子ガスの濃度および移動度の向上という観点からは、AlとNの二元系化合物であるAlNにてスペーサ層4を形成するのが最適であるが、0.95≦p<1の場合も同程度の効果を得ることができる。
以下に示す実施例1および実施例2において、障壁層5(より具体的にはマトリックス層)におけるInの存在比率xの値(目標値)およびGaドーパント濃度が異なる種々のエピタキシャル基板10Aを作製し、種々の評価を行った。図2は、xの値が同じであるエピタキシャル基板10Aについて、Gaノンドープ(Gaドーパント濃度が0)のエピタキシャル基板10Aのコンタクト抵抗を1としたときの、Gaがドープされたエピタキシャル基板10Aのコンタクト抵抗の比を、Gaドーピング濃度に対してプロットした図である。図3は、Gaノンドープ以外のエピタキシャル基板10Aのコンタクト抵抗を、Gaドーピング濃度に対してプロットした図である。
(実施例1)
本実施例では、障壁層5(より具体的にはマトリックス層)におけるInの存在比率xの値(目標値)を0.18とし、Gaノンドープのものを含め、Gaドーパント濃度が異なる18種のエピタキシャル基板10Aを作製した。
スペーサ層4の形成までは、全てのエピタキシャル基板10Aについて同様に行った。
まず、下地基板1として、(0001)面方位の2インチ径サファイア基板を用意した。該サファイア基板をMOCVD装置のリアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を30kPaとし、水素/窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。
サセプタ温度が1150℃に達した時点で、当該温度で10分保持することにより、サファイア基板表面のサーマルクリーニングを行った。
次に、サセプタ温度を500℃に降温させた後、Ga原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層2として厚さ20nmのGaN層を形成した。
続いて、サセプタ温度を、チャネル層形成温度T1(℃)である1100℃に保ち、Ga原料ガスとアンモニアガスとをリアクタ内に導入し、リアクタ内圧力を100kPaとし、チャネル層3としてのGaN層を2μmの厚みに形成した。Ga原料ガスのバブリング用ガスおよびキャリアガスには、全て水素/窒素混合ガスを用いた。
チャネル層3が得られると、サセプタ温度を1100℃に保ったまま、リアクタ内圧力を10kPaとした後、Al原料ガスとアンモニアガスをリアクタ内に導入することにより、スペーサ層4として厚さ1nmのAlN層を形成した。Al原料ガスのバブリング用ガスおよびキャリアガスには、全て水素/窒素混合ガスを用いた。
障壁層5の形成にあたっては、障壁層形成温度T2である700℃にまでサセプタ温度を降温させるとともに、リアクタ内に窒素雰囲気を形成した後、リアクタ圧力を10kPaとした。
次いで、TMI、TMAとアンモニアガスとをx=0.18が実現されるモル比でリアクタ内に導入することにより、障壁層5を15nmの厚みに形成した。その際には、Gaノンドープとする場合を除き、TMGを適宜のモル比で同時に導入した。具体的には、NH3:TMA:TMI:TMG=1.0×107:1.0×103:1.5×103:1を基準として、TMGの比率を種々に違えた。なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て窒素ガスを用いた。
障壁層5が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、リアクタを大気開放して、作製されたエピタキシャル基板10Aを取り出した。これにより、エピタキシャル基板10Aが得られた。このエピタキシャル基板10Aを目視したところ、クラックの発生は確認されなかった。
得られたエピタキシャル基板10Aについて、C−V測定を行った。その結果、表面からの深さ約15nm付近のところ(スペーサ層4が形成されている領域のあたり)に二次元電子ガス領域3eが形成されていることが確認された。
また、得られたエピタキシャル基板10Aについて、XPSによる障壁層5の表面元素分析とXRDによる障壁層5の2θ−ωスキャンとを行った。その結果、前者においてはIn、Al、Nのみが検出され、後者においては、In0.18Al0.82Nに相当する回折ピークのみが検出された。係る結果は、障壁層5が実質的にIn0.18Al0.82N層であることを指し示している。
さらに、Gaノンドープのものを除く17種のエピタキシャル基板10Aについて、SIMS(二次イオン質量分析)により障壁層5におけるGaの原子濃度(Gaドーピング濃度)を評価した。その結果、作製時のTMGのモル比が最小のものと最大のものについては、SIMSの検出可能範囲(Ga濃度が1×1016cm-3〜3×1020cm-3)内においてGaドーピング濃度が特定されなかったものの、他の15種のエピタキシャル基板10Aについては、当該検出可能範囲内の値が得られた。例えば、障壁層5を形成する際のモル比をNH3:TMA:TMI:TMG=1.0×107:1.0×103:1.5×103:1としたエピタキシャル基板10Aにおいては、1.2×1020cm-3というGa濃度が得られた。また、障壁層5を形成する際のTMGのモル比が大きいほど、障壁層5におけるGa濃度が大きい傾向があった。係る結果から、少なくとも後者の15種のエピタキシャル基板10Aについては、Gaがドープされていることが確認された。なお、本実施例では、障壁層5を形成する際の原料ガスのモル比によりGaの原子濃度を制御しているが、これに限定されるものではなく、例えば原料ガスの流量比によっても適宜制御可能である。
(実施例2)
本実施例では、障壁層5におけるInの存在比率xの値(目標値)を0.07、0.10、0.35、0.39の4水準とし、それぞれについて、Gaノンドープのものを含め、Gaドーパント濃度が異なる複数種のエピタキシャル基板10Aを作製した。
具体的には、障壁層5を形成する際の原料ガスのモル比およびサセプタ温度をInの存在比率xに応じて設定した他は、実施例1と同様の手順で行った。
得られたそれぞれのエピタキシャル基板10Aについて、目視によりクラックの発生の有無を確認したところ、x=0.07に設定した全てのエピタキシャル基板10Aにおいて、クラックが発生していた。そのため、x=0.07のエピタキシャル基板10Aにおいては、以降の評価を行わなかった。
x=0.10、0.35、0.39のエピタキシャル基板10Aについて、実施例1と同様に、SIMSによりGaドーピング濃度を評価した。その結果、実施例1と同様に、作製時のTMGのモル比が最小のものと最大のものを除くエピタキシャル基板10Aについて、SIMSの検出可能範囲内の値が得られた。
また、実施例1および実施例2で作製した、x=0.10、0.18、0.35、0.39のエピタキシャル基板10Aについて、TLM法によりコンタクト抵抗を測定した。これにより、図2および図3に示す結果が得られた。
なお、図2および図3においては、SIMSの検出可能範囲においてGa濃度が特定されなかった2つのエピタキシャル基板10Aに係るデータもプロットしている。具体的には、Gaドーピング濃度が最小(5×1015cm-3)と最大(5×1020cm-3)のデータがこれに対応する。これらのGaドーピング濃度は、それぞれの場合のTMGのモル比と、SIMSによってGaドーピング濃度が特定されたエピタキシャル基板10AにおけるTMGのモル比との関係に基づいて、外挿した推定値である。ただし、図2および図3における他のデータの傾向を踏まえると、係る推定値は概ね妥当と判断される。すなわち、SIMSでGa濃度が特定されなかったエピタキシャル基板10Aにおいても、当該推定値が示す程度の濃度でGaがドープされていると判断される。
特に、図2によれば、Gaドーピング濃度が最小の5×1015cm-3と推定されるエピタキシャル基板10Aにおいても、Gaノンドープのエピタキシャル基板10Aよりもコンタクト抵抗が減少していることから、ドーピング濃度が1×1016cm-3以下という、SIMSで検出されない程度にまで微量のGa原子が障壁層5にドープされる場合であっても、エピタキシャル基板10Aにおけるオーミックコンタクト特性の改善の効果があると判断される。
また、図2からは、障壁層5におけるGaのドーピング濃度を1.2×1020cm-3以下とした場合に、エピタキシャル基板10Aにおけるオーミックコンタクト特性の改善の効果が得られる(Gaノンドープの場合よりもコンタクト抵抗は小さくなる)ことがわかる。さらには、当該ドーピング濃度を5×1016cm-3以上1.2×1020cm-3以下とした場合には、エピタキシャル基板10Aのコンタクト抵抗が、Gaノンドープの場合の少なくとも1/10以下にまで、最も好適な場合であれば1/1000以下程度にまで、低減されることがわかる。
一方、図3からは、障壁層5におけるInの存在比率xが、0.1≦x≦0.35の範囲にある場合は、エピタキシャル基板10Aのコンタクト抵抗が、約1×10-6Ω・cm2程度以下にまで低減されることがわかる。また、これに加えて、Gaのドーピング濃度を1×1017cm-3以上1×1019cm-3以下とした場合には、エピタキシャル基板10Aのコンタクト抵抗がより低減されて3×10-7Ω・cm2以下となることがわかる。
1 下地基板
2 バッファ層
3 チャネル層
3e 二次元電子ガス領域
4 スペーサ層
5 障壁層
6 ソース電極
7 ドレイン電極
8 ゲート電極
10 HEMT素子
10A エピタキシャル基板

Claims (5)

  1. 半導体素子用エピタキシャル基板であって、
    下地基板と、
    GaNからなるチャネル層と、
    AlNからなるスペーサ層と、
    III族元素としてInとAlとGaとを含む障壁層と、
    を備え、
    前記障壁層が実質的に、In Al 1−x N(0<x<1)からなるマトリックス層にGa原子がドープされることで構成されてなり、
    前記障壁層におけるGa原子の濃度が1.2×1020cm−3以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  2. 請求項1に記載の半導体素子用エピタキシャル基板であって、
    前記障壁層におけるGa原子の濃度が5×1016cm−3以上である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項1または請求項2に記載の半導体素子用エピタキシャル基板であって、
    前記障壁層において0.1≦x≦0.35である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  4. 請求項3に記載の半導体素子用エピタキシャル基板であって、
    前記障壁層におけるGa原子の濃度が1×10 17 cm −3 以上1×10 19 cm −3 以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  5. 請求項1ないし請求項4のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる半導体素子
JP2011013030A 2010-03-24 2011-01-25 半導体素子用エピタキシャル基板および半導体素子 Active JP5583610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011013030A JP5583610B2 (ja) 2010-03-24 2011-01-25 半導体素子用エピタキシャル基板および半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010068046 2010-03-24
JP2010068046 2010-03-24
JP2011013030A JP5583610B2 (ja) 2010-03-24 2011-01-25 半導体素子用エピタキシャル基板および半導体素子

Publications (2)

Publication Number Publication Date
JP2011222964A JP2011222964A (ja) 2011-11-04
JP5583610B2 true JP5583610B2 (ja) 2014-09-03

Family

ID=45039484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013030A Active JP5583610B2 (ja) 2010-03-24 2011-01-25 半導体素子用エピタキシャル基板および半導体素子

Country Status (1)

Country Link
JP (1) JP5583610B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684949A (ja) * 1992-09-03 1994-03-25 Nec Corp GaInAs半導体の高抵抗化方法
JP3549151B2 (ja) * 1999-03-19 2004-08-04 シャープ株式会社 窒化物系化合物半導体及びその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
EP2259287A4 (en) * 2008-03-24 2012-08-15 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING AN EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT
EP2259295A4 (en) * 2008-03-24 2013-11-27 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, AND PROCESS FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT
JP2010040828A (ja) * 2008-08-06 2010-02-18 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置

Also Published As

Publication number Publication date
JP2011222964A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
KR101933230B1 (ko) 반도체 소자, hemt 소자, 및 반도체 소자의 제조 방법
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP5308290B2 (ja) 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JPWO2017077805A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP5806545B2 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
JP5583610B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121119

A131 Notification of reasons for refusal

Effective date: 20140114

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20140715

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140716

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5583610

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP