JP5702058B2 - 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 - Google Patents

半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 Download PDF

Info

Publication number
JP5702058B2
JP5702058B2 JP2009198381A JP2009198381A JP5702058B2 JP 5702058 B2 JP5702058 B2 JP 5702058B2 JP 2009198381 A JP2009198381 A JP 2009198381A JP 2009198381 A JP2009198381 A JP 2009198381A JP 5702058 B2 JP5702058 B2 JP 5702058B2
Authority
JP
Japan
Prior art keywords
composition
epitaxial substrate
barrier layer
semiconductor device
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009198381A
Other languages
English (en)
Other versions
JP2011049467A (ja
Inventor
実人 三好
実人 三好
倉岡 義孝
義孝 倉岡
角谷 茂明
茂明 角谷
幹也 市村
幹也 市村
智彦 杉山
智彦 杉山
田中 光浩
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2009198381A priority Critical patent/JP5702058B2/ja
Priority to CN201010251920.2A priority patent/CN102005471B/zh
Priority to EP10172363.3A priority patent/EP2290696B1/en
Priority to US12/853,716 priority patent/US8378386B2/en
Publication of JP2011049467A publication Critical patent/JP2011049467A/ja
Application granted granted Critical
Publication of JP5702058B2 publication Critical patent/JP5702058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、III族窒化物半導体により構成される、多層構造を有するエピタキシャル基板、特に、電子デバイス用の多層構造エピタキシャル基板、およびその作製方法に関する。
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波/ハイパワーデバイス用半導体材料として注目されている。例えば、AlGaNからなる障壁層とGaNからなるチャネル層とを積層してなるHEMT(高電子移動度トランジスタ)素子は、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)により積層界面(ヘテロ界面)に高濃度の二次元電子ガス(2DEG)が生成するという特徴を活かしたものである(例えば、非特許文献1参照)。
HEMT素子用基板の下地基板として、例えばシリコンやSiCのような、III族窒化物とは異なる組成の単結晶(異種単結晶)を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたHEMT素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、2次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ1nm前後のスペーサ層が設けられることもある。スペーサ層は、例えばAlNなどで構成される。さらには、HEMT素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばn型GaN層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
チャネル層をGaNにて形成し、障壁層をAlGaNにて形成するという、最も一般的な構成の窒化物HEMT素子の場合、HEMT素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するAlGaNのAlNモル分率の増加に伴い増加することが知られている(例えば、非特許文献2参照)。二次元電子ガス濃度を大幅に増やすことができれば、HEMT素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。
また、チャネル層をGaNにて形成し、障壁層をInAlNにて形成したHEMT素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するHEMT素子も注目されている(例えば、非特許文献3参照)。
"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896 "Gallium Nitride Based High Power Heterojuncion Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552 "Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673
このようなHEMT素子あるいはその作製に用いる多層構造体であるHEMT素子用基板を実用化するには、電力密度の増大、高効率化などといった性能向上に関連する課題、ノーマリオフ動作化など機能性向上に関連する課題、高信頼性や低価格化といった基本的な課題、など様々な課題を解決する必要がある。各々の課題につき、活発な取組みがなされている。
そうした課題の1つとして、ソース電極やドレイン電極と障壁層とのオーミックコンタクト特性の向上がある。
本発明は、上記課題に鑑みてなされたものであり、オーミックコンタクト特性が優れており、かつ、良好なデバイス特性を有する半導体素子を実現することができる半導体素子用のエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、下地基板と、少なくともGaを含む、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成の第1のIII族窒化物からなるチャネル層と、少なくともInとAlともに含む、Inx2Aly2Gaz2N(x2+y2+z2=1)なる組成の第2のIII族窒化物からなる障壁層と、を備えるエピタキシャル基板であって、前記障壁層においては、表面から前記障壁層の深さ方向において所定距離範囲の部分表面近傍部とし、前記表面から前記深さ方向において前記所定距離以上離れた部分をベース部とするとき、前記ベース部においてはIn組成比が一様であり、前記表面におけるIn組成比は前記ベース部におけるIn組成比よりも大きく、かつ、前記表面と前記ベース部との間においてはIn組成比が連続的に変化する、ことを特徴とする。
請求項2の発明は、請求項1に記載の半導体素子用エピタキシャル基板であって、前記表面近傍部が前記障壁層の前記表面から前記深さ方向に6nm以上の範囲であり、前記ベース部における前記第2のIII族窒化物の組成をInx2αAly2αGaz2αN(x2α+y2α+z2α=1)と表し、前記表面における前記第2のIII族窒化物の組成をInx2βAly2βGaz2βN(x2β+y2β+z2β=1)と表す場合に、1.05≦x2β/x2α≦1.1である、ことを特徴とする。
請求項3の発明は、請求項1または請求項2に記載の半導体素子用エピタキシャル基板であって、前記第1のIII族窒化物の組成がx1=0、0≦y1≦0.3で定まる範囲内にあるとともに、前記障壁層のうち、少なくとも前記ベース部において、前記第2のIII族窒化物の組成が、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にある、ことを特徴とする。
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
請求項4の発明は、請求項3に記載の半導体素子用エピタキシャル基板であって、前記障壁層のうち、少なくとも前記ベース部において、前記第2のIII族窒化物の組成が、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にある、ことを特徴とする。
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
請求項5の発明は、請求項1ないし請求項4のいずれかに記載の半導体素子用エピタキシャル基板であって、前記第1のIII族窒化物がGaNである、ことを特徴とする。
請求項6の発明は、請求項1ないし請求項5のいずれかに記載の半導体素子用エピタキシャル基板であって、前記チャネル層と前記障壁層との間に、少なくともAlを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Inx3Aly3Gaz3N(x3+y3+z3=1)なる組成の第3のIII族窒化物からなるスペーサ層、をさらに備えることを特徴とする。
請求項7の発明は、請求項6に記載の半導体素子用エピタキシャル基板であって、前記第3のIII族窒化物の組成がx3=0、0≦z3≦0.05で定まる範囲内にあることを特徴とする。
請求項8の発明は、請求項7に記載の半導体素子用エピタキシャル基板であって、前記第3のIII族窒化物がAlNであることを特徴とする。
請求項9の発明は、半導体素子であって、請求項1ないし請求項8のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる。
請求項10の発明は、下地基板の上に、少なくともGaを含む、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成の第1のIII族窒化物からなるチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、少なくともInとAlともに含む、Inx2Aly2Gaz2N(x2+y2+z2=1)なる組成の第2のIII族窒化物からなる障壁層を形成する障壁層形成工程と、を備える半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程においては、表面から前記障壁層の深さ方向において所定距離範囲の部分表面近傍部とし、前記表面から前記深さ方向において前記所定距離以上離れた部分をベース部とするとき、前記ベース部においてはIn組成比が一様であり、前記表面におけるIn組成比は前記ベース部におけるIn組成比よりも大きく、かつ、前記表面と前記ベース部との間においてはIn組成比が連続的に変化するように前記障壁層を形成する、ことを特徴とする。
請求項11の発明は、請求項10に記載の半導体素子用エピタキシャル基板の作製方法であって、前記障壁層形成工程においては、前記障壁層の前記表面から前記深さ方向に6nm以上の範囲を前記表面近傍部とし、前記ベース部における前記第2のIII族窒化物の組成をInx2αAly2αGaz2αN(x2α+y2α+z2α=1)と表し、前記表面における前記第2のIII族窒化物の組成をInx2βAly2βGaz2βN(x2β+y2β+z2β=1)と表す場合に、1.05≦x2β/x2α≦1.1をみたすように前記障壁層を形成する、ことを特徴とする。
請求項12の発明は、請求項10または請求項11に記載の半導体素子用エピタキシャル基板の作製方法であって、前記第1のIII族窒化物の組成をx1=0、0≦y1≦0.3で定まる範囲内から選択するとともに、前記障壁層のうち、少なくとも前記ベース部について、前記第2のIII族窒化物の組成を、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、ことを特徴とする。
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
請求項1ないし請求項12の発明によれば、障壁層とオーミック性接触する電極との間のオーミックコンタクト特性が従来よりも改善された半導体素子が実現できる。
特に、請求項3、請求項4、および請求項12の発明によれば、優れたオーミックコンタクト特性を有するとともに、歪による内部応力が少なく、かつ、2×1013/cm2以上という従来に比して高い濃度で二次元電子ガスが生成する半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
特に、請求項4の発明によれば、優れたオーミックコンタクト特性を有するとともに、歪による内部応力が少なく、かつ、3×1013/cm2以上というより高い濃度で二次元電子ガスが生成する半導体素子を作製可能なエピタキシャル基板、および当該半導体素子が実現される。
第1の実施の形態に係るHEMT素子10の構成を概略的に示す断面模式図である。 障壁層5における深さ方向のIn組成分布を模式的に示す図である。 InN、AlN、GaNの3成分を頂点とする三元状態図上に、二次元電子ガス濃度と障壁層5の組成との関係をマッピングした図である。 InN、AlN、GaNの3成分を頂点とする三元状態図上に、二次元電子ガス濃度と障壁層5の組成との関係をマッピングした図である。 InN、AlN、GaNの3成分を頂点とする三元状態図上に、二次元電子ガス濃度と障壁層5の組成との関係をマッピングした図である。 InN、AlN、GaNの3成分を頂点とする三元状態図上に、二次元電子ガス濃度と障壁層5の組成との関係をマッピングした図である。 第2の実施の形態に係るHEMT素子20の構成を概略的に示す断面模式図である。 実施例1のそれぞれのサンプルについての障壁層におけるIn組成比の分布図である。 実施例1に係るサンプルについてのオーミックコンタクト特性の評価結果を一覧にして示す図である。 実施例2に係るサンプルについての障壁層のベース部の組成と、実施例2および対応する比較例に係るサンプルについてのコンタクト抵抗の測定結果とを一覧にして示す図である。
<第1の実施の形態>
<HEMT素子の構成>
図1は、本発明の第1の実施の形態に係るHEMT素子10の構成を概略的に示す断面模式図である。HEMT素子10は、基板1と、バッファ層2と、チャネル層3と、障壁層5とが積層形成された構成を有する。バッファ層2と、チャネル層3と、障壁層5とはいずれも、MOCVD法(有機金属化学的気相成長法)を用いてエピタキシャル形成される(詳細は後述)のが好適な一例である。以降においては、基板1と、バッファ層2と、チャネル層3と、障壁層5とが積層形成された積層構造体を、エピタキシャル基板10Aとも称することとする。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。
以降においては、各層の形成にMOCVD法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、MBE、HVPE、LPEなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。
基板1は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶6H−SiC基板を用いるのが好適な一例であるが、サファイア、Si、GaAs、スピネル、MgO、ZnO、フェライトなどからなる基板を用いる態様であってもよい。
また、バッファ層2は、その上に形成されるチャネル層3と障壁層5との結晶品質を良好なものとするべく、AlNにて数百nm程度の厚みに形成される層である。例えば、200nmの厚みに形成するのが好適な一例である。
チャネル層3は、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成のIII族窒化物にて、数μm程度の厚みに形成される層である。本実施の形態においては、チャネル層3は、x1=0、0≦y1≦0.3なる組成範囲をみたすように形成される。0.3<y1≦1とした場合には、チャネル層3自身の結晶性の劣化が顕著となり、電気特性が良好なエピタキシャル基板10AさらにはHEMT素子10を得ることが困難となる。
一方、障壁層5は、Inx2Aly2Gaz2N(ただし、x2+y2+z2=1)なる組成のIII族窒化物にて、数nm〜数十nm程度の厚みに形成される層である。障壁層5については後で詳述する。
また、HEMT素子10においては、障壁層5の上にさらに、ソース電極6と、ドレイン電極7と、ゲート電極8とが設けられてなる。ソース電極6とドレイン電極7とは、それぞれに十数nm〜百数十nm程度の厚みを有するTi/Al/Ni/Auからなる多層金属電極である。ソース電極6およびドレイン電極7は、障壁層5との間にオーミック性接触を有してなる。一方、ゲート電極8は、それぞれに十数nm〜百数十nm程度の厚みを有するPd/Auからなる多層金属電極である。ゲート電極8は、障壁層5との間にショットキー性接触を有してなる。なお、ソース電極6およびドレイン電極7に用いる金属は、本発明における半導体エピタキシャル基板に対し良好なオーミック性接触が得られる限り、Ti/Al/Ni/Auからなる多層金属に限定されるものでなく、例えばTi/Al/Pt/Auあるいは、Ti/Alなどを用いることができる。また、ゲート電極8に用いられる金属についても、本発明における半導体エピタキシャル基板に対し良好なショットキー性接触が得られる限り、Pd/Auに限定されるものでなく、例えばPd/Ti/AuやNi/Auなども用いることができる。
このような層構成を有するHEMT素子10においては(エピタキシャル基板10Aにおいては)、チャネル層3と障壁層5の界面Iがヘテロ接合界面となるので、自発分極効果とピエゾ分極効果により、当該界面Iに(より詳細には、チャネル層3の当該界面近傍に)二次元電子ガスが高濃度に存在する二次元電子ガス領域3eが形成される。なお、係る二次元電子ガスを生成させるために、当該界面Iは、平均粗さが0.1nm〜3nmの範囲にあり、これを形成するための障壁層5の表面の二乗平均粗さが0.1nm〜3nmの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、平均粗さが0.1nm〜1nmの範囲にあり、障壁層5の表面の5μm×5μm視野における二乗平均粗さが0.1nm〜1nmの範囲にあるように形成される。係る場合、ソース電極6およびドレイン電極7と障壁層5との間において、より良好なオーミック特性が得られるとともに、ゲート電極8と障壁層5との間において、より良好なショットキー特性が得られる。加えて、二次元電子ガスの閉じこめ効果がさらに高められ、より高濃度の二次元電子ガスが生成する。
<障壁層>
本実施の形態に係るHEMT素子10においては、障壁層5が、その表面5aからの深さ方向(厚み方向)に一様な組成を有するのではなく、傾斜組成を有するように形成されてなる。
図2は、障壁層5における深さ方向についてのIn組成比の分布を模式的に示す図である。図2に示すように、障壁層5においては、表面から深さ方向に距離d1以上離れた部分(以下、ベース部とも称する)では界面Iの位置にいたるまで一様なIn組成比x2を有している。なお、距離d1は、障壁層5の厚みに応じて適宜に定められてよいが、少なくとも6nm以上である。当該ベース部は、Inx2αAly2αGaz2αN(ただし、x2α+y2α+z2α=1)なる組成のIII族窒化物にて形成されてなるとする。これに対して、障壁層5の表面5aは、x2αより大きなx2βなるIn組成比x2を有する、Inx2βAly2βGaz2βN(ただし、x2β+y2β+z2β=1)なる組成のIII族窒化物にて形成されてなるとする。好ましくは、1.05≦x2β/x2α≦1.1である。そして、表面5aから距離d1の範囲(以下、表面近傍部とも称する)では、In組成比x2は連続的に変化するものの、距離dに応じて異なる値を有している。
すなわち、障壁層5においては、表面近傍部におけるIn組成比が前記表面近傍部以外の部分(つまりはベース部)におけるIn組成比よりも大きくなっている。本実施の形態においては、このようなIn組成比の分布について、表面近傍部内でx2βよりも大きなIn組成比を取り得る場合を含め、障壁層5が表面5aから距離d1の範囲で傾斜組成を有している、と称することとする。また、比x2β/x2αを傾斜率とも称する。
なお、表面近傍部で傾斜組成を有する障壁層5の形成は、障壁層5を形成する際のサセプタ温度や原料ガスの流量などを適宜に調整することによって実現可能である。
障壁層5がこのような傾斜組成を有する、本実施の形態に係るHEMT素子10においては、ソース電極6およびドレイン電極7と障壁層5との間のオーミックコンタクト特性が、従来よりも改善されてなる。例えば、傾斜組成を有しない従来のHEMT素子の約1/2程度にまでコンタクト抵抗が低減されたHEMT素子が実現される。
<チャネル層と障壁層の組成と二次元電子ガス濃度との関係>
チャネル層3と障壁層5を構成するIII族窒化物の組成が所定の要件を満たすようにすることで、従来よりも高い濃度で二次元電子ガスが存在する二次元電子ガス領域3eを備える一方で、歪みによる内部応力が抑制されたHEMT素子10が実現される。具体的には、2×1013/cm2以上という二次元電子ガス濃度が実現される。なお、HEMT素子10における二次元電子ガスの移動度は、概ね300〜400cm2/Vs程度である。
図3、図4、図5、および図6は、InN、AlN、GaNの3成分を頂点とする三元状態図上に、二次元電子ガス濃度と障壁層5の組成との関係をマッピングした図である。なお、図示の簡略のため、図3〜図6においては、組成範囲の特定に影響しないデータのマッピングを省略している。各図に対応するチャネル層3の組成は以下の通りである。
図3:GaN(x1=y1=0、z=1);
図4:Al0.1Ga0.9N(x1=0、y1=0.1、z1=0.9);
図5:Al0.2Ga0.8N(x1=0、y1=0.2、z1=0.8);
図6:Al0.3Ga0.7N(x1=0、y1=0.3、z1=0.7)。
図3〜図6に示したマッピング結果からは、障壁層5が、三元状態図において次に示す各式で表される5つの直線にて囲まれる範囲内の組成を選択すれば、二次元電子ガス領域3eにおける二次元電子ガス濃度が2×1013/cm2以上となることが導かれる。より詳細には、少なくともベース部の組成が下記の直線で表される組成範囲をみたせばよく、さらに、表面近傍部がこれらの組成範囲をみたす態様であってもよい。
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
式(1)、(2)、(3)は、チャネル層3の組成(具体的にはx1=0としたときのy1の値)を変数として含んでいるが、これは、2×1013/cm2以上という高い二次元電子ガス濃度が実現される障壁層5の組成が、チャネル層3の組成に応じて定まることを意味している。なお、y1<9/34のときには、式(1)〜(4)で表される直線で閉領域が形成されるので、式(5)で表される直線は、組成範囲の画定には無関係となる。
一方、係る組成範囲をみたすように作製したエピタキシャル基板10Aについては、X線回折測定の結果から、障壁層5の面内方向の歪みが1%以内であることが確認されている。
以上のことは、上述の組成範囲をみたす組成にてチャネル層3と障壁層5とが形成されたHEMT素子10においては、内部応力に伴う歪みが抑制されているとともに、両層の界面Iに、2×1013/cm2以上という従来よりも高い濃度の二次元電子ガス領域3eが形成されることを指し示している。
さらに、図3〜図6に示したマッピング結果からは、障壁層5が、三元状態図において次に示す各式で表される5つの直線にて囲まれる範囲内の組成をとるときに、二次元電子ガス領域3eにおける二次元電子ガス濃度が3×1013/cm2以上となることが導かれる。
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
Figure 0005702058
なお、y1<9/34のときには、式(6)〜(9)で表される直線で閉領域が形成されるので、式(10)で表される直線は、組成範囲の画定には無関係となる。
このことは、上述の組成範囲をみたす組成にてチャネル層3と障壁層5とが形成されたHEMT素子10においては、両層の界面Iに、3×1013/cm2以上という従来よりも高い濃度の二次元電子ガス領域3eが形成されることを指し示している。
なお、上述の組成範囲についての議論は、チャネル層3および障壁層5が不純物を含有することを除外するものではない。例えば、チャネル層3と障壁層5は、0.0005at%(1×1017/cm3)以上0.05at%(1×1019/cm3)以下という濃度範囲で酸素原子を含んでいてもよいし、0.0010at%(2×1017/cm3)以上0.05at%(1×1019/cm3)以下という濃度範囲で炭素原子を含んでいてもよい。なお、酸素原子および炭素原子の濃度は、上述した範囲におけるそれぞれの下限値よりも小さくてもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。一方、酸素原子および炭素原子の濃度が、上述した範囲におけるそれぞれの上限値よりも大きくなることは、デバイス特性の劣化を招く程度にまでそれぞれの層の結晶性が劣化することになり好ましくない。
<チャネル層組成とデバイス特性との関係>
上述のように、チャネル層3は、x1=0、0≦y1≦0.3なる組成範囲をみたすように形成されるが、チャネル層3がAlをわずかでも含むようにした場合(y1>0の場合)、その比抵抗は急激に増大するとともに、オフ時のドレインリーク電流は急激に減少する。例えば、y1=0の場合(チャネル層3がGaN)に比べて、y1=0.01の場合(チャネル層3がAl0.01Ga0.99N)は比抵抗が2オーダー程度大きくなり、ドレインリーク電流は2オーダー程度小さくなる。さらに、y1=0.1の場合(チャネル層3がAl0.1Ga0.9N)にはy1=0のときに比べて比抵抗は4オーダー程度大きくなり、ドレインリーク電流は3オーダー程度小さくなる。
その一方で、二次元電子ガスの移動度は、0≦y1≦0.1の範囲ではほとんど変化しない。これは、AlNモル分率の増加に伴うチャネル層の結晶性劣化が顕著でないこと、および、AlNモル分率が比較的少ないことにより(混晶材料の場合に生じる)合金散乱に伴う移動度劣化が顕著に起こっていないためであると考えられる。
これにより、チャネル層3を、x1=0、0.01≦y1≦0.1なる組成範囲をみたすように形成した場合、二次元電子ガスの移動度が高く、かつ、オフ時のドレインリーク電流が小さいHEMT素子が実現される。
また、二次元電子ガスの移動度は、y1>0.1の範囲で減少し始めるが、比抵抗やドレインリーク電流に比して、その変化は緩やかである。一方、y1の値が大きいほど、オフ耐圧は大きくなり、y1>0.1の範囲ではy1=0のときの2倍以上のオフ耐圧が得られる。これは、チャネル層3のバンドギャップの増大に伴い、絶縁破壊電界が増大したことによるものである。
これにより、チャネル層3を、x1=0、0.1≦y1≦0.3なる組成範囲をみたすように形成した場合には、オフ時のドレインリーク電流が小さく、かつ高耐圧のHEMT素子が実現される。
<エピタキシャル基板およびHEMT素子の作製方法>
次に、上述のようなチャネル層3および障壁層5が上述のような組成範囲を有するエピタキシャル基板10Aを作製し、さらに係るエピタキシャル基板10Aを用いてHEMT素子10を作製する方法を説明する。
なお、以下においては、1つの基板1から、多数個のHEMT素子10を同時に作製する場合(多数個取りする場合)を対象に説明する。
エピタキシャル基板10Aの作製は、公知のMOCVD炉を用いて行うことができる。具体的には、In、Al、Gaについての有機金属(MO)原料ガス(TMI、TMA、TMG)と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるMOCVD炉を用いる。
まず、例えば(0001)面方位の2インチ径の6H−SiC基板などを基板1として用意し、該基板1を、MOCVD炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を5kPa〜50kPaの間の所定の値(例えば30kPa)に保ちつつ、水素/窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。
サセプタ温度がバッファ層形成温度である950℃〜1250℃の間の所定温度(例えば1050℃)に達すると、Al原料ガスとNH3ガスをリアクタ内に導入し、バッファ層2としてのAlN層を形成する。
AlN層が形成されると、サセプタ温度を所定のチャネル層形成温度T1(℃)に保ち、チャネル層3の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層3としてのInx1Aly1Gaz1N層(ただし、x1=0、0≦y1≦0.3)を形成する。ここで、チャネル層形成温度T1は、950℃≦T1≦1250℃なる温度範囲から、チャネル層3のAlNモル分率y1の値に応じて定められる値である。なお、チャネル層3形成時のリアクタ圧力には特に限定はなく、10kPaから大気圧(100kPa)の範囲から適宜選ぶことができる。
Inx1Aly1Gaz1N層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度T2(℃)に保ち、リアクタ内に窒素ガス雰囲気を形成する。ここで、障壁層形成温度T2は、650℃以上800℃以下の範囲の中から、In組成比に応じて定められる。その際、リアクタ内圧力は1kPa〜30kPaの間の所定の値(例えば10kPa)に保たれるようにする。なお、リアクタ内圧力は1kPa〜20kPaの間の所定の値とした場合には、オーミックコンタクト抵抗が低く、ゲートリーク電流の少ない(ショットキーコンタクト特性が良好な)HEMT素子10が実現される。これは、リアクタ圧力を低くすることにより、障壁層5の表面平坦性が高まることに由来する効果である。
続いて、アンモニアガスと、障壁層5の組成に応じた流量比の有機金属原料ガスとを、いわゆるV/III比が3000以上20000以下の間の所定の値となるようにリアクタ内に導入し、障壁層5としてのInx2Aly2Gaz2N層を所定の厚みに形成する。その際、Inx2Aly2Gaz2N層は、(1)式〜(5)式を満たすInx2αAly2αGaz2αNなる組成を有するように、かつ、表面近傍部において傾斜組成を有し、表面5aにおいてInx2βAly2βGaz2βNなる組成を有するように、形成される。なお、障壁層5の好ましい成長レートの範囲は0.01〜0.1μm/hである。
なお、V/III比を3000以上7500以下の範囲の所定の値とした場合、チャネル層3と障壁層5との界面Iが、平均粗さが0.1nm〜1nmの範囲にあり、障壁層5の表面の5μm×5μm視野における二乗平均粗さが0.1nm〜1nmの範囲にあるように形成される。
なお、傾斜組成部分の形成は、障壁層形成温度T2を一定に保ったまま原料ガスの流量比を傾斜組成に応じて調整することによって実現される。あるいは、流量比を一定に保ったまま、障壁層形成温度T2を変動させることによっても実現可能である。
また、本実施の形態においては、障壁層5の作製に際して、有機金属原料のバブリング用ガス、キャリアガスに、全て窒素ガスを用いるものとする。すなわち、原料ガス以外の雰囲気ガスが窒素ガスのみであるようにする。これにより、リアクタ内の窒素分圧が大きくなるため、800℃以下というアンモニア分子の分解速度が比較的低い温度域であっても、Inと窒素との反応を高活性で進行させることができる。結果として、障壁層5をInを含有する窒化物にて構成する場合であっても、これを安定的に形成することができる。また、障壁層5の電子構造を理想的な状態で維持することができるので、二次元電子ガス領域3eにおける、高濃度での二次元電子ガスの生成が実現される。なお、障壁層5の作製に際し、雰囲気に水素ガスを意図的に混入させることは、二次元電子ガス濃度の低下を生じさせるために好ましくない。
障壁層5が形成されれば、エピタキシャル基板10Aが作製されたことになる。
エピタキシャル基板10Aが得られると、これを用いてHEMT素子10を作製する。なお、以降の各工程は、公知の手法で実現されるものである。
まず、フォトリソグラフィプロセスとRIE法を用いて個々の素子の境界となる部位を深さ400nm程度までエッチング除去する素子分離工程を行う。係る素子分離工程は、1つのエピタキシャル基板10Aから多数個のHEMT素子10を得るために必要な工程であって、本発明にとって本質的に必要な工程ではない。
素子分離工程を行った後、エピタキシャル基板10Aの上にSiO2膜を所定の厚み(例えば10nmに形成し、続いてフォトリソグラフィプロセスによりソース電極6およびドレイン電極7の形成予定箇所のSiO2膜のみをエッチング除去してSiO2パターン層を形成する。
SiO2パターン層を形成した後、真空蒸着法とフォトリソグラフィプロセスとにより、Ti/Al/Ni/Auからなるソース電極6とドレイン電極7とをそれぞれの形成予定箇所に形成する。次いで、ソース電極6およびドレイン電極7のオーミック性を良好なものにするため、650℃〜1000℃の間の所定温度(例えば700℃)の窒素ガス雰囲気中において数十秒間(例えば30秒間)の熱処理を施す。
係る熱処理の後、フォトリソグラフィプロセスにより、SiO2パターン層から、ゲート電極8の形成予定箇所のSiO2膜を除去したうえで、真空蒸着法とフォトリソグラフィプロセスとにより、該形成予定箇所に、Pd/Auからなるゲート電極8を形成する。ゲート電極8は、ショットキー性金属パターンとして形成される。
以上のプロセスにより、HEMT素子10が得られる。
以上、説明したように、本実施の形態によれば、エピタキシャル基板の障壁層が表面近傍部において傾斜組成を有するようにすることで、障壁層とオーミック性接触する電極との間のオーミックコンタクト特性が従来よりも改善されたHEMT素子が実現される。具体的には、傾斜率x2β/x2αを1.05以上1.1以下とすることで、コンタクト抵抗が従来の約1/2程度以下にまで低減される。
また、チャネル層を、Inx1Aly1Gaz1N(ただしx1+y1+z1=1、x1=0、0≦y1≦0.3)なる組成範囲をみたすように形成するとともに、(1)式〜(5)式で定まる組成範囲をみたすように障壁層の組成を定めてエピタキシャル基板を作製すれば、係るエピタキシャル基板を用いることで、内部応力に伴う歪みが抑制されているとともに、2×1013/cm2以上という、従来よりも高い濃度の二次元電子ガス領域が形成されるHEMT素子が実現される。特に、(6)式〜(10)式で定まる組成範囲をみたすように障壁層の組成を定めてエピタキシャル基板を作製した場合には、3×1013/cm2以上という濃度の二次元電子ガス領域が形成されるHEMT素子が実現される。
<第2の実施の形態>
<スペーサ層を備えるHEMT素子>
図7は、本発明の第2の実施の形態に係るHEMT素子20の構成を概略的に示す断面模式図である。HEMT素子20は、第1の実施の形態に係るHEMT素子10のチャネル層3と障壁層5の間に、スペーサ層4が介挿された構成を有する。スペーサ層4以外の構成要素については、第1の実施の形態に係るHEMT素子10と同じであるので、その詳細な説明は省略する。なお、以降においては、基板1と、バッファ層2と、チャネル層3と、スペーサ層4と、障壁層5とが積層形成された積層構造体を、エピタキシャル基板20Aとも称することとする。
スペーサ層4は、Inx3Aly3Gaz3N(x3+y3+z3=1)なる組成を有し、少なくともAlを含み、かつ、障壁層5のバンドギャップ以上のバンドギャップを有するIII族窒化物にて、0.5nm〜1.5nmの範囲の厚みで形成される層である。例えば、x3=0かつ0≦z3≦0.2であるようにスペーサ層4を形成する場合、どのような障壁層5よりもバンドギャップが大きなスペーサ層4が形成される。好ましくは、スペーサ層4はx3=0かつ0≦z3≦0.05であるように形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層4はAlN(x3=0、y3=1、z3=0)にて形成される。係る場合、スペーサ層4がAlとNの二元系化合物となるので、Gaを含む3元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。
なお、係る組成範囲についての議論は、スペーサ層4が不純物を含有することを除外するものではない。例えば、チャネル層3が上述したような濃度範囲で酸素原子あるいは窒素原子を含む場合には、スペーサ層4も同様の濃度範囲でこれらを含み得る。
このようにスペーサ層4を備えるHEMT素子20においては、チャネル層3とスペーサ層4の界面に(より詳細には、チャネル層3の当該界面近傍に)二次元電子ガスが高濃度に存在する二次元電子ガス領域3eが形成される。HEMT素子20のチャネル層3および障壁層5の組成範囲を第1の実施の形態に係るHEMT素子10と同じように定めれば、HEMT素子20の二次元電子ガス領域3eにおいても、対応する組成のHEMT素子10と同程度の2次元電子ガスが生成する。
さらに、係るスペーサ層4を備えるHEMT素子20においては、第1の実施の形態に係るHEMT素子10よりも高い移動度が実現される。HEMT素子20においては、おおよそ1000〜1400cm2/Vs程度という、HEMT素子10の3倍以上の高い移動度が実現される。
なお、0.5nmよりも小さい厚みでスペーサ層4を形成しようとする場合は、層の形成が不十分となって2次元電子ガスの閉じ込め効果が十分に得られず、1.5nmよりも大きい厚みでスペーサ層4を形成する場合には、内部応力に伴いスペーサ層4自体の膜質が劣化するため、上述のような高い移動度は得られない。
以上のことから、チャネル層3を、x1=0、0.01≦y1≦0.1なる組成範囲をみたすように形成することで、二次元電子ガスの移動度が高く、かつ、オフ時のドレインリーク電流が小さいHEMT素子20が実現される。一方、チャネル層3を、x1=0、0.1<y1≦0.3なる組成範囲をみたすように形成することで、オフ時のドレインリーク電流が小さく、かつ高耐圧のHEMT素子20が実現される。なお、これらのことは、上述したように、スペーサ層4を備えないHEMT素子10においても同様に成り立つ。
このようなスペーサ層4を有するHEMT素子20においても、障壁層5の表面近傍部が1.05≦x2β/x2α≦1.1を満たす範囲で傾斜組成を有するようにすることで、第1の実施の形態と同様に、ソース電極6およびドレイン電極7と障壁層5との間のオーミックコンタクト特性を従来よりも良好なものとすることができる。
<スペーサ層を備えるHEMT素子の作製>
上述のような構造を有するHEMT素子20は、スペーサ層4の形成に係るプロセスを除き、第1の実施の形態に係るHEMT素子10と同様の方法で作製される。
具体的には、エピタキシャル基板20Aを作製するにあたって、チャネル層3までの形成を行った後、サセプタ温度をスペーサ層形成温度T3とし(ただし、T3はT1と略同一)、リアクタ内を窒素ガス雰囲気に保ち、リアクタ圧力を10kPaとした後、有機金属原料ガスとアンモニアガスとをリアクタ内に導入して、スペーサ層4としてのInx3Aly3Gaz3N層を所定の厚みに形成する。
そして、このようにしてスペーサ層4が形成された後、上述のエピタキシャル基板10Aを作製する場合の手順と同様に、障壁層5を作製する。
なお、上述したように、チャンネル層形成温度T1は950℃≦T1≦1250℃の範囲で設定される一方、障壁層形成温度T2は650℃≦T2≦800℃の範囲内で障壁層5のInNモル分率に応じて設定される。また、スペーサ層形成温度T3(℃)もチャネル層形成温度T1(℃)と略同一に設定される。従って、障壁層5を形成するにはチャネル層3またはスペーサ層4の形成後、サセプタ温度を下げる必要が生じる。スペーサ層4を設けない第1の実施の形態に係るHEMT素子10の作製過程においては、係る降温時にチャネル層3の表面が露出したままとなるため、雰囲気ガスにより該表面がエッチングされ得る。これに対して、本実施の形態のように、スペーサ層4をチャネル層形成温度T1と略同一のスペーサ層形成温度T3にて設ける場合には、スペーサ層4の形成後にサセプタ温度を下げることになるので、スペーサ層4がチャネル層3表面の保護層として作用することになる。このことも、二次元電子ガスの移動度の向上に資するものと考えられる。
以上、説明したように、本実施の形態によれば、第1の実施の形態に係るHEMT素子のようにチャネル層と障壁層の組成を定めたHEMT素子において、チャネル層と障壁層の間にスペーサ層を設けるようにすることで、第1の実施の形態に係るHEMT素子と同様の高い二次元電子ガス濃度を有しつつ、かつ二次元電子ガスの移動度が向上してなるHEMT素子が実現される。
(実施例1)
本実施例では、障壁層の表面近傍部のIn組成分布を違えた6種(サンプルNo.1〜No.6)のエピタキシャル基板を作製し、それぞれについてのオーミックコンタクト特性を評価した。
エピタキシャル基板の作製にあたっては、まず、基板として(0001)面方位の3インチ径6H−SiC基板を複数枚用意した。それぞれの基板について、MOCVD炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を30kPaとし、水素/窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。
サセプタ温度が1050℃に達すると、Al原料ガスとアンモニアガスをリアクタ内に導入し、バッファ層として厚さ200nmのAlN層を形成した。
続いて、サセプタ温度を、チャネル層形成温度T1(℃)である1080℃に保ち、Ga原料ガスであるTMG(トリメチルガリウム)とアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層としてのGaN層を2μmの厚みに形成した。
チャネル層が得られると、サセプタ温度を保ったまま、リアクタ圧力を10kPaとした後、Al原料ガスとしてのTMA(トリメチルアルミニウム)とアンモニアガスをリアクタ内に導入することにより、スペーサ層4としてのAlN層を1.2nmの厚みに形成した。
スペーサ層が形成されると、サセプタ温度を障壁層形成温度T2(℃)である800℃に保ち、リアクタ内に窒素雰囲気を形成した後、リアクタ圧力を10kPaとした。次いで、TMAとIN原料ガスであるTMI(トリメチルインジウム)とアンモニアガスとを所定の流量比でリアクタ内に導入し、In0.16Al0.84Nなる組成を有するように障壁層の形成を開始した。No.5以外のサンプルについては、障壁層の厚みが約8nmに達した時点でTMAとTMIの流量比を変化させ、障壁層の表面近傍部が傾斜組成を有するようにした。それぞれのサンプルについて、16nmの厚みを有する障壁層を形成した。
なお、有機金属原料のバブリング用ガスおよびキャリアガスには、全て窒素ガスを用いた。また、V/III比は5000とした。
障壁層5が形成された後、サセプタ温度を室温付近まで降温し、リアクタを大気開放して、作製されたエピタキシャル基板を取り出した。
得られた6種のサンプルについて、断面TEM(透過型電子顕微鏡)およびEDS(エネルギー分散型X線分析装置)を用いて、障壁層のIn組成比の分布を評価した。図8は、係る評価により得られた、実施例1のそれぞれのサンプルについての障壁層におけるIn組成比の分布図である。
次に、6種のエピタキシャル基板を対象に、TLM(Transmission line Measurement)法を用いてオーミックコンタクト特性を調べた。この際、オーミック電極として、Ti/Al/Ni/Au(それぞれの膜厚は25/75/15/100nm)からなる金属層をエピタキシャル基板上に形成した。さらには、オーミック接触特性を良好なものにするために、電極形成後のエピタキシャル基板に対して700℃の窒素ガス雰囲気中にて30秒間の熱処理を施した。
図9は、それぞれのサンプルについてのオーミックコンタクト特性の評価結果を一覧にして示す図である。
図9に示すように、傾斜率x2β/x2αが1.05以上の範囲では低いコンタクト抵抗が得られることが確認された。一方、傾斜率x2β/x2αが1.1より大きい場合には、エピタキシャル基板のシート抵抗が高くなってしまうことも確認された。すなわち、1.05≦x2β/x2α≦1.1を満たす場合には、シート抵抗およびコンタクト抵抗がともに抑制されることが確認された。
(実施例2および比較例)
実施例2として、障壁層のベース部の組成を種々に違える一方、傾斜率を1.05に固定した、計17種のエピタキシャル基板を作製した。また、比較例として、表面近傍部を傾斜組成とせず、ベース部と同じ組成を有するようにした17種のエピタキシャル基板を実施例2に対応させて作製した。それぞれの試料について、コンタクト抵抗を評価した。
実施例2に係るサンプルについては、障壁層の表面から6nmの範囲を傾斜組成範囲とし、表面に向けて単調にIn組成比が増加するようにした。係る傾斜組成の実現は、原料ガスであるTMG、TMA、TMIの流量比を調整することにより行った。
その他、エピタキシャル基板の作製およびコンタクト抵抗の測定については、実施例1と同様に行った。
図10は、実施例2に係るサンプルについての障壁層のベース部の組成(比較例に係るサンプルの障壁層全体の組成でもある)と、実施例2および対応する比較例に係るサンプルについてのコンタクト抵抗の測定結果とを一覧にして示す図である。
図10からは、障壁層のベース部の組成によらず、実施例2に係る全てのエピタキシャル基板において、比較例の約1/2程度にまでコンタクト抵抗が小さくなっていることが確認される。
1 基板
2 バッファ層
3 チャネル層
3e 二次元電子ガス領域
4 スペーサ層
5 障壁層
5a (障壁層の)表面
6 ソース電極
7 ドレイン電極
8 ゲート電極
I (チャネル層と障壁層との)界面
10、20 HEMT素子
10A、20A エピタキシャル基板

Claims (12)

  1. 下地基板と、
    少なくともGaを含む、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成の第1のIII族窒化物からなるチャネル層と、
    少なくともInとAlともに含む、Inx2Aly2Gaz2N(x2+y2+z2=1)なる組成の第2のIII族窒化物からなる障壁層と、
    を備えるエピタキシャル基板であって、
    前記障壁層においては、表面から前記障壁層の深さ方向において所定距離範囲の部分表面近傍部とし、前記表面から前記深さ方向において前記所定距離以上離れた部分をベース部とするとき、前記ベース部においてはIn組成比が一様であり、前記表面におけるIn組成比は前記ベース部におけるIn組成比よりも大きく、かつ、前記表面と前記ベース部との間においてはIn組成比が連続的に変化する
    ことを特徴とする半導体素子用エピタキシャル基板。
  2. 請求項1に記載の半導体素子用エピタキシャル基板であって、
    前記表面近傍部が前記障壁層の前記表面から前記深さ方向に6nm以上の範囲であり、
    前記ベース部における前記第2のIII族窒化物の組成をInx2αAly2αGaz2αN(x2α+y2α+z2α=1)と表し、前記表面における前記第2のIII族窒化物の組成をInx2βAly2βGaz2βN(x2β+y2β+z2β=1)と表す場合に、
    1.05≦x2β/x2α≦1.1である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項1または請求項2に記載の半導体素子用エピタキシャル基板であって、
    前記第1のIII族窒化物の組成がx1=0、0≦y1≦0.3で定まる範囲内にあるとともに、
    前記障壁層のうち、少なくとも前記ベース部において、前記第2のIII族窒化物の組成が、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にある、
    ことを特徴とする半導体素子用エピタキシャル基板。
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
  4. 請求項3に記載の半導体素子用エピタキシャル基板であって、
    前記障壁層のうち、少なくとも前記ベース部において、前記第2のIII族窒化物の組成が、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内にある、
    ことを特徴とする半導体素子用エピタキシャル基板。
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
  5. 請求項1ないし請求項4のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第1のIII族窒化物がGaNである、
    ことを特徴とする半導体素子用エピタキシャル基板。
  6. 請求項1ないし請求項5のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記チャネル層と前記障壁層との間に、少なくともAlを含み、前記障壁層よりも大きなバンドギャップエネルギーを有する、Inx3Aly3Gaz3N(x3+y3+z3=1)なる組成の第3のIII族窒化物からなるスペーサ層、
    をさらに備えることを特徴とする半導体素子用エピタキシャル基板。
  7. 請求項6に記載の半導体素子用エピタキシャル基板であって、
    前記第3のIII族窒化物の組成がx3=0、0≦z3≦0.05で定まる範囲内にあることを特徴とする半導体素子用エピタキシャル基板。
  8. 請求項7に記載の半導体素子用エピタキシャル基板であって、
    前記第3のIII族窒化物がAlNであることを特徴とする半導体素子用エピタキシャル基板。
  9. 請求項1ないし請求項8のいずれかに記載の半導体素子用エピタキシャル基板の前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極が設けられてなる半導体素子。
  10. 下地基板の上に、少なくともGaを含む、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成の第1のIII族窒化物からなるチャネル層を形成するチャネル層形成工程と、
    前記チャネル層の上に、少なくともInとAlともに含む、Inx2Aly2Gaz2N(x2+y2+z2=1)なる組成の第2のIII族窒化物からなる障壁層を形成する障壁層形成工程と、
    を備える半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程においては、表面から前記障壁層の深さ方向において所定距離範囲の部分表面近傍部とし、前記表面から前記深さ方向において前記所定距離以上離れた部分をベース部とするとき、前記ベース部においてはIn組成比が一様であり、前記表面におけるIn組成比は前記ベース部におけるIn組成比よりも大きく、かつ、前記表面と前記ベース部との間においてはIn組成比が連続的に変化するように前記障壁層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  11. 請求項10に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記障壁層形成工程においては、
    前記障壁層の前記表面から前記深さ方向に6nm以上の範囲を前記表面近傍部とし、
    前記ベース部における前記第2のIII族窒化物の組成をInx2αAly2αGaz2αN(x2α+y2α+z2α=1)と表し、前記表面における前記第2のIII族窒化物の組成をInx2βAly2βGaz2βN(x2β+y2β+z2β=1)と表す場合に、
    1.05≦x2β/x2α≦1.1をみたすように前記障壁層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
  12. 請求項10または請求項11に記載の半導体素子用エピタキシャル基板の作製方法であって、
    前記第1のIII族窒化物の組成をx1=0、0≦y1≦0.3で定まる範囲内から選択するとともに、
    前記障壁層のうち、少なくとも前記ベース部について、前記第2のIII族窒化物の組成を、InN、AlN、GaNを頂点とする三元状態図上において、前記第1のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する、
    ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
    Figure 0005702058
JP2009198381A 2009-08-28 2009-08-28 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 Active JP5702058B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009198381A JP5702058B2 (ja) 2009-08-28 2009-08-28 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
CN201010251920.2A CN102005471B (zh) 2009-08-28 2010-08-09 半导体元件用外延基板、半导体元件及外延基板制作方法
EP10172363.3A EP2290696B1 (en) 2009-08-28 2010-08-10 Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US12/853,716 US8378386B2 (en) 2009-08-28 2010-08-10 Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198381A JP5702058B2 (ja) 2009-08-28 2009-08-28 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法

Publications (2)

Publication Number Publication Date
JP2011049467A JP2011049467A (ja) 2011-03-10
JP5702058B2 true JP5702058B2 (ja) 2015-04-15

Family

ID=43037753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198381A Active JP5702058B2 (ja) 2009-08-28 2009-08-28 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法

Country Status (4)

Country Link
US (1) US8378386B2 (ja)
EP (1) EP2290696B1 (ja)
JP (1) JP5702058B2 (ja)
CN (1) CN102005471B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
JPWO2009119357A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、hemt素子、および半導体素子の製造方法
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
US20150255589A1 (en) * 2014-03-10 2015-09-10 Toshiba Corporation Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
JP6658253B2 (ja) * 2016-04-21 2020-03-04 富士通株式会社 半導体装置及び半導体装置の製造方法
CN105870165A (zh) * 2016-05-24 2016-08-17 江南大学 一种势垒层组分渐变的InAlN/GaN HEMT器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9503630D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A semiconductor device having a heterojunction
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
JP2007088252A (ja) * 2005-09-22 2007-04-05 Toyoda Gosei Co Ltd 電界効果トランジスタ
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
CN101416290B (zh) * 2006-03-29 2010-06-23 日本电气株式会社 场效应晶体管
CN100557815C (zh) * 2008-03-24 2009-11-04 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Iii−v族化合物半導体素子
JP5581601B2 (ja) * 2009-03-16 2014-09-03 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2290696A3 (en) 2012-09-12
EP2290696A2 (en) 2011-03-02
EP2290696B1 (en) 2019-11-06
CN102005471B (zh) 2014-10-15
CN102005471A (zh) 2011-04-06
US8378386B2 (en) 2013-02-19
US20110049570A1 (en) 2011-03-03
JP2011049467A (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JPWO2011102045A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JPWO2012014883A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5308290B2 (ja) 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP5583610B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150219

R150 Certificate of patent or registration of utility model

Ref document number: 5702058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150